JP3338252B2

JP3338252B2 - 画像処理装置

Info

Publication number: JP3338252B2
Application number: JP27020695A
Authority: JP
Inventors: 貢小林; 久夫上原; 健治佐伯; 誠藤岡; 誠北川; 雄介筒井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-10-18
Filing date: 1995-10-18
Publication date: 2002-10-28
Anticipated expiration: 2015-10-18
Also published as: JPH09114429A

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、所定ビットの画像
表示データによって表示を行うデジタル入力の表示装置
に、所定ビット以上の階調数の表示を擬似的に行うため
の多階調化画像処理装置に関し、更に詳しくは、アナロ
グの画像信号を出力する情報処理機器の表示装置に前記
デジタル入力の表示装置を接続可能とした画像処理装置
に関する。

【０００２】

【従来の技術】近年、マルチメディア対応のＯＡ用高精
細カラー液晶表示装置が開発されるに至った。このカラ
ー液晶は、Ｒ、Ｇ、Ｂの各色毎に３ビットあるいは４ビ
ットのデジタルドライバを内蔵している。例えば、３ビ
ットのデジタルドライバを持ったカラー液晶は、各色８
階調の表示が可能で、全体で５１２色の表示ができる。
しかしながら、単なるＯＡ用のモニタとして使用する場
合にはこれで十分であるが、マルチメディア対応とし
て、動画や静止画などの映像を表示するには不十分であ
り、更なる階調の増加が望まれていた。

【０００３】そこで、１つの画素で表示できない成分を
同じ画面フレームの周囲の隣接する画素に拡散（フレー
ム内誤差拡散）することによって疑似的に階調数を高め
る方法、また、１つの画素で表示できない成分を複数の
画面フレームに亘って同一の画素に拡散（フレーム間誤
差拡散）する方法が発案されている。本明細書におい
て、誤差データなる用語は、画像データの構成ビットの
内、表示装置のデジタルドライバによって表示できない
下位ビットのデータを意味する。

【０００４】図４は、フレーム内誤差拡散及びフレーム
間誤差拡散を用いた多階調化処理回路であり、Ｒ，Ｇ，
Ｂの１色分を示している。図４において、ラッチ回路１
は、ドットクロックＤＣＬＫに同期して順次印加される
８ビットの原画像データＳＤをラッチし演算回路２に出
力する。演算回路２は、原画像データＳＤと誤差データ
保持回路３から出力される誤差データＥＩを加算して８
ビットの補正画像データＨＤを作成する。誤差データ保
持回路３は、補正画像データＨＤの下位２ビットをフレ
ーム内誤差拡散のための誤差データＥＩとしてドットク
ロックＤＣＬＫによって保持し、次の画素の原画像デー
タＳＤがラッチ回路１にラッチされた時に誤差データＥ
Ｉを演算回路２に出力する。補正画像データＨＤの上位
６ビットは、フレーム内誤差拡散された補正画像データ
ＨＤとして出力され、出力ラッチ回路４に印加される。
即ち、フレーム内誤差拡散回路は、演算回路２と誤差デ
ータ保持回路３によって構成され、演算回路２に印加さ
れた原画像データＳＤに１ドット前の画素の誤差データ
ＥＩが加算されるために、隣接する画素に下位２ビット
の誤差データが順次拡散されることになる。

【０００５】また、ラッチ回路４に保持された６ビット
の補正画像データＨＤは、演算回路５に印加される。演
算回路５は、誤差データフレームメモリ６から読み出さ
れた１フレーム前の同一画素の２ビットの誤差データＥ
Ｂと補正画像データＨＤと加算処理する。この加算結果
は、フレーム間の誤差拡散後の６ビットの補正画像デー
タＦＨＤを作成する。補正画像データＦＨＤの下位２ビ
ットは、フレーム間誤差拡散のための誤差データＥＢと
して誤差データフレームメモリ６に保持され、上位４ビ
ットは、表示画像データＧＤとして、出力ラッチ回路７
に印加される。即ち、フレーム間誤差拡散処理回路は、
演算回路５と誤差データフレームメモリ６によって構成
され、あるフレームにおける補正画像データＦＨＤの下
位２ビットは、１フレームの期間、誤差データフレーム
メモリ６に保持され、次のフレームの同一画素の画像デ
ータに加算されるために、フレーム間で誤差の拡散が行
われることになる。

【０００６】図４に示される如く、８ビットの原画像デ
ータは、フレーム内誤差拡散処理によって６ビットに低
減され、更に、フレーム間誤差拡散処理によって４ビッ
トに低減される。従って、４ビット入力のデジタルドラ
イバ内蔵の液晶表示装置に誤差拡散処理されたＲ，Ｇ，
Ｂ各色の４ビット画像表示データＧＤを供給すること
で、疑似的に２５６×２５６×２５６色数の表示を行う
ことができる。

【０００７】以上、図４を用いてフレーム内誤差拡散及
びフレーム間誤差拡散の多階調化画像処理装置を簡単に
説明したが、詳しくは、本願出願人による特願平４−３
０７２１０号に記述されている。一方、パソコン用途の
１０インチあるいは１１インチクラスのデジタルカラー
液晶表示装置に上述の多階調化画像処理装置を内蔵した
カラー液晶表示装置が商品化されている。しかしなが
ら、ＣＲＴ表示装置をモニタとして用いるパソコンの
Ｒ、Ｇ、Ｂ出力は、アナログ信号であるため、このよう
なデジタルドライバ内蔵の液晶表示装置をモニタとして
使用することができない。

【０００８】このカラー液晶表示装置をデジタル出力の
パソコンとアナログ出力のパソコンの両方に使用できる
ようにするためには、パソコンのアナログ信号出力をデ
ジタル信号に変換するためのＡ／Ｄ変換回路をカラー液
晶表示装置に設けなければならない。

【０００９】

【発明が解決しようとする課題】しかしながら、アナロ
グ信号の微少なノイズ成分や電送系の歪みにより、Ａ／
Ｄ変換回路の量子化データに不安定成分が混入すると、
その不安定成分が、多階調化画像処理において、同一フ
レーム内の隣接する画素に誤差データとして伝搬し、ま
た、時間的に連続するフレームにも誤差データとして伝
搬することになり、結果的に画像が悪化する場合があ
る。特に、パソコンによって作成された中間調のフラッ
トなベタ塗り画面等においては、量子化データの不安定
成分による誤差データの伝搬による影響が顕著に現れ、
画像が悪化する。

【００１０】

【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、各画素の画像表示データ
がＬビットで構成され、該Ｌビットの画像表示データに
よって表示がなされる表示装置に適用され、Ｌビットよ
り大きいＰビットの画像データによって表示される階調
を擬似的に前記表示装置に表示するための画像情報処理
装置において、アナログ画像信号を前記Ｐビットのデジ
タルデータに変換するＡ／Ｄ変換回路と、前記アナログ
画像信号と同期した同期信号に基づいて前記Ａ／Ｄ変換
回路のサンプリング制御クロック及び複数のタイミング
信号を発生するタイミング信号発生回路と、前記Ａ／Ｄ
変換回路のＰビット出力が印加されるデジタルフィルタ
と、該デジタルフィルタのデジタル出力と前記タイミン
グ信号発生回路のタイミング信号に基づいて多階調化処
理を行い前記Ｌビットの画像表示データを作成する多階
調化処理回路とを備え、Ａ／Ｄ変換後のデジタルデータ
を平均化することによってデジタルデータに含まれるノ
イズ及び歪み成分を除去することによって上記課題を解
決する。

【００１１】また、前記デジタルフィルタは、前記Ｐビ
ットの画像データを遅延する複数の遅延素子と、該遅延
素子によって遅延された複数の画像データを比較する複
数の比較回路と、該比較回路の比較結果に基づいて、前
記遅延素子によって遅延された所定の画像データの平均
値または所定の遅延画像データをデジタルフィルタの出
力として選択出力する平均値演算回路とから構成され、
画像の変化に応じたデジタルデータの平均化処理を行う
ことによって上記課題を解決する。

【００１２】また、前記デジタルフィルタは、前記アナ
ログ画像信号を発生する発生源の階調数に応じて、印加
されたデジタル画像データの下位の所定ビットを無効に
する機能を備え、Ａ／Ｄ変換されたデジタルデータのノ
イズ部分となる下位ビットを除去することによって上記
課題を解決する。更に、前記デジタルフィルタは、フレ
ームメモリを備えた３次元デジタルフィルタとすること
により、時間軸上のデジタルデータに基づきノイズを除
去し、上記課題を解決する。

【００１３】

【発明の実施の形態】図１は、本発明の実施形態を示す
画像処理装置のブロック図である。アナログのカラー画
像信号ＡＲ，ＡＧ，ＡＢは、バッファとして機能するオ
ペアンプ８に各々供給される。オペアンプ８によって増
幅された各画像信号ＡＲ，ＡＧ，ＡＢは、各々Ａ／Ｄ変
換回路９に印加される。また、アナログ画像信号ＡＲ，
ＡＧ，ＡＢは、例えば、パソコンやアナログ映像機器等
から垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ
と同期して出力される。即ち、パソコンの場合は、例え
ば、ＶＧＡ（Ｖｉｄｅｏ・Ｇｒａｐｈｙｃｓ・Ａｒｒａ
ｙ）と呼ばれる表示装置への信号出力基準に従ってカラ
ー画像データがアナログ画像信号ＡＲ，ＡＧ，ＡＢに変
換され、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓ
ｙｎｃと同期させてパソコンの外部に出力される。一
方、ビデオやＴＶ等のアナログの映像機器の場合には、
アナログ画像信号ＡＲ，ＡＧ，ＡＢと垂直同期信号Ｖｓ
ｙｎｃ及び水平同期信号Ｈｓｙｎｃは、直接、映像機器
の外部に出力される。

【００１４】垂直同期信号Ｖｓｙｎｃ及び水平同期信号
Ｈｓｙｎｃは、タイミング制御回路１１に印加される。
タイミング制御回路１１は、ＰＬＬ回路を内蔵し、垂直
同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃを基準
にした周波数の信号を発生し、この信号に基づいて、Ａ
／Ｄ変換回路９の動作を制御するためのサンプリングク
ロックＦｓや、Ａ／Ｄ変換回路９によって作成されたデ
ジタル画像データに同期したドットクロックＤＣＬＫ、
垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃ
や、制御信号Ｅｎａｂｌｅを作成する。

【００１５】Ａ／Ｄ変換回路９は、サンプリングクロッ
クＦｓによって、アナログ画像信号を８ビットのデジタ
ルデータに変換するものであり、変換されたデジタル画
像信号は、デジタルフィルタ１０に印加される。ＶＧＡ
の場合には、１ラインの表示画素数が４８０画素であ
り、表示されないブランキング期間を考えると、サンプ
リングクロックＦｓの周波数は、２５．１７５ＭＨＺと
なる。

【００１６】デジタルフィルタ１０は、サンプリングク
ロックＦｓの周波数で印加される８ビットのデジタルデ
ータを平滑化処理することによって、Ａ／Ｄ変換回路９
による量子化雑音あるいはＡ／Ｄ変換回路９より前の回
路及び伝送系の不完全さに起因する歪みや定常雑音を除
去する目的で、Ｒ，Ｇ，Ｂの各色に設けられたものであ
る。このデジタルフィルタ１０の具体的な回路について
は、図２及び図３を参照して後に説明する。

【００１７】デジタルフィルタ１０の各色の出力は、多
階調化処理回路１２に印加される。多階調化処理回路１
２は、図４及び前述の説明の如く、フレーム内誤差拡散
処理とフレーム間誤差拡散処理を行う回路であり、各色
とも８ビットのデジタル画像データを処理して、４ビッ
トのデジタル画像表示データＧＤＲ，ＧＤＧ，ＧＤＢを
出力するものである。尚、図４において、誤差データ保
持回路３及び誤差データフレームメモリ６の動作は、タ
イミング制御回路１１から印加される垂直同期信号Ｖｓ
ｙｎｃ、水平同期信号Ｈｓｙｎｃ、ドットクロックＤＣ
ＬＫ、及び、制御信号Ｅｎａｂｌｅによって制御される
ものであり、更に、ラッチ回路１、４、７は、Ｄ−ＦＦ
によって構成されるために、処理されたデータはドット
クロックＤＣＬＫによってラッチ回路１、４、７の段数
だけ遅延される。そのため、多階調化処理回路１２は、
デジタル画像表示データＧＤＲ，ＧＤＧ，ＧＤＢと同期
した垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎ
ｃ、ドットクロックＤＣＬＫ、及び、制御信号Ｅｎａｂ
ｌｅを出力し、デジタル液晶表示装置（図示せず）に印
加する。

【００１８】また、多階調化処理回路１２には、デジタ
ルフィルタ１０の出力とともに、デジタル入力端子Ｄ
Ｒ，ＤＧ，ＤＢから直接デジタル画像データが印加可能
となっている。即ち、本実施形態では、アナログの画像
データにもデジタルの画像データにも対応できるように
なっている。図２は、図１のデジタルフィルタ１０の具
体的な実施例を示すブロック図である。このデジタルフ
ィルタは、１次元のフィルタであり、雑音の低減をする
ために、１水平ライン上の複数のドットの画像データを
平滑化する。しかし、単純に平滑化処理を行うと、画像
のエッジ情報が失われ、輪郭部分がぼけてしまう。そこ
で、本実施例では、４画素間の画像データの相関に基づ
き、条件付きで平滑化処理を行うようにしたものであ
る。

【００１９】図２において、８ビットのデジタル画像デ
ータは、従属接続された４個の遅延素子１３、１４、１
５、１６の初段の遅延素子１３に印加される。遅延素子
１３、１４、１５、１６は、各々８個のＤ−ＦＦで構成
され、ドットクロックＤＣＬＫによって、デジタル画像
データをシフトする。従って、遅延素子１４の出力ＰＤ
２を処理すべき画像データとすると、遅延素子１６の出
力ＰＤ４は２画素前の画像データ、遅延素子１５の出力
ＰＤ３は１画素前の画像データ、遅延素子１３の出力Ｐ
Ｄ１は１画素後のデータ、印加された画像データＰＤ０
は２画素後の画像データとなる。

【００２０】遅延素子１４の出力ＰＤ２と入力された画
像データＰＤ０は、比較回路１７に印加され、その差が
所定値Ｅより大きいか小さいかが判別される。同様に、
遅延素子１３の出力ＰＤ１と遅延素子１４の出力ＰＤ２
は、比較回路１８に印加され、その差が所定値Ｅと比較
される。更に、遅延素子１４の出力ＰＤ２と遅延素子１
５の出力ＰＤ３は、比較回路１９に印加され、その差が
所定値Ｅと比較され、また、遅延素子１４の出力ＰＤ２
と遅延素子１６の出力ＰＤ４は、比較回路２０に印加さ
れ、その差が所定値Ｅと比較される。ここで、所定値Ｅ
は、画像のエッジを検出するための閾値であり、本実施
例のように８ビットデータの場合には、数値「２」から
「４」に設定される。各々の比較回路１７、１８、１
９、２０の比較結果ＤＩＦ０、ＤＩＦ１、ＤＩＦ２、Ｄ
ＩＦ３は平均値演算回路１９に印加される。また、平均
値演算回路２１には、印加されたデジタル画像データＰ
Ｄ０と各遅延素子１３、１４、１５、１６の出力ＰＤ
１、ＰＤ２、ＰＤ３、ＰＤ４も印加される。

【００２１】この平均値演算回路２１は、各比較結果Ｄ
ＩＦ０、ＤＩＦ１、ＤＩＦ２、ＤＩＦ３に基づいて、４
方式の平均値処理を行うものである。第１の平均値処理
は、各比較結果ＤＩＦ１、ＤＩＦ２、ＤＩＦ３が全て所
定値Ｅより小さい場合である。即ち、連続する４画素の
デジタル画像データの差が全て所定値Ｅ以下であり、画
像のエッジ部分がないフラットな画面の場合である。こ
の場合には、デジタル画像データＰＤ１、ＰＤ２、ＰＤ
３、ＰＤ４を全て加算して４で割り、平均値を求め、こ
の平均値がデジタルフィルタ１０の出力として平均値演
算回路２１から出力される。これにより、デジタル画像
データＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４に含まれるノイ
ズ成分が低減される。

【００２２】第２の平均値処理は、比較結果ＤＩＦ１が
所定値Ｅ以上で、且つ、比較結果ＤＩＦ２とＤＩＦ３が
所定値Ｅより小さい場合である。即ち、処理すべき画像
データＰＤ１の画素と１画素後の画素間に画像のエッジ
が存在し、１画素前及び２画素前の画像がフラットな場
合である。この場合には、デジタル画像データＰＤ３と
ＰＤ４を加算して２で割り、その平均値がデジタルフィ
ルタ１０の出力として平均値演算回路２１から出力され
る。ここで、平均値の算出にデジタル画像データＰＤ２
を含めない理由は、アナログ信号の状態において、画像
のエッジの両側の信号にオーバーシュートやアンダーシ
ュートが発生し易く、Ａ／Ｄ変換後のデータの誤差が大
きくなる可能性があるとの理由による。これにより、エ
ッジ部分のデジタルデータは平均値処理から除かれるた
め、エッジの影響を除去することができる。

【００２３】第３の平均値処理は、比較結果ＤＩＦ２が
所定値Ｅ以上で、且つ、比較結果ＤＩＦ０とＤＩＦ１が
所定値Ｅより小さい場合である。即ち、処理すべき画像
データＰＤ２の画素と１画素前の間に画像のエッジが存
在し、１画素後及び２画素後の画像がフラットな場合で
ある。この場合には、デジタル画像データＰＤ０とＰＤ
１を加算して２で割り、その平均値がデジタルフィルタ
１０の出力として平均値演算回路２１から出力される。
この場合も、前述の第２の平均値処理と同様にエッジの
部分のデジタル画像データは、平均値処理に含まれな
い。このような処理により、エッジ部分のデジタル画像
データは、フラットな画像である１画素及び２画素後の
平均値として出力されるためにノイズの影響が低減され
るのである。

【００２４】第４の平均値処理は、第１の平均値処理、
第２の平均値処理、及び、第３の平均値処理以外の全て
の条件の場合である。この場合は、フラットな画面では
なく、階調変化の大きい画面の場合であり、この場合に
は平均値を求めることなく、入力されたデジタル画像デ
ータＰＤ２をそのまま出力する。これにより、平均値処
理によって、変化のある画像の画質劣化が防止できる。

【００２５】図３は、デジタルフィルタ１０の他の実施
例を示すブロック図である。このデジタルフィルタは、
３次元の巡回型デジタルフィルタであり、乗算回路２２
及び２３と、加算回路２４及び２５と、フレームメモリ
２６と、動き検出回路２７とから構成され、同一画素に
おけるフレーム間の相関に基づいてノイズを除去するも
のである。Ａ／Ｄ変換回路９のデジタル画像データＰＤ
は乗算回路２２及び加算回路２５に印加される。また加
算回路２５にはフレームメモリ２６から読み出されたデ
ジタル画像データＰＤＦが印加され、加算回路２５にお
いてその差を算出することによって、フレームメモリ２
６に蓄積された過去のフレームのデジタル画像データと
現在のフレームのデジタル画像データの変化量を求め
る。動き検出回路２７は、加算回路２５から出力される
変化量（ＰＤ−ＰＤＦ）の大きさに基づいて画像の動き
の大きさを検出し、その大きさに応じた係数Ｋを設定す
る。たとえば、変化量（ＰＤ−ＰＤＦ）が数値「３」よ
り小さい場合には、画像の動きがほとんどないと考え係
数Ｋの値は「０．５〜０．８」程度に設定され、また変
化量（ＰＤ−ＰＤＦ）が数値「３」以上の場合には画像
変化がある場合で係数Ｋの値は「０」に設定される。

【００２６】係数Ｋは乗算回路２３に供給され、フレー
ムメモリ２６から読み出されたデジタル画像データＰＤ
Ｆと乗算され、乗算結果は加算回路２４に印加される。
一方、動き検出回路２７は係数１−Ｋを求め、乗算回路
２２に供給する。乗算回路２２は印加されたデジタル画
像データＰＤと係数１−Ｋを乗算し、その乗算結果は加
算回路２４に印加される。そして加算回路２４の出力が
デジタルフィルタ１０の出力ＯＵＴとして取り出されれ
るとともに、そのデジタル画像データは、フレームメモ
リ２６に順次書き込まれる。

【００２７】図３のデジタルフィルタによれば、加算回
路２５の結果、変化量（ＰＤ−ＰＤＦ）が数値「３」よ
り小さい場合に係数Ｋが「０．５」と設定された時、出
力されるデジタル画像データＯＵＴは、印加されたデジ
タル画像データＰＤとそれまでのフレームのデジタル画
像データの１／２づつを加算したものとなるため、過去
のフレームのデータとの平均値処理されたものとなる。
これにより、ノイズの低減が実現できる。一方、変化量
（ＰＤ−ＰＤＦ）が数値「３」以上の場合に係数Ｋが
「０」と設定された時には、出力されるデジタル画像デ
ータＯＵＴは、印加されたデジタル画像データＰＤがそ
のまま出力されることになる。これにより画像変化のあ
る場合には平均値処理が行われず、この処理による画像
劣化が防止される。

【００２８】また、図１に示されたデジタルフィルタ１
０は、原画像の色数によってＡ／Ｄ変換回路９で変換さ
れたデジタル画像データのデータ補正機能を有してい
る。即ち、パソコン側に設定された表示色数が判明して
いる場合には、Ａ／Ｄ変換後のデジタル画像データの有
効ビット数が定まるため、この有効ビット以外を強制的
に「０」とする機能である。具体的には、パソコンの設
定が４０９６色の場合には、有効ビット数は４ビットで
あるため、デジタルフィルタ１０の出力の下位４ビット
が強制的に「０」にされる。また、パソコンの設定が３
万２千色の場合には、有効ビット数は５ビットであるた
め、デジタルフィルタ１０の出力の下位３ビットが
「０」にされる。更に、パソコンの設定が２６万色の場
合には、有効ビット数は６ビットであるため、デジタル
フィルタ１０の出力の下位２ビットが「０」にされる。
一方、パソコンの設定がフルカラー（１６７０万色）の
場合には、有効ビット数は８ビットであり、この場合
は、Ａ／Ｄ変換されたデジタル画像データＰＤの全ビッ
トが有効ビットであるため、この機能は実施されない。
尚、この機能によってデジタル画像データの下位ビット
を強制的に「０」とする回路は、デジタルフィルタ１０
の入力部あるいは出力部に設けられる。この強制的に
「０」とする回路は、下位４ビットにゲート回路を各々
設け、このゲート回路の各々に印加される制御信号によ
って出力を「０」とすることで実現できる。

【００２９】

【発明の効果】上述の如く、本発明によれば、デジタル
ドライバを内蔵したカラー液晶表示装置用の多階調化処
理装置にＡ／Ｄ変換回路を内蔵し、パソコンあるいはア
ナログ映像機器から出力されるアナログ画像信号を入力
可能とした装置において、アナログ信号の微少なノイズ
成分や電送系の歪みにより、Ａ／Ｄ変換回路の量子化デ
ータに不安定成分が混入した場合でも、そのノイズ成分
が有効に除去され、ノイズの誤差拡散による画像の悪化
が防止できるものである。特に、パソコンによって作成
された中間調のフラットなベタ塗り画面等においては、
量子化データの不安定成分による誤差データの伝搬によ
る影響を完全に除去することが可能になる。

【図面の簡単な説明】

【図１】本発明の実施形態を示すブロック図である。

【図２】図１に示されたデジタルフィルタ１０の一実施
例を示すブロック図である。

【図３】図１に示されたデジタルフィルタ１０の他の実
施例を示すブロック図である。

【図４】多階調化処理回路を示すブロック図である。

【符号の説明】

８オペアンプ９Ａ／Ｄ変換回路１０デジタルフィルタ１１タイミング制御回路１２多階調化処理回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＧ０９Ｇ 5/36 Ｇ０９Ｇ 5/00 ５５５ＡＨ０４Ｎ 7/30 Ｇ０６Ｆ 15/68 ４００Ａ 11/04 Ｇ０９Ｇ 5/36 ５２０ＡＨ０４Ｎ 7/133 Ａ (72)発明者藤岡誠大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者北川誠大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者筒井雄介大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (56)参考文献特開平６−282249（ＪＰ，Ａ) 特開平５−191637（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 5/42 G06T 5/00 - 5/20

Claims

(57)【特許請求の範囲】

【請求項１】各画素の画像表示データがＬビットで構
成され、該Ｌビットの画像表示データによって表示がな
される表示装置に適用され、Ｌビットより大きいＰビッ
トの画像データによって表示される階調を疑似的に前記
表示装置に表示するための画像処理装置において、アナ
ログ画像信号を前記Ｐビットのデジタルデータに変換す
るＡ／Ｄ変換回路と、前記アナログ画像信号と同期した
同期信号に基づいて前記Ａ／Ｄ変換回路のサンプリング
制御クロック及び複数のタイミング信号を発生するタイ
ミング信号発生回路と、前記Ａ／Ｄ変換回路のＰビット
出力が印加されるデジタルフィルタと、該デジタルフィ
ルタのデジタル出力と前記タイミング信号発生回路のタ
イミング信号に基づいて多階調化処理を行い前記Ｌビッ
トの画像表示データを作成する多階調化処理回路とを備
えており、前記デジタルフィルタは、前記Ｐビットの画
像データを遅延する複数の遅延素子と、該遅延素子によ
って遅延された複数の画像データを比較する複数の比較
回路と、該比較回路の比較結果に基づいて、前記遅延素
子によって遅延された所定の画像データの平均値または
所定の遅延画像データをデジタルフィルタの出力として
選択出力する平均値演算回路とから構成されることを特
徴とする画像処理装置。
【請求項２】前記複数の比較回路の比較結果において
画像の境界部分が検出された場合に、前記画像の境界部
分の画像データは平均値の算出に含まれないことを特徴
とする請求項１記載の画像処理装置。
【請求項３】前記デジタルフィルタは、前記アナログ
画像信号を発生する発生源の階調数に応じて、印加され
たデジタル画像データの下位の所定ビットを無効にする
機能を備えることを特徴とする請求項１又は２記載の画
像処理装置。