JPH07235928A - Ａｔｍ交換装置 - Google Patents
Ａｔｍ交換装置Info
- Publication number
- JPH07235928A JPH07235928A JP2787094A JP2787094A JPH07235928A JP H07235928 A JPH07235928 A JP H07235928A JP 2787094 A JP2787094 A JP 2787094A JP 2787094 A JP2787094 A JP 2787094A JP H07235928 A JPH07235928 A JP H07235928A
- Authority
- JP
- Japan
- Prior art keywords
- control
- line
- atm switching
- atm
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 複数プロセッサ間の共有リソースをなくして
運用を容易化すると共に呼処理能力を増大させ、また経
済的であるような構成の、マルチプロセッサ方式を採る
ＡＴＭ交換装置を提供する。 【構成】 マルチプロセッサを構成する個々のプロセッ
サを個々に制御装置１０〜１ｎとし、その個々の制御装
置がそれぞれの制御インタフェース６０〜６ｎを介し
て、回線対応部の中の、各自の制御装置に予め割り当て
られた回線対応部に対し制御信号を送出することによ
り、個々の制御装置が各々に割り当てられた回線対応部
を、各々独立に分担制御するようにする。
運用を容易化すると共に呼処理能力を増大させ、また経
済的であるような構成の、マルチプロセッサ方式を採る
ＡＴＭ交換装置を提供する。 【構成】 マルチプロセッサを構成する個々のプロセッ
サを個々に制御装置１０〜１ｎとし、その個々の制御装
置がそれぞれの制御インタフェース６０〜６ｎを介し
て、回線対応部の中の、各自の制御装置に予め割り当て
られた回線対応部に対し制御信号を送出することによ
り、個々の制御装置が各々に割り当てられた回線対応部
を、各々独立に分担制御するようにする。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭセル単位にスイ
ッチングを行う交換装置に関し、特にマルチプロセッサ
で制御系を構成し、ＡＴＭ通話路側の回線対応部を被制
御系とするＡＴＭ交換装置に関するものである。
ッチングを行う交換装置に関し、特にマルチプロセッサ
で制御系を構成し、ＡＴＭ通話路側の回線対応部を被制
御系とするＡＴＭ交換装置に関するものである。
【０００２】
【従来の技術】ＡＴＭ交換装置において、通話路の制御
を行うプロセッサの処理能力を増大させるための方式と
して、複数のプロセッサで協調して処理を行うマルチプ
ロセッサ方式がよく知られている。従来マルチプロセッ
サ方式による構成は、共有メモリを介してデータをやり
取りする密結合型マルチプロセッサ（図４）と、個別の
メモリを各々のプロセッサに配備し、プロセッサ間はメ
ッセージ通信でデータ送受を行う疎結合型マルチプロセ
ッサ（図５）と、に大別される。
を行うプロセッサの処理能力を増大させるための方式と
して、複数のプロセッサで協調して処理を行うマルチプ
ロセッサ方式がよく知られている。従来マルチプロセッ
サ方式による構成は、共有メモリを介してデータをやり
取りする密結合型マルチプロセッサ（図４）と、個別の
メモリを各々のプロセッサに配備し、プロセッサ間はメ
ッセージ通信でデータ送受を行う疎結合型マルチプロセ
ッサ（図５）と、に大別される。
【０００３】図４は、かかる密結合型マルチプロセッサ
方式のＡＴＭ交換装置の構成を示すブロック図である。
同図において、ＣＯＮは制御系装置、ＢＵは共通バス、
Ｐはプロセッサ、ＭＭは共有メモリ、ＩＮＴは制御イン
タフェース、ＵＮは被制御装置（ＡＴＭ通話路装置、回
線対応部等）、である。
方式のＡＴＭ交換装置の構成を示すブロック図である。
同図において、ＣＯＮは制御系装置、ＢＵは共通バス、
Ｐはプロセッサ、ＭＭは共有メモリ、ＩＮＴは制御イン
タフェース、ＵＮは被制御装置（ＡＴＭ通話路装置、回
線対応部等）、である。
【０００４】図４において、ＡＴＭ交換装置は、制御系
装置ＣＯＮと、被制御装置ＵＮと、両者間の制御インタ
フェースＩＮＴから成っている。そして制御系装置ＣＯ
Ｎは、マルチプロセッサ構成を採り、複数のプロセッサ
Ｐが、共通バスＢＵを介して相互接続されると共に、共
有メモリＭＭにも接続されている。さらに共通バスＢＵ
は制御インタフェースＩＮＴを介して被制御装置ＵＮに
接続されている。こうして複数のプロセッサＰ（マルチ
メプロセッサ）は共有メモリＭＭを介してデータをやり
取りする密結合型を構成していることが分かるであろ
う。
装置ＣＯＮと、被制御装置ＵＮと、両者間の制御インタ
フェースＩＮＴから成っている。そして制御系装置ＣＯ
Ｎは、マルチプロセッサ構成を採り、複数のプロセッサ
Ｐが、共通バスＢＵを介して相互接続されると共に、共
有メモリＭＭにも接続されている。さらに共通バスＢＵ
は制御インタフェースＩＮＴを介して被制御装置ＵＮに
接続されている。こうして複数のプロセッサＰ（マルチ
メプロセッサ）は共有メモリＭＭを介してデータをやり
取りする密結合型を構成していることが分かるであろ
う。
【０００５】図５は、上述の疎結合型マルチプロセッサ
方式のＡＴＭ交換装置の構成を示すブロック図である。
同図においてＤＭは個別メモリである。ここでは個別の
メモリＤＭを各々のプロセッサＰに配備し、プロセッサ
間はメッセージ通信でデータ送受を行う疎結合型マルチ
プロセッサが構成されていることが分かるであろう。
方式のＡＴＭ交換装置の構成を示すブロック図である。
同図においてＤＭは個別メモリである。ここでは個別の
メモリＤＭを各々のプロセッサＰに配備し、プロセッサ
間はメッセージ通信でデータ送受を行う疎結合型マルチ
プロセッサが構成されていることが分かるであろう。
【０００６】以上のほか、ＡＴＭ交換装置において、通
話路とプロセッサの呼処理能力の両方を増大させる方法
としては、プロセッサとそのプロセッサの呼処理能力を
もって制御可能な規模の通話路を一体化させた「モジュ
ール」を積み上げてゆく（ビルディングブロック）方式
がある。以下では１つのプロセッサに１つのスイッチが
固定的に接続されてるものを単位モジュールと呼ぶ。こ
の単位モジュール自体の数を増やし、モジュール間を接
続して全体を１ユニットに見せることで交換装置あたり
の規模拡大が実現される。
話路とプロセッサの呼処理能力の両方を増大させる方法
としては、プロセッサとそのプロセッサの呼処理能力を
もって制御可能な規模の通話路を一体化させた「モジュ
ール」を積み上げてゆく（ビルディングブロック）方式
がある。以下では１つのプロセッサに１つのスイッチが
固定的に接続されてるものを単位モジュールと呼ぶ。こ
の単位モジュール自体の数を増やし、モジュール間を接
続して全体を１ユニットに見せることで交換装置あたり
の規模拡大が実現される。
【０００７】
【発明が解決しようとする課題】上述のマルチプロセッ
サ方式を採るＡＴＭ交換装置では、複数プロセッサ間に
共通なリソース（メモリ中のデータ）が存在する。すな
わち、密結合型マルチプロセッサ方式であれば共有メモ
リ上に、疎結合型マルチプロセッサでは論理的に、同期
をとって処理を行うためのデータが必要である。例えば
呼処理上の空き塞がり情報、再開時の装置管理情報等で
ある。
サ方式を採るＡＴＭ交換装置では、複数プロセッサ間に
共通なリソース（メモリ中のデータ）が存在する。すな
わち、密結合型マルチプロセッサ方式であれば共有メモ
リ上に、疎結合型マルチプロセッサでは論理的に、同期
をとって処理を行うためのデータが必要である。例えば
呼処理上の空き塞がり情報、再開時の装置管理情報等で
ある。
【０００８】密結合型マルチプロセッサでは、これらの
共有リソースを共有メモリ上に配備するためアクセス競
合制御により処理効率が下がる。疎結合型マルチプロセ
ッサでは、プロセッサ毎に分散したメモリ上にリソース
を配備するためアクセス競合は発生しないがデータの定
期的な整合性チェック等、管理が複雑化するため呼処理
能力の低下を招く。また上記両方式においても共有リソ
ースを持つため完全にはプロセッサ間の切り離しができ
ず、１プロセッサの障害時には全プロセッサへ障害が波
及するという欠点が潜在する。
共有リソースを共有メモリ上に配備するためアクセス競
合制御により処理効率が下がる。疎結合型マルチプロセ
ッサでは、プロセッサ毎に分散したメモリ上にリソース
を配備するためアクセス競合は発生しないがデータの定
期的な整合性チェック等、管理が複雑化するため呼処理
能力の低下を招く。また上記両方式においても共有リソ
ースを持つため完全にはプロセッサ間の切り離しができ
ず、１プロセッサの障害時には全プロセッサへ障害が波
及するという欠点が潜在する。
【０００９】さらにビルディングブロックにより交換装
置としての呼処理能力の拡大を図る方式では、物理的に
複数プロセッサは複数モジュールに分散されるため、上
述の問題は発生しない。しかし、この場合単位モジュー
ルあたりの制御装置の呼処理能力と通話路容量との対応
付けは固定的となる。すなわち呼処理能力と通話路容量
のバランスは一定であるため、設計時にこのバランスを
決定する必要があるがＢ−ＩＳＤＮ時代に予測されるト
ラヒックは非常に流動的であり需要予測が不可能である
ためこれが困難となる。
置としての呼処理能力の拡大を図る方式では、物理的に
複数プロセッサは複数モジュールに分散されるため、上
述の問題は発生しない。しかし、この場合単位モジュー
ルあたりの制御装置の呼処理能力と通話路容量との対応
付けは固定的となる。すなわち呼処理能力と通話路容量
のバランスは一定であるため、設計時にこのバランスを
決定する必要があるがＢ−ＩＳＤＮ時代に予測されるト
ラヒックは非常に流動的であり需要予測が不可能である
ためこれが困難となる。
【００１０】すなわち帯域あたりの呼数が大きい６４ｋ
ｂ／ｓ呼が多い方向へ予測が外れると通話路の容量は足
りていても呼処理能力が足りない状況が生じる。また帯
域あたり呼数の小さい１５０Ｍｂ／ｓ等の広帯域呼が予
測よりも多い場合、制御装置の呼処理能力は充分である
が通話路容量が足りないといった現象が起こる。このよ
うな現象が生じたときこれを解消するためには、新たに
単位モジュールを増設するしかないため、呼処理能力か
通話路容量のどちらかに無駄が出て不経済であるという
欠点があった。
ｂ／ｓ呼が多い方向へ予測が外れると通話路の容量は足
りていても呼処理能力が足りない状況が生じる。また帯
域あたり呼数の小さい１５０Ｍｂ／ｓ等の広帯域呼が予
測よりも多い場合、制御装置の呼処理能力は充分である
が通話路容量が足りないといった現象が起こる。このよ
うな現象が生じたときこれを解消するためには、新たに
単位モジュールを増設するしかないため、呼処理能力か
通話路容量のどちらかに無駄が出て不経済であるという
欠点があった。
【００１１】本発明は、上記の問題点を解消するために
なされたものであり、複数プロセッサ間の共有リソース
をなくして運用を容易化すると共に呼処理能力を増大さ
せ、また経済的であるような構成の、マルチプロセッサ
方式を採るＡＴＭ交換装置を提供することを目的とす
る。
なされたものであり、複数プロセッサ間の共有リソース
をなくして運用を容易化すると共に呼処理能力を増大さ
せ、また経済的であるような構成の、マルチプロセッサ
方式を採るＡＴＭ交換装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記目的達成のため、本
発明では、マルチプロセッサで制御系を構成し、ＡＴＭ
通話路側の回線対応部を被制御系とするＡＴＭ交換装置
において、前記マルチプロセッサを構成する個々のプロ
セッサを個々に制御装置とし、その個々の制御装置がそ
れぞれの制御インタフェースを介して、被制御系を構成
する前記回線対応部の中の、各自の制御装置に予め割り
当てられた回線対応部に対し制御信号を送出することに
より、前記個々の制御装置が各々に割り当てられた前記
回線対応部を、各々独立に分担制御するようにした。
発明では、マルチプロセッサで制御系を構成し、ＡＴＭ
通話路側の回線対応部を被制御系とするＡＴＭ交換装置
において、前記マルチプロセッサを構成する個々のプロ
セッサを個々に制御装置とし、その個々の制御装置がそ
れぞれの制御インタフェースを介して、被制御系を構成
する前記回線対応部の中の、各自の制御装置に予め割り
当てられた回線対応部に対し制御信号を送出することに
より、前記個々の制御装置が各々に割り当てられた前記
回線対応部を、各々独立に分担制御するようにした。
【００１３】従来の技術とは、１つの通話路装置に対
し、回線対応部、制御装置の数を設計時にユニット、想
定トラヒック毎に最適化でき、またトラヒック状況に応
じて回線対応部と制御装置の対応を変更できる点で異な
る。
し、回線対応部、制御装置の数を設計時にユニット、想
定トラヒック毎に最適化でき、またトラヒック状況に応
じて回線対応部と制御装置の対応を変更できる点で異な
る。
【００１４】
【作用】本発明は、１つの制御装置（プロセッサ）と複
数の回線対応部を論理的にくくりつけとすることによっ
てプロセッサ間（制御装置間）の共通リソースをなく
し、プロセッサ間にまたがるリソース管理処理を削減す
る。また、各制御装置に共通に接続されるＡＴＭ通話路
装置その他の共通部分（被制御装置）に対しては、制御
装置のうちの一装置を主制御装置と位置づけ当該主制御
装置から制御することにより制御装置間で同一のリソー
スを持つことを防止する。これによって本発明の目的で
ある運用の容易化を達成すると共に呼処理能力の向上を
得ることができる。
数の回線対応部を論理的にくくりつけとすることによっ
てプロセッサ間（制御装置間）の共通リソースをなく
し、プロセッサ間にまたがるリソース管理処理を削減す
る。また、各制御装置に共通に接続されるＡＴＭ通話路
装置その他の共通部分（被制御装置）に対しては、制御
装置のうちの一装置を主制御装置と位置づけ当該主制御
装置から制御することにより制御装置間で同一のリソー
スを持つことを防止する。これによって本発明の目的で
ある運用の容易化を達成すると共に呼処理能力の向上を
得ることができる。
【００１５】また本発明では１つの通話路装置に対し、
回線対応部、制御装置の数を設計時にユニット、想定ト
ラヒック毎に最適化でき、またトラヒック状況に応じて
回線対応部と制御装置の対応を変更できるため、本発明
の第２の目的である制御装置の呼処理能力と通話路容量
のバランスにとらわれることのない経済的な装置の提供
が可能である。
回線対応部、制御装置の数を設計時にユニット、想定ト
ラヒック毎に最適化でき、またトラヒック状況に応じて
回線対応部と制御装置の対応を変更できるため、本発明
の第２の目的である制御装置の呼処理能力と通話路容量
のバランスにとらわれることのない経済的な装置の提供
が可能である。
【００１６】
（実施例１）以下、本発明の実施例を図面により説明す
る。図１は、本発明の一実施例としのＡＴＭ交換装置の
構成を示すブロック図である。同図において、１０は主
制御装置、１１〜１ｎはそれぞれ個別制御装置、２はＡ
ＴＭ通話路、３０１〜３ｎｎはそれぞれ回線対応部、６
０〜６ｎはそれぞれ制御インタフェース、である。
る。図１は、本発明の一実施例としのＡＴＭ交換装置の
構成を示すブロック図である。同図において、１０は主
制御装置、１１〜１ｎはそれぞれ個別制御装置、２はＡ
ＴＭ通話路、３０１〜３ｎｎはそれぞれ回線対応部、６
０〜６ｎはそれぞれ制御インタフェース、である。
【００１７】図１を参照する。主制御装置１０は、ＡＴ
Ｍ通話路２と回線対応部３０１〜３０ｎに、各個別制御
装置１１〜１ｎはそれぞれ回線対応部３１１〜３ｎｎ
に、それぞれ制御インタフェース（６０〜６ｎ）を持
ち、制御を行う。各回線対応部（３０１〜３ｎｎ）間は
ＡＴＭ通話路２によって結合され、通話情報等の主情報
はこのＡＴＭ通話路内をルーチングすることにより目的
の回線へ到達する。
Ｍ通話路２と回線対応部３０１〜３０ｎに、各個別制御
装置１１〜１ｎはそれぞれ回線対応部３１１〜３ｎｎ
に、それぞれ制御インタフェース（６０〜６ｎ）を持
ち、制御を行う。各回線対応部（３０１〜３ｎｎ）間は
ＡＴＭ通話路２によって結合され、通話情報等の主情報
はこのＡＴＭ通話路内をルーチングすることにより目的
の回線へ到達する。
【００１８】このとき、ＡＴＭ通話路２はセルフルーチ
ングスイッチにより構成されるため、端子の空き塞がり
等は当該回線の回線対応部とそれを制御する制御装置の
みによって管理が可能である。異なる制御装置によって
制御される回線対応部間でパスをはる必要がある際には
当該回線対応部を制御する制御装置間でプロセッサ通信
を行い、ネゴシエーションを行った上でパスをはること
により、複数制御装置間で共通リソースを持つことを回
避できる。
ングスイッチにより構成されるため、端子の空き塞がり
等は当該回線の回線対応部とそれを制御する制御装置の
みによって管理が可能である。異なる制御装置によって
制御される回線対応部間でパスをはる必要がある際には
当該回線対応部を制御する制御装置間でプロセッサ通信
を行い、ネゴシエーションを行った上でパスをはること
により、複数制御装置間で共通リソースを持つことを回
避できる。
【００１９】また、１つの制御装置が障害となった場合
は他の制御装置あるいは他制御装置配下の回線対応部か
らは当該制御装置およびその制御する回線対応部は閉塞
されているように見えるよう、制御ソフトウェアを構成
することにより、一制御装置の障害が他制御装置または
回線対応部へ波及することを防ぐことができる。
は他の制御装置あるいは他制御装置配下の回線対応部か
らは当該制御装置およびその制御する回線対応部は閉塞
されているように見えるよう、制御ソフトウェアを構成
することにより、一制御装置の障害が他制御装置または
回線対応部へ波及することを防ぐことができる。
【００２０】（実施例２）図２は、本発明の実施例２と
しのＡＴＭ交換装置の構成を示すブロック図である。同
図において、図１におけるのと同じものには同じ符号を
付してある。そのほか、４０〜４ｎはそれぞれ信号装置
であって、制御装置１０〜１ｎからの制御信号をセルに
変換し、ＡＴＭ通話路２を介して被制御装置である回線
対応部３０１〜３ｎｎやＡＴＭ通話路２との間に制御リ
ンクＬＩＮＫを確立する信号装置である。
しのＡＴＭ交換装置の構成を示すブロック図である。同
図において、図１におけるのと同じものには同じ符号を
付してある。そのほか、４０〜４ｎはそれぞれ信号装置
であって、制御装置１０〜１ｎからの制御信号をセルに
変換し、ＡＴＭ通話路２を介して被制御装置である回線
対応部３０１〜３ｎｎやＡＴＭ通話路２との間に制御リ
ンクＬＩＮＫを確立する信号装置である。
【００２１】５０１〜５ｎｎは被制御装置側信号装置で
あって、被制御対象である回線対応部の内部にあって前
記制御装置からのセル形式の制御情報を終端して元の制
御信号に戻す被制御装置側信号装置である。５２はＡＴ
Ｍ通話路２内にあって、主制御装置１０からのセル形式
の制御情報を終端して元の制御信号に戻す通話路側信号
装置である。通話路側信号装置５２とリンクしているの
は主制御装置１０だけで、他の個別制御装置は通話路側
信号装置とはリンクしていない。
あって、被制御対象である回線対応部の内部にあって前
記制御装置からのセル形式の制御情報を終端して元の制
御信号に戻す被制御装置側信号装置である。５２はＡＴ
Ｍ通話路２内にあって、主制御装置１０からのセル形式
の制御情報を終端して元の制御信号に戻す通話路側信号
装置である。通話路側信号装置５２とリンクしているの
は主制御装置１０だけで、他の個別制御装置は通話路側
信号装置とはリンクしていない。
【００２２】このような構成（即ち、制御インタフェー
スが、制御装置からの制御信号をセル化した後、通話路
を介して回線対応部側へ送信する制御装置側の信号装置
と、通話路を介して回線対応部側へ到達したセルを元の
制御信号に変換する回線対応部側の信号装置と、から成
る構成）によれば、ＡＴＭ通話路２を主情報と制御情報
で共用することによって、更なる経済化を図ることが可
能である。
スが、制御装置からの制御信号をセル化した後、通話路
を介して回線対応部側へ送信する制御装置側の信号装置
と、通話路を介して回線対応部側へ到達したセルを元の
制御信号に変換する回線対応部側の信号装置と、から成
る構成）によれば、ＡＴＭ通話路２を主情報と制御情報
で共用することによって、更なる経済化を図ることが可
能である。
【００２３】また、制御装置と被制御装置との結合を論
理的なリンク（セル化して伝送すること）で実現してい
ることにより、制御装置とＡＴＭ通話路、回線対応部と
の接続をソフト制御により変更することが可能である。
つまり張り替えが容易である。これによって本発明の目
的である呼処理能力と通話路容量のバランスの可変化が
さらに容易に実現される。
理的なリンク（セル化して伝送すること）で実現してい
ることにより、制御装置とＡＴＭ通話路、回線対応部と
の接続をソフト制御により変更することが可能である。
つまり張り替えが容易である。これによって本発明の目
的である呼処理能力と通話路容量のバランスの可変化が
さらに容易に実現される。
【００２４】（実施例３）図３は、本発明の実施例３と
しのＡＴＭ交換装置の構成を示すブロック図である。同
図において、図１及び図２におけるのと同じものには同
じ符号を付してある。そのほか、７０〜７ｎは制御装置
１０〜１ｎからの制御信号を被制御装置側へ伝達する個
別バス（物理回線）である。
しのＡＴＭ交換装置の構成を示すブロック図である。同
図において、図１及び図２におけるのと同じものには同
じ符号を付してある。そのほか、７０〜７ｎは制御装置
１０〜１ｎからの制御信号を被制御装置側へ伝達する個
別バス（物理回線）である。
【００２５】本実施例３は、制御インタフェースが、制
御装置からの制御信号を通話路を介して対応の回線対応
部側へ伝える固定的な物理回線から成るもの、というこ
とができる。この場合、制御装置とＡＴＭ通話路、回線
対応部との接続を変更するにはハードの変更が必要とな
り、図２の実施例の場合のような柔軟性には欠けるが、
技術的には軽いと云える。本発明においては制御装置と
被制御装置との間の結合手段は一意でなく、本実施例の
ように物理的に結合する形態も本発明の態様に含まれ
る。
御装置からの制御信号を通話路を介して対応の回線対応
部側へ伝える固定的な物理回線から成るもの、というこ
とができる。この場合、制御装置とＡＴＭ通話路、回線
対応部との接続を変更するにはハードの変更が必要とな
り、図２の実施例の場合のような柔軟性には欠けるが、
技術的には軽いと云える。本発明においては制御装置と
被制御装置との間の結合手段は一意でなく、本実施例の
ように物理的に結合する形態も本発明の態様に含まれ
る。
【００２６】
【発明の効果】以上説明したように、本発明のＡＴＭ交
換装置によれば、共通リソース管理によって制御が複雑
化することなしにマルチプロセッサ構成をとることがで
きるため、呼処理能力の向上が可能になる効果がある。
また、１通話路装置に対し、回線対応部、制御装置の数
を設計時にユニット、想定トラヒック毎に最適化でき、
またトラヒック状況に応じて回線対応部と制御装置の対
応を変更できるため、制御装置の呼処理能力と通話路容
量のバランスにとらわれることなく経済的な装置の提供
が可能となる利点がある。
換装置によれば、共通リソース管理によって制御が複雑
化することなしにマルチプロセッサ構成をとることがで
きるため、呼処理能力の向上が可能になる効果がある。
また、１通話路装置に対し、回線対応部、制御装置の数
を設計時にユニット、想定トラヒック毎に最適化でき、
またトラヒック状況に応じて回線対応部と制御装置の対
応を変更できるため、制御装置の呼処理能力と通話路容
量のバランスにとらわれることなく経済的な装置の提供
が可能となる利点がある。
【図１】本発明の一実施例としてのＡＴＭ交換装置の構
成概要を示すブロック図である。
成概要を示すブロック図である。
【図２】本発明の実施例２を示すブロック図であり、制
御装置と被制御装置間の制御インタフェースとしてＡＴ
Ｍリンクを用いた場合を示すブロック図である。
御装置と被制御装置間の制御インタフェースとしてＡＴ
Ｍリンクを用いた場合を示すブロック図である。
【図３】本発明の実施例３を示すブロック図であり、制
御装置と被制御装置との間の制御リンクを物理的に個別
バスで結合した場合を示すブロック図である。
御装置と被制御装置との間の制御リンクを物理的に個別
バスで結合した場合を示すブロック図である。
【図４】従来の密結合型マルチプロセッサを説明するブ
ロック図である。
ロック図である。
【図５】従来の疎結合型マルチプロセッサを説明するブ
ロック図である。
ロック図である。
１０〜１ｎ…制御装置、２…ＡＴＭ通話路、３０１〜３
ｎｎ…回線対応部、４０〜４ｎ…信号装置、５０１〜５
ｎｎ…被制御装置側信号装置、５２…通話路側信号装
置、６０〜６ｎ…制御インタフェース、７０〜７ｎ…個
別バス。
ｎｎ…回線対応部、４０〜４ｎ…信号装置、５０１〜５
ｎｎ…被制御装置側信号装置、５２…通話路側信号装
置、６０〜６ｎ…制御インタフェース、７０〜７ｎ…個
別バス。
Claims (3)
- 【請求項１】 マルチプロセッサで制御系を構成し、Ａ
ＴＭ通話路側の回線対応部を被制御系とするＡＴＭ交換
装置において、 前記マルチプロセッサを構成する個々のプロセッサを個
々に制御装置とし、その個々の制御装置がそれぞれの制
御インタフェースを介して、被制御系を構成する前記回
線対応部の中の、各自の制御装置に予め割り当てられた
回線対応部に対し制御信号を送出することにより、前記
個々の制御装置が各々に割り当てられた前記回線対応部
を、各々独立に分担制御するようにしたことを特徴とす
るＡＴＭ交換装置。 - 【請求項２】 請求項１に記載のＡＴＭ交換装置におい
て、前記制御インタフェースは、制御装置からの制御信
号をセル化した後、通話路を介して回線対応部側へ送信
する制御装置側の信号装置と、通話路を介して回線対応
部側へ到達したセルを元の制御信号に変換する回線対応
部側の信号装置と、から成ることを特徴とするＡＴＭ交
換装置。 - 【請求項３】 請求項１に記載のＡＴＭ交換装置におい
て、前記制御インタフェースは、制御装置からの制御信
号を通話路を介して対応の回線対応部側へ伝える固定的
な物理回線から成ることを特徴とするＡＴＭ交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2787094A JPH07235928A (ja) | 1994-02-25 | 1994-02-25 | Ａｔｍ交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2787094A JPH07235928A (ja) | 1994-02-25 | 1994-02-25 | Ａｔｍ交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235928A true JPH07235928A (ja) | 1995-09-05 |
Family
ID=12232940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2787094A Pending JPH07235928A (ja) | 1994-02-25 | 1994-02-25 | Ａｔｍ交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235928A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001527368A (ja) * | 1997-12-19 | 2001-12-25 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 移動通信用の非同期転送モードのプラットフォーム |
| KR100465157B1 (ko) * | 2002-10-16 | 2005-01-13 | (주)씨앤에스 테크놀로지 | Ｐｃｐ와 ｖｃｐ 간의 비동기 인터페이스 장치 |
| JP2005072682A (ja) * | 2003-08-27 | 2005-03-17 | Ntt Docomo Inc | 通信システム、通信方法、網構成管理ノード、サービス制御ノード及びアクセス装置 |
| JP2007503131A (ja) * | 2003-08-15 | 2007-02-15 | トムソン ライセンシング | 変更可能な機能性を有するブロードキャスト・ルータ |
-
1994
- 1994-02-25 JP JP2787094A patent/JPH07235928A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001527368A (ja) * | 1997-12-19 | 2001-12-25 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 移動通信用の非同期転送モードのプラットフォーム |
| KR100465157B1 (ko) * | 2002-10-16 | 2005-01-13 | (주)씨앤에스 테크놀로지 | Ｐｃｐ와 ｖｃｐ 간의 비동기 인터페이스 장치 |
| JP2007503131A (ja) * | 2003-08-15 | 2007-02-15 | トムソン ライセンシング | 変更可能な機能性を有するブロードキャスト・ルータ |
| JP4914212B2 (ja) * | 2003-08-15 | 2012-04-11 | ジーブイビービー ホールディングス エス．エイ．アール．エル． | 変更可能な機能性を有するブロードキャスト・ルータ |
| JP2005072682A (ja) * | 2003-08-27 | 2005-03-17 | Ntt Docomo Inc | 通信システム、通信方法、網構成管理ノード、サービス制御ノード及びアクセス装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6434612B1 (en) | Connection control interface for asynchronous transfer mode switches | |
| US4032899A (en) | Apparatus and method for switching of data | |
| US5295133A (en) | System administration in a flat distributed packet switch architecture | |
| JPH0147944B2 (ja) | ||
| JP3001502B2 (ja) | Ａｔｍスイッチモジュール、ａｔｍスイッチ容量拡張方法、およびａｔｍルーティング情報設定方法 | |
| JP3231307B2 (ja) | 交換経路予約構成 | |
| JPH0118636B2 (ja) | ||
| JPH05236525A (ja) | 超大規模モジュラースイッチ | |
| US4719617A (en) | Full service voice/data system | |
| US5390171A (en) | Switching system | |
| JPH04100497A (ja) | マルチプロセッサを用いた交換制御方式 | |
| JPH0454438B2 (ja) | ||
| JPH07235928A (ja) | Ａｔｍ交換装置 | |
| US6529473B1 (en) | Device for ATM cell switching, with failure tolerance | |
| US4866708A (en) | Communication channel ownership arrangement | |
| AU739633B2 (en) | 3-staged time-division switch control system | |
| JPH08331616A (ja) | 非同期転送モードを用いたマルチプロセッサ制御方式のデジタル構内交換機 | |
| US5434851A (en) | Digital telecommunications switching system | |
| CA1154132A (en) | Interconnecting apparatus for a distributed switching telephone system | |
| JPH06141038A (ja) | 分散交換機及び交換機構成方式 | |
| US6512765B1 (en) | Exchange | |
| KR100258240B1 (ko) | 넘버 7 망관리 분산 제어 방법 | |
| KR100323054B1 (ko) | 에이티엠 교환기에서의 프로세서간 통신 방법 | |
| JPS6372293A (ja) | 分散形交換システム | |
| KR0146558B1 (ko) | 본 위치등록기의 고속통신을 위한 광통신 인터페이스 장치의 이중화 방법 |