KR100465157B1

KR100465157B1 - Ｐｃｐ와 ｖｃｐ 간의 비동기 인터페이스 장치

Info

Publication number: KR100465157B1
Application number: KR10-2002-0063305A
Authority: KR
Inventors: 강해용
Original assignee: (주)씨앤에스 테크놀로지
Priority date: 2002-10-16
Filing date: 2002-10-16
Publication date: 2005-01-13
Also published as: KR20040033992A

Abstract

본 발명은 범용 프로세서와 비디오 코덱을 포함한 프로세서 간의 비동기 인터페이스 장치에 관한 것으로서, 특히 범용 프로세서(PCP)와 비디오 코덱(Video Codec)을 포함한 프로세서(VCP) 간의 서로 다른 클럭(Clock)을 사용함으로써 범용 프로세서와 비디오 코덱에서 요구되는 성능에서 요구되는 성능을 각각 최적화하는 기술에 관한 것이다.

본 발명에 의하면, 어플리케이션 프로그램을 수행하기 위한 PCP와; 상기 PCP의 클럭 주파수와 각기 다른 클럭 주파수를 사용하여 ITU-T 권고 H.263의 기능을 수행하기 위한 VCP; 상기 PCP와 VCP 사이에 공유되어 GUI 버퍼, VLC 버퍼, VLD 버퍼 데이터를 인페이싱하기 위한 데이터 버퍼 수단; Clock ChangerⅠ,Ⅱ,Ⅲ 를 구비하고 이와 대응하여 각각 연결된 상기 데이터 버퍼수단의 GUI, VLC, VLD 버퍼에 해당하는 클럭 주파수를 선택하여 변환하기 위한 클럭 변환수단을 포함하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스 장치를 제공한다.

따라서, 비디오 코덱에서 요구되는 성능과 범용 프로세서에서 요구되는 성능을 최적화 함으로써 효과적인 Chip set 개발 및 효율적인 동작을 수행할 수 있다.

Description

ＰＣＰ와 ＶＣＰ 간의 비동기 인터페이스 장치{Asynchronous interfacing apparatus}

본 발명은 범용 프로세서와 비디오 코덱을 포함한 프로세서 간의 비동기 인터페이스 장치에 관한 것이다. 보다 상세하게는 범용 프로세서(PCP)와 비디오 코덱(Video Codec)을 포함한 프로세서(VCP) 간의 서로 다른 클럭(Clock)을 사용함으로써 범용 프로세서와 비디오 코덱에서 요구되는 성능에서 요구되는 성능을 각각 최적화하는 기술에 관한 것이다.

최근 통신망과 영상 압축 기술의 발전에 따라 영상 데이터의 압축률이 향상되어 통신 채널을 통해 영상 데이타를 전송할 수 있게 되었으며, 다양한 어플리케이션(Application)에 영상 및 음성 칩셋(Chip set) 등이 적용되고 있는 실정이다.

도 1은 종래 기술로서 PCP와 VCP 간의 동일 클럭을 사용하는 동기식 인터페이싱 구조를 나타낸 블럭 구성도이다.

도 1을 살펴보면, 범용 CPU(12)와 주변장치(Peripheral; 14)를 구비하는 프로토콜 코덱 프로세서(PCP; 10)와, 비디오코덱((Video Codec; 32)과 비디오 프로세서(Video Processor; 34)를 구비하는 비디오 코덱 프로세서(VCP; 30) 사이에 사용자그래픽인터페이스 버퍼(GUI Buffer; 22), 가변장부호기 버퍼(VLC Buffer; 24), 가변장복호기 버퍼(VLD Buffer; 26)가 공유되어 있다.

상기 PCP(10) 블럭은 어플리케이션에 따른 다양한 동작을 수행하게 된다. VCP(30)에서는 H.263을 구현하기 위한 비디오 코덱( Software + Hardware )(32)이 포함된다. 현재 PCP(10) 블럭과 VCP(30) 블럭은 동일한 소스 클럭(Source Clock)을 사용하게 된다.

위와 같이 동일한 주파수의 클럭을 사용하게 되면, PCP 파트의 임의의 어플리케이션을 위해서 성능 향상이 요구되는 경우 PCP, VCP 모두의 성능을 높여 주어야 한다. 현재 VCP 코덱의 성능은 어느 정도 예상하여 설계되고 있지만, PCP의 다양한(HTML, NAT등) 서비스를 수행하기 위해서는 고성능의 PCP가 요구되어진다.

이 때, 요구되는 성능이 VCP의 최대 성능보다 높다면 PCP의 성능을 높일 수 없다. 왜냐하면 VCP가 자신의 성능 보다 높은 주파수 동작하면 오동작을 수행하기 때문이다. 따라서 동일 주파수로 PCP와 VCP를 동기(synchronous)시켜 동작시키는 것은 다양한 어플리케이션의 제한을 야기하게 된다.

즉, 동일한 주파수의 클럭을 이용한 PCP와 VCP의 동기(Synchronous) 동작은 PCP 또는 VCP 중에 하나의 성능을 높이기 위해 두 개의 성능을 동시에 개선해야 한다. 또한, 이미 구현된 Chip Set에서 PCP 파트에 특정 고성능이 요구되는 어플리케이션을 추가하는 경우 그 어플리케이션이 VCP 최대 성능보다 더 높은 성능이 필요하게 되면 어플리케이션을 수행할 수 없게 된다. 그러므로 다양한 어플리케이션에 적용하지 못하는 경우가 발생하게 된다.

도 2는 종래 기술로서 PCP와 VCP 간의 GUI 데이터 전송에 대한 데이터 시퀀스(Sequence)이다.

도 2에 도시된 바와 같이, GUI 데이터 전송 시퀀스에는 PCP_HOST(40), DMA(50), PCP_IPC/VCP_IPC(60), VCP_HOST(70)가 연결되어 있다.

PCP에서 데이터를 GUI Buffer에 저장을 하고 PCP에 인터럽트(Interrupt)가 발생하면, VCP에서는 GUI Buffer를 읽고 그 GUI 데이터를 VCP GUI Display Memory에 저장한다. 만약 PCP가 CIF(352x288)급의 GUI를 디스플레이 하는 경우 PCP GUI 전송 기능은 많은 양의 데이터를 전송하기 위해 반복적으로 GUI 전송 기능을 수행할 것이다.

현재 HTML 등을 디스플레이 하기 위해 PCP에서 VCP로 다양한 GUI 데이터를전송하게 된다. 현재의 구조에서는 PCP GUI 인터페이스 프로그램(Interface Program)에서 인터페이스 버퍼 크기 만큼 매번 전송을 수행하게 된다.

하지만, GUI 데이터는 PCP의 일련의 메모리 영역에 순차적으로 저장되어 있으며, VCP(단, Postprocessor가 VCP에 할당)에 전송시 엄청나게 많은 인터럽트에 의해 GUI 데이터를 GUI Buffer에 저장하는 비 효율적으로 데이터를 전송하는 단점이 발생된다.

따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서 본 발명의 목적은 비디오 코덱을 포함한 프로세서와 범용 프로세서 간의 서로 다른 클럭을 사용함으로써 비디오 코덱에서 요구되는 성능과 범용 프로세서에서 요구되는 성능을 각각 최적화하는데 있다.

상기한 본 발명의 목적을 달성하기 위한 기술적 사상으로써 본 발명은

어플리케이션 프로그램을 수행하기 위한 PCP와;

상기 PCP의 클럭 주파수와 각기 다른 클럭 주파수를 사용하여 ITU-T 권고 H.263의 기능을 수행하기 위한 VCP와;

상기 PCP와 VCP 사이에 공유되어 GUI 버퍼, VLC 버퍼, VLD 버퍼 데이터를 인페이싱하기 위한 데이터 버퍼 수단;

Clock ChangerⅠ,Ⅱ,Ⅲ 를 구비하고 이와 대응하여 각각 연결된 상기 데이터 버퍼수단의 GUI, VLC, VLD 버퍼에 해당하는 클럭 주파수를 선택하여 변환하기 위한 클럭 변환수단을 포함하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스장치를 제공한다.

도 1은 종래 기술로서 PCP와 VCP 간의 동기 클럭을 사용하는 동기식 인터페이싱 구조를 나타낸 블럭 구성도이다.

도 3은 본 발명에 따른 PCP와 VCP간의 비동기 클럭 인터페이싱 구조를 나타낸 블럭구성도이다.

도 4는 VLD Buffer의 Clock 변환 과정을 나타낸 타이밍도이다.

도 5는 VLC Buffer의 Clock 변환 과정을 나타낸 타이밍도이다.

도 6은 DMA이용한 GUI 데이터 전송에 대한 시퀀스(Sequence)이다.

이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.

도 3을 살펴보면, 범용 CPU(110)와 주변장치(Peripheral; 120)를 구비하는 PCP(100)와, 비디오 코덱(Video Codec; 410)과 비디오 프로세서(Video Processor; 420)를 구비하는 VCP(400) 사이에 클럭변환수단과 데이터버퍼수단이 각각 공유되어 있다.

상기 데이터 버퍼수단에는 GUI 버퍼(310), VLC 버퍼(320), VLD 버퍼(330)가 구비되고, 상기 클럭변환수단에는 Clock ChangerⅠ,Ⅱ,Ⅲ(210,220,230)가 구비되어 상기 데이터 버퍼수단의 GUI, VLC, VLD 버퍼에 해당하는 클럭 주파수를 선택하여 변환한다.

상기 PCP(100)와 VCP(400) 인터페이스는 PCP와 VCP 각각의 서로 다른 소스 클럭(Source Clock)을 입력한다. PCP(100)는 어플리케이션 프로그램(Application Program), VCP(400)는 ITU-T 권고 H.263의 기능을 각각 수행한다. 각각의 소스 클럭을 최대의 성능으로 동작할 수 있는 클럭 주파수를 선택한다.

이 때, 상기 PCP(100)와 VCP(400)가 공동으로 사용하고 있는 데이터 버퍼수단에 대해서는 PCP와 VCP 클럭을 적절하게 선택해 주어야 한다. 클럭을 선택하기위해 클럭변환수단이 추가 되었으며, 이에 대한 좀 더 자세한 설명은 다음과 같다.

상기 PCP(100)와 VCP(400)가 공유하고 있는 데이터버퍼수단에는 크게 세가지가 있다.

첫번째는 VLD Buffer(330)이다. 현재 디코딩(Decoding)을 하기 위해서 PCP 모뎀 또는 이더넷 콘트롤러(Controller)로부터 수신된 VLD 데이터를 PCP(100)의 VLD Buffer(330)에 저장한다.

이 때, VLD Buffer(330)에 저장 시에는 PCP Clock을 이용하여 저장하며, 클럭변환수단은 Default로 PCP Clock을 인가한다. VLD Buffer(330)에 저장이 종료되면 Clock ChangeⅢ(230)는 VLD Buffer(330)에 인가되는 Clock을 VCP Clock으로 전환하며, VCP(400)에서 VLD Buffer(330)를 읽게 된다.

두번째는 VLC Buffer(320)이다. 현재 VCP(400)로부터 CCD 카메라에서 입력된 영상 데이터를 VCP(400)에서 압축을 수행하며, 압축된 데이터를 VLC Buffer(320)에 저장한다. 이 때, Clock Change II(220)는 Default로 VCP Clock을 인가한다. VCP(400)에서 VLC 데이터 저장이 종료되면, VCP Clock을 PCP Clock으로 전환 하고, PCP(100)에서 VLC Buffer(320)를 읽게 된다.

끝으로, GUI Buffer(310)는 PCP(100)에서 LCD에 디스플레이할 GUI 데이터를 VCP(400)의 GUI Memory에 저장시에 GUI Buffer(310)를 이용하여 전송하게 된다. GUI Buffer Access는 다음의 두가지로 나뉘어진다.

첫째, GUI Buffer(310)의 구조가 동기식 메모리를 사용 한다면, PCP(100)에서 GUI Buffer에 저장 시에는 PCP Clock을 인가하고, VCP(400)에서 GUI Buffer 액세스시에는 VCP Clock을 쓰게 된다.

둘째, GUI Buffer(310)를 비동기식 메모리로 구성한다면 GUI Buffer는 비동기식으로 읽고 쓰기가 가능하게 된다. 이 때, PCP(100)와 VCP(400)에 액세스하는 시점에서 GUI Buffer(310)로 Address와 Write/Read 콘트롤하고, 적당한 타이밍에서 원하는 데이터를 저장하게 된다.

도 4는 VLD Buffer의 Clock 변환 과정을 나타낸 타이밍도이다.

VLD Buffer(330)에는 VCP(400) 내부의 VLD 코프로세서(Coprocessor)와 PCP(100)의 VLD Buffer가 액세스(Access)를 수행하고 있다. 주파수가 서로 다른 PCP(100)와 VCP(400)의 액세스시 VLD Buffer에 인가되는 Clock을 제어하여야 한다. 현재 VLD Buffer의 제어는 VLD Buffer Write시 PCP Clock을 사용해야 하며, VLD 코프로세서(Coprocessor)의 VLD Buffer Read시에는 VCP Clock을 사용해야 한다.

도 4에서와 같이, PCP(100)와 VCP(400)는 VLD Buffer를 동시에 읽고 쓰기를 수행할 수 없으며, VLD Buffer 액세스시에는 순서가 정해져 있다. VLD Buffer(330)는 항상 PCP(100)의 VLD 콘트롤러(Controller)에서 Write를 수행한 후 VCP(400)의 VLD 코프로세서(Coprocessor)가 VLD Buffer 읽는다.

그러므로 초기에 PCP(100)로 VLD Buffer를 수행하고, PCP(100)에서 VLD Buffer Write가 종료되면, Clock ChangeⅢ(230)에서는 VLD Buffer에 Clock을 PCP Clock에서 VCP Clock으로 전환한다.

VLD Buffer(330)가 VCP Clock으로 전환하면, VCP Coprocessor는 VLD Buffer를 읽고, VLD Buffer Access가 종료되면 VCP Coprocessor VLD Buffer가 비어있는인터럽트(Interrupt)를 PCP의 VLD 콘트롤러에 전달한다. Clock Change Ⅲ(230)에서는 VLD Buffer의 Clock Source를 VCP Clock에서 PCP Clock으로 전환하고, PCP(100)는 다시금 VLD Buffer에 write한다. 위와 같은 동작을 반복적으로 수행함으로서 VLD Buffer Access를 수행할 수 있다.

도 5는 VLC Buffer의 Clock 변환 과정을 나타낸 타이밍도이다.

VLC Buffer(320)는 VCP(400) 내부의 VLC 코프로세서(Coprocessor)와 PCP(100)의 VLC Buffer 콘트롤러가 액세스를 수행하고 있다. 단, 동시에 액세스의 수행은 불가능하며, 항상 액세스 순서가 정해져 있다. 주파수가 서로 다른 PCP(100)와 VCP(400) 액세스시 VLC Buffer에 인가되는 Clock을 제어하여만 한다. 현재 VCP 내부에 VLC 코프로세서에서 VLC Buffer Write시에는 VCP Clock을 사용하고, PCP 내부의 VLC Buffer 콘트롤러에서 VLC Buffer Read시에는 PCP Clock을 사용해야 한다.

도 5에서와 같이, VLC Buffer(320)에서는 항상 VCP(400)의 VLC 코프로세서에서 Write를 수행한 후 PCP(100)의 VLC 콘트롤러가 VLC Buffer를 읽는다. 그러므로 초기에 VCP Clock으로 VLC Buffer를 인가하다가 VCP(400)에서 VLC Buffer Write가 종료되면, VCP의 VLC 코프로세서에서 버퍼 풀 인터럽트(Buffer Full Interrupt)가 발생하게 된다.

VLC Buffer 콘트롤러는 VLC Buffer에 Clock을 VCP Clock에서 PCP Clock으로 전환한다. PCP 내부 VLC 콘트롤러에서는 VLC Buffer를 읽는 동작을 수행한다. PCP 내부의 VLC Controller에서 VLC Buffer Access가 종료되면, Clock ChangeⅡ(220)에서는 VLC Buffer Clock을 VCP Clock으로 전환하게 된다. 위와 같은 동작을 반복적으로 수행함으로써 VLC Buffer Access를 완료하게 된다.

도 6은 DMA이용한 GUI 데이터 전송에 대한 시퀀스(Sequence)이다.

도 6에 도시된 바와 같이, GUI 데이터 전송 시퀀스에는 PCP_HOST(500), DMA(600), PCP_IPC/VCP_IPC(700), VCP_HOST(800)가 연결되어 있다. GUI Buffer(310)를 이용한 데이터 전송은 DMA(600)와 인터럽트 제어를 이용한 데이터 전송 동작을 수행한다.

먼저, GUI Data가 Buffer Size와 같거나 작을 때을 경우 PCP에서는 GUI Data를 Buffer에 저장하고 VCP에 인터럽트(Interrupt)를 발생하여, GUI Buffer에 유효 Data의 정보를 알려준다. VCP는 GUI Buffer를 읽어 VCP 내부의 GUI Memory에 저장하게 된다. 이러한 동작은 종래 기술과 동일하다.

하지만, GUI Data가 Buffer Size 보다 클 경우에는 다음과 같은 형식으로 Data를 전달하게 된다. 현재 352x288 CIF 화면에 GUI Data를 디스플레이하는 경우 우선적으로 PCP GUI Memory에 352x288 이 순차적으로 저장되어 있을 것이다. PCP GUI 전송 기능에서 DMA에 전송할 PCP GUI Memory의 Start Address와 Data 길이를 DMA에 제공한다. DMA(600)는 PCP의 GUI Memory로부터 GUI Data를 GUI Buffer에 저장한다.

이 때, GUI Buffer의 Size가 제한 되어 있기 때문에 DMA(600)는 Buffer Size 만큼 저장한 후 DMA 동작을 Wait 하고, PCP는 VCP에 Interrupt를 발생한다. VCP는 GUI Buffer를 읽어 VCP 내부의 GUI Display Memory에 저장한다. VCP가 GUI Buffer읽기를 종료하면, Wait 되어 있던 DMA는 다시금 GUI Data를 GUI Buffer에 저장하게 된다. 위와 같은 동작을 GUI Data % Buffer Size 값이 Buffer Size보다 같거나 작을 때 까지 반복적으로 수행하게 된다.

이상에서와 같이 본 발명에 의하면, 비디오 코덱(Video Codec)을 포함한 프로세서와 범용 프로세서 간의 서로 다른 클럭(Clock)을 사용함으로써 비디오 코덱에서 요구되는 성능과 범용 프로세서에서 요구되는 성능을 최적화 함으로써 효과적인 Chip set 개발 및 효율적인 동작을 수행할 수 있다.

또한, 사용자 어플리케이션 프로그램의 다양화 및 소비 전력감소 등의 장점을 가질 수 있다. 또한, GUI 데이터 전송에 대한 범용 프로세서와 비디오 코덱을 포함한 프로세서 간의 효율적인 동작을 통해 프로그램머는 간소화된 사용자 어플리케이션 프로그램을 구현하여 좀더 쉽게 GUI 데이터를 전송할 수 있다.

Claims

프로토콜 코덱 프로세서(PCP)와 비디오 코덱 프로세서(VCP) 간의 서로 다른 클럭 주파수를 사용하기 위한 비동기 인터페이스 장치에 있어서,

어플리케이션 프로그램을 수행하기 위한 PCP와;

상기 PCP의 클럭 주파수와 각기 다른 클럭 주파수를 사용하여 ITU-T 권고 H.263의 기능을 수행하기 위한 VCP와;

상기 PCP와 VCP 사이에 공유되어 그래픽사용자인터페이스(GUI) 버퍼, 가변장부호기(VLC) 버퍼, 가변장복호기(VLD) 버퍼 데이터를 인페이싱하기 위한 데이터 버퍼 수단;

제 1,2,3 클럭 체인저(Clock Changer)를 구비하고 이와 대응하여 각각 연결된 상기 데이터 버퍼수단의 GUI, VLC, VLD 버퍼에 해당하는 클럭 주파수를 선택하여 변환하기 위한 클럭 변환수단을 포함하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스 장치.
청구항 1에 있어서, 상기 VLD 버퍼에서는 VCP 내부의 VLD 코프로세서(Coprocessor)와 PCP의 VLD 버퍼 콘트롤러가 액세스(Access)를 수행하며, 상기 PCP의 VLD 버퍼 콘트롤러에서 Write를 수행한 후 VCP 내부의 VLD 코프로세서에서 VLD Buffer Read 동작을 수행하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스 장치.
청구항 1에 있어서, 상기 VLC 버퍼에서는 VCP 내부의 VLC 코프로세서(Coprocessor)와 PCP의 VLC 버퍼 콘트롤러가 액세스를 수행하며, 상기PCP의 VLC 버퍼 콘트롤러에서 Write를 수행한 후 VCP 내부의 VLC 코프로세서에서 VLC Buffer Read 동작을 수행하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스 장치.
청구항 1에 있어서, 상기 GUI 버퍼에서는 DMA와 인터럽트(Interrupt) 제어를 통하여 데이터 전송 동작을 수행하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스 장치.
청구항 4에 있어서, 상기 GUI 데이터가 Buffer Size 보다 클 경우 DMA에서 Buffer Size 만큼 저장한 후 DMA 동작을 Wait 하고, PCP에서 VCP에 인터럽트를 발생하며, VCP에서 GUI 버퍼를 읽어 VCP 내부의 GUI 디스플레이 메모리에 저장한 후, VCP가 GUI 버퍼 읽기를 종료하면, 상기 Wait 되어 있던 DMA는 다시금 GUI 데이터를 GUI 버퍼에 저장하는 동작을 Buffer Size 보다 같거나 작을 때 까지 반복적으로 수행하는 것을 특징으로 하는 PCP와 VCP 간의 비동기 인터페이스 장치.