JPH07226654A - 演算処理回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は、ＲＯＭなどの記憶手段の容量
を低減し、少ない回路規模で実現できる演算処理回路及
び演算処理方法を提供することにある。 【構成】本発明に係る演算処理回路は、波形応答演算手
段として、データに演算処理を施した波形応答記録手段
と、波形応答データを読みだす際に、減算処理前の値に
変換するデコーダと、入力ディジタル信号データとデコ
ーダ出力値を演算する演算手段とを備えることにより達
成される。あるいは、記憶手段がＲＯＭで構成され、Ｒ
ＯＭのアドレスを記憶内容に応じて割り当てることによ
り達成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、演算処理方法及び回路
に係り、特に、ＲＯＭなどの記憶手段の容量縮小化に好
適なように構成されたディジタル演算処理に関する。

【０００２】

【従来の技術】ディジタル演算に関する手法として、例
えば、特開昭６１−２５８５２１号公報に示されるよう
に、フィルタ係数に圧伸特性情報を持たせ、その圧伸情
報に基づき逆特性を施す技術が知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来技
術に係わるディジタル演算では、データに対し圧伸特性
を施されているか否かを判定する情報を記憶手段に記憶
せねばならなかった。また、圧伸特性を施す際に、下位
ビットを丸めることにより、データの圧伸を行うため、
データに誤差が含まれるものとなっている。

【０００４】本発明の目的は、ＲＯＭなどの記憶手段の
容量を低減し、少ない回路規模で実現できる演算処理回
路及び演算処理方法を提供することにある。

【０００５】

【課題を解決するための手段】本発明に係る演算処理方
法及びその回路は、波形応答演算手段として、データに
減算処理を施した波形応答記録手段と、波形応答データ
を読みだす際に、減算処理前の値に変換するデコーダ
と、入力ディジタル信号データと前記デコーダ出力値を
演算する演算手段とを備えることにより達成される。

【０００６】あるいは、前記記憶手段がＲＯＭで構成さ
れ、ＲＯＭのアドレスを記憶内容に応じて割り当てるこ
とにより達成される。

【０００７】

【作用】特定の波形応答データに減算処理を施しておけ
ば、記憶部に記憶しておく波形応答データのビット数が
減少し、記憶容量の削減が可能となる。また、同じ容量
にてより高精度のデータを記憶することができる。

【０００８】インパルス応答記憶部にＲＯＭを用いる場
合、メモリ削減と同時にＲＯＭ面積の縮小、消費電力の
削減をすることができる。

【０００９】インパルス応答データは、タップカウン
タ、オーバサンプリングカウンタの値によって、単純な
復号回路により復号されるため、回路規模の小さい、デ
ィジタルフィルタが実現できる。

【００１０】

【実施例】便宜上図１に示すディジタルフィルタの一例
を用いて以下本発明を説明する。図１において、１はシ
フトレジスタ、２はデータセレクタ、３は読みだし専用
メモリ（ＲＯＭ）、４はデコーダ、５は演算回路、６は
タイミング回路、７はタップカウンタ、８はオーバサン
プルカウンタであり、シフトレジスタ１の段数をタップ
数とするディジタルフィルタを構成している。

【００１１】よく知られているようにディジタルフィル
タは時間遅延された信号のインパルス応答の総和を計算
することでフィルタ特性を実現している。本実施例では
信号の時間遅延をシフトレジスタで実現し、遅延された
各信号のインパルス応答を計算するためにタップカウン
タとデータセレクタで各信号を順に選択し、演算回路で
計算したインパルス応答を積算することでフィルタ出力
を算出するように構成している。

【００１２】一例として、オーバサンプル８倍、タップ
数８０の場合のディジタルフィルタの動作について説明
する。。入力信号値ｄ１は入力ディジタル信号値であ
り、各入力信号値の伝送速度に従い、タップ数の８０を
段数としたシフトレジスタ１に入力される。回路６では
各部動作の基準となる基準クロック信号が生成される。
この基準クロックは入力信号ｄ１の伝送速度のタップ数
倍のクロックである。データセレクタ２はタップカウン
タ７の出力値に従いシフトレジスタ１の出力データから
信号値ｄ２を選択する。図４に本実施例の動作を示すタ
イミング図である。図４において信号ａはオーバサンプ
ルカウンタ８の動作クロック、信号ｂはタップカウンタ
７の動作クロック、信号ｂは信号ｃはオーバサンプリン
グカウンタ８の計数値、信号ｄはタップカウンタ７の計
数値をそれぞれ示している。

【００１３】タップカウンタ７、オーバサンプリングカ
ウンタ８では、タイミング回路で生成された基準クロッ
クを、それぞれ入力信号の伝送速度のタップ数倍、オー
バーサンプリング倍に分周し動作クロックを生成する
（信号ｄ、信号ａ）。オーバサンプルカウンタ８はサン
プル期間ごとに、タップカウンタはサンプル期間内のタ
ップ期間ごとに、それぞれ計数値を増加させる（信号
ｃ、信号ｄ）。本実施例においては、オーバサンプル数
が８倍であることから、信号入力期間をオーバサンプル
カウンタ８で８分割し、タップカウンタ７ではさらにタ
ップ期間をサンプル期間の１０分の１とすることで、そ
れぞれの期間のインパルス応答を計算していることか
ら、オーバーサンプリング処理が可能となる。本実施例
では、インパルス応答値に一部減算処理を施したものを
あらかじめＲＯＭ３に記憶させておきタップカウンタ７
の値とオーバサンプルカウンタ８の値とをアドレスとし
てＲＯＭ３に入力し対応するインパルス応答データがＲ
ＯＭ３から出力されるように構成している。

【００１４】図２は、インパルス応答の値とカウンタの
値の関係を示した図である。図２（ａ）はインパルス応
答を８ビットに量子化したものであり、破線が実際のイ
ンパルス応答値を、実線がＲＯＭに記憶する値である。
図２（ｂ）は図２（ａ）の期間Ｔ４を拡大して示した図
である。図２（ａ）Ｔ１〜Ｔ１０がタップカウンタ７の
値で選択され、図２（ｂ）ｓ１〜ｓ８がオーバーサンプ
リングカウンタ８の値で選択されるようにＲＯＭ３の内
容をあらかじめ設定しておく。これにより入力信号ｄ２
に対応したインパルス応答値が出力される。

【００１５】次に、ＲＯＭ３とデコーダ４の動作につい
て述べる。図２（ａ）より分かるように、インパルス応
答値が５ビット以上（３２以上）となるのは、期間Ｔ５
〜Ｔ６内の１０個のみである。この個数はフィルタの両
端の打ち切り長をいくら延ばしても変わらない。一般に
ＲＯＭにはアドレスが２進数の状態で入力される。表１
は図２（ｂ）のインパルス応答値（８ビット）とＲＯＭ
（本例ではアドレスが６ビットで指定のものを想定）３
の記憶内容を示したものである。ＲＯＭの記憶データは
ＭＳＢ１ビットと下位５ビットであり、すなわちインパ
ルス応答データのＭＳＢより２ビット目と３ビット目を
取り除いた６ビットとなる。この２ビット目と３ビット
目を取り除く処理により減算処理が施されたのは、先ほ
ど説明した１０個のインパルス応答値のみであり、この
処理により３２または６４減小した値となる。ＲＯＭ３
から出力されたインパルス応答データはデコーダ４に入
力され減算処理前の値に復号される。

【００１６】

【表１】

【００１７】図３にデコーダ４における符号変換の例を
示す。ｓ３，ｓ４はそれぞれ、表１のデータｓ３，ｓ４
に対応している。デコーダ４においては、前述の減算処
理のなされた１０個のインパルス応答データが入力され
た場合は（データｓ４）、タップカウンタ７とオーバー
サンプリングカウンタ８の値より減算処理がなされたデ
ータであることを判別し、ＲＯＭにデータを記録する際
に取り除いたＭＳＢより２ビット目と３ビット目の２ビ
ット（０、１）を復号して出力する。それ以外のデータ
が入力された場合には（データｓ３）、ＭＳＢと同じ符
号を上位３ビットに拡張し出力する。これにより、等化
的に図２（ａ）の波線のデータが出力されることにな
る。

【００１８】演算回路５では、デコーダの出力であるイ
ンパルス応答値と入力信号値との積算結果を加算するこ
とで、ディジタルフィルタの出力を得、出力信号として
出力する。

【００１９】図５は本発明をπ／４シフトＱＰＳＫ変調
器に用いた実施例である。図５において、１０１はマッ
ピング回路、１０７はビットカウンタ、１０６はタイミ
ング回路、１０８はタップカウンタ、１０９はオーバサ
ンプリングカウンタ、１１０はデータセレクタ、１１１
はシフトレジスタ、１０２及び１０３は演算回路、１０
４及び１０５は積算回路、１１３及び１１４はＤＡ変換
器である。回路１０２〜１０５が図１の回路３、４に相
当するものであり、ディジタルフィルタを構成してい
る。

【００２０】

【発明の効果】本発明によれば、インパルス応答データ
の量子化ビット精度を劣化させることなく、記録容量を
削減でき、回路規模の小さいディジタルフィルタを構成
できる。

【００２１】また、本発明によれば、標本化周波数変換
を行う全てのディジタルフィルタに応用でき、そのフィ
ルタ精度を低下させることなく、高速化及び回路規模の
縮小化を計れる。

【図面の簡単な説明】

【図１】本発明の実施例の構成図である。

【図２】インパルス応答の一例を示した図である。

【図３】デコーダにおけるフォーマット変換を示す説明
図である。

【図４】図１に示した実施例の動作タイミング図であ
る。

【図５】本発明の実施例の構成図である。

【符号の説明】

１…シフトレジスタ、 ２…セレクタ、 ３…ＲＯＭ、 ４…デコーダ、 ５…演算回路、 ６…タップカウンタ、 ７…オーバサンプリングカウンタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力信号の値に応じて記憶手段に記憶され
   た波形データを演算することにより出力信号を得る演算
   処理回路において、ある特定のアドレスに、所定値を減
   算した波形応答データを記憶する記憶手段と、上記記憶
   手段出力データに、上記所定値を加算する手段とを備え
   たことを特徴とする演算処理回路。
2. 【請求項２】請求項１において、上記波形応答データを
   インパルス応答データとすることを特徴とする演算処理
   方法。