JPH07222221A

JPH07222221A - 時計機能付きページング受信機

Info

Publication number: JPH07222221A
Application number: JP29604694A
Authority: JP
Inventors: Shinji Izaki; 慎二井崎
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-11-07
Filing date: 1994-11-07
Publication date: 1995-08-18
Anticipated expiration: 2015-02-14
Also published as: JP3008792B2

Abstract

(57)【要約】【目的】本発明は、内蔵する時計手段が計時する現在
時刻が不正確なものになっている時点に受信があって
も、後に、その正確な受信時刻を認識できる時計機能付
きページング受信機を提供することを目的とする。【構成】ＣＰＵ５は、時刻情報を取り込んだときに、
ＲＡＭ１８内の時刻データ受信済フラグＳＦにより、電
池交換後において未だ時刻情報を受信していないと判断
すると、電池交換後に個別情報を受信して、それを受信
情報記憶部ＣＭに記憶しているかを判断し、電池交換後
に既に個別情報を受信しているときは、送られてきた正
確な時刻情報と計時レジスタＴＲの時刻とにより計時レ
ジスタＴＲの時刻の正確な時刻からのずれを算出する演
算処理を実行し、この算出したずれデータに基づき既に
受信情報記憶部ＣＭの受信時刻エリアＴＡに記憶してい
る受信時刻を訂正する受信時刻訂正処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、時計機能付きページング
受信機に関する。

【０００２】

【従来技術】従来、時計手段を内蔵し、受信があったと
きはその際の受信データを該時計手段による受信時刻と
共に記憶していくページング受信機が提案されている。
また、この種のページング受信機では、上記時計手段に
よる現在時刻がページング会社から一定周期で送られて
くる現在時刻情報に基づき修正され、受信機所有者が時
刻合わせを行う必要のないものも提案されている。しか
し、この様な機能を備えるものであっても、時計手段に
よる現在時刻が不正確なものになった後（例えば、電池
交換等により、時計手段が計時していた時刻が、一旦、
クリアされ、その後、再度計時が開始された後等）、上
記現在時刻情報の受信前に、すなわち、時計手段の現在
時刻が修正される前に呼出しがあったときは、その呼出
しに係る受信データと共に記憶される受信時刻データは
不正確なものになり正確な受信時間が認識できなくなる
という問題がある。

【０００３】

【発明の目的】本発明は、上述の如き事情に鑑みてなさ
されたものであり、内蔵する時計手段が計時する現在時
刻が不正確なものになっている時点に受信があっても、
後に、その正確な受信時刻を認識できる時計機能付きペ
ージング受信機の提供を目的とする。

【０００４】

【発明の要点】本発明は、上記目的を達成するために、
内蔵する時計手段による現在時刻が不正確な場合でも、
受信があったときは、それを、一応、受信時刻として記
憶し、その後、正確な現在時刻情報が送信されてきたと
きは、この正確な現在時刻情報とその時点の上記時計手
段の現在時刻とから、該時計手段による時刻の正確な時
刻からのずれを得て、このずれに基づき、既に記憶して
いる不正確な受信時刻を修正するようにしたことを要旨
とする。

【０００５】

【実施例】以下、図面に示す一実施例に基づき本発明を
具体的に説明する。なお、本実施例はいわゆるＰＯＣＳ
ＡＧ方式に類似した送信方式、謂ば改良形ＰＯＣＳＡＧ
方式の下で用いられるページング受信機であり、上記改
良形ＰＯＣＳＡＧ方式では特定のページング受信機を呼
出し、個別情報を与えるときと、全加入ページング受信
機を呼出して、共通情報、例えば現在時刻情報を与える
ときとで、フレーム同期信号を変えて送信するが、その
他の点ではＰＯＣＳＡＧ方式と同様である。

【０００６】構成図１は、ページング受信機の回路構成を示すものであ
る。すなわち、受信部２は、受信アンテナ１からのＦＭ
変調信号を復調し、デコーダ部３に与える回路部であ
る。

【０００７】デコーダ部３は、後述の各種回路からな
り、ＩＤ−ＲＯＭ１４からフレームデータ、アドレスデ
ータを取込み、受信部２への電力供給の制御及び受信部
２からの受信信号の解読を行い、それが当該ページング
受信器に送られてきたものであるか否かの判断等を行う
回路部である。該デコーダ部３のビット同期回路４は受
信信号に基づき、そのビットデータの変化点を検出して
当該ページング受信機のデータサンプリングタイミング
を補正し、受信信号とのビット同期をとる回路である。
受信信号は、このビット同期回路４を介して誤り検出訂
正回路５、アドレス比較回路９、プリアンブル検出回路
１０、フレーム同期信号ＳＣ₁検出回路１１およびフレ
ーム同期信号ＳＣ₂検出回路１２に与えられる。誤り検
出訂正回路５は、受信信号中の誤りを検出し、誤りがあ
ったときは、それを訂正し、その上で、該受信信号をシ
リアルパラレル変換回路６に送出する回路部である。ま
た、シリアルパラレル変換回路６は、誤り検出訂正回路
５から送られてくる受信信号すなわちシリアル信号をパ
ラレル信号に変換した上でＣＰＵ１９に送出する回路部
である。

【０００８】ＩＤーＲＯＭ１４は、当該ページング受信
機に割当てられているフレームのフレームナンバおよび
アドレスを固定的に記憶し、タイミング制御回路１３か
らの信号を受けてそれらをそれぞれフレームレジスタ７
およびアドレスレジスタ８に送出する回路である。フレ
ームレジスタ７は、ＩＤーＲＯＭ１４からのフレームナ
ンバがセットされ、該フレームナンバをタイミング制御
回路１３に出力するレジスタである。アドレスレジスタ
８は、ＩＤーＲＯＭ１４からのアドレスがセットされ、
該アドレスをタイミング制御回路１３の制御に従ってア
ドレス比較回路９に出力するレジスタである。アドレス
比較回路９は、ビット同期回路４からのアドレスとアド
レスレジスタ８からのアドレスを比較し、両者が一致し
たときに一致信号をタイミング制御回路１３およびＣＰ
Ｕ１９に送出する回路である。

【０００９】プリアンブル検出回路１０は、ビット同期
回路４から送られてくる受信信号の中からプリアンブル
信号を検出する回路であり、該プリアンブル信号を検出
したときは、タイミング制御回路１３に検出信号を送出
する。フレーム同期信号ＳＣ₁検出回路１１は、ビット
同期回路４から送られてくる受信信号の中からフレーム
同期信号ＳＣ₁（個別情報を送信するバッチの先頭で送
られてくるフレーム同期信号）を検出する回路であり、
該フレーム同期信号ＳＣ₁を検出したときは、タイミン
グ制御回路１３に検出信号を送出する。またフレーム同
期信号ＳＣ₂検出回路１２はビット同期回路４から送ら
れてくる受信信号の中からフレーム同期信号ＳＣ₂（共
通情報例えば現在時刻情報を送信するバッチの先頭で送
られてくるフレーム同期信号）を検出する回路であり、
該フレーム同期信号ＳＣ₂を検出したときは、タイミン
グ制御回路１３およびＣＰＵ１９に検出信号を送出す
る。

【００１０】タイミング制御回路１３は、各回路から検
出信号或いはデータを取込み、デコーダ部３内の回路部
の動作制御を行うとともに電子スイッチ１５に制御信号
を送出して受信部２への電力供給を制御する回路部であ
る。電子スイッチ１５は、タイミング制御回路１３から
の制御信号を受けてオン・オフし、電源スイッチＳＷが
オン状態のときに電源電池１６から受信部２への電力供
給を断続する。電源スイッチＳＷは、使用者の操作によ
りオン・オフされるスイッチで、電源電池１６から電子
スイッチ１５を介しての受信部２への電力供給、及びデ
コーダ部３への電力供給を断続する。なお、ＣＰＵ１９
及びＲＡＭ１８等の他の回路部には、電源スイッチＳＷ
を介さず電源電池１６から直接電力が供給される。

【００１１】ＣＰＵ１９は各回路部に制御信号を送って
それらを制御すると共に送られてくるデータを処理加工
して送出し、更に現在時刻の計数等をも行なう回路部で
ある。オールクリア回路１７は、電池交換に際し、それ
を検出して、各レジスタに設定されている各種データ類
をクリアすべく、所定の信号をＣＰＵ１９に送出する回
路である。

【００１２】ＲＡＭ１８は、後述の構成となっており、
受信情報等を記憶する回路である。基準信号発生部２０
は、常時、一定周期の基準信号を送出し続けている回路
部である。キー入力部２１はリセットキー、表示キー等
の各種キーを備え、そのいずれかが操作されたとき、対
応するキー入力をＣＰＵ１９に送出する回路部である。
スピーカドライバ２２はスピーカ２３を駆動する回路部
である。ＬＥＤドライバ２４は、ＬＥＤ２５を駆動し、
点灯或いは点滅を行なわしめる回路である。表示バッフ
ァ２６は表示部２７に表示されるデータがセットされる
バッファである。表示部２７は液晶表示パネルを備え、
表示バッファ２６にセットされたデータ、即ち、受信情
報等を表示する回路部である。

【００１３】図２は、上述のＲＡＭ１８の構成を示すも
のである。バッファレジスタＢＲは、送られてきた受信
情報が、一旦、セットされるレジスタである。時刻デー
タ受信済フラグＳＦは電源電池１６の交換を行なった後
の初期化処理（各種レジスタの設定をクリアする処理）
において降ろされ、その後、時刻情報が送られてきたと
きに立てられるフラグである。アラームフラグＡはスピ
ーカ２３による呼出音の発生或いはＬＥＤ２５の点滅に
よるアラーム動作を行なっている間、立てられるフラグ
である。表示フラグＤは、表示部２７に受信した個別情
報等を表示する際に立てられるフラグである。タイマレ
ジスタＴは、呼出音の発生等のアラーム動作及び表示部
２７への各種表示等を予め定められた一定時間だけ行う
べく、経過時間の計測に用いられるレジスタである。表
示ポインタＰ_Dは、表示部２７に表示するデータを、そ
れが記憶されている行の行アドレスによって指定するレ
ジスタである。受信数カウンタＮは、受信回数、すなわ
ち後述の受信情報記憶部ＣＭに記憶している個別情報の
個数を記憶するレジスタである。計時レジスタＴＲは現
在時刻の計数に用いられるレジスタである。行アドレス
１〜１０の行からなる受信情報記憶部ＣＭは、受信した
情報を記憶しておく記憶部であり、受信信号中のファン
クションビットで示される呼種別情報（通常呼出、緊急
呼出、グループ呼出等の種別、発呼者等の種別を示す情
報）が記憶される呼種別情報エリアＳＡと、送られてき
たメッセージが記憶される受信メッセージエリアＭＡ
と、その受信があった時刻が記憶される受信時刻エリア
ＴＡとからなる。

【００１４】動作次に、以上の如くに構成された本実施例の動作について
説明する。図３は、本実施例の動作の概要を示すジェネ
ラルフローチャートである。すなわち、電源電池１６の
交換に際し、新たな電源電池１６がセットされＣＰＵ１
９に電源供給が開始されたときは、オールクリア回路１
７からの信号に基づき、先ず、ステップＳ１で初期化処
理が行なわれ、ＲＡＭ１８の各種レジスタの設定等がク
リアされ、然る後、ステップＳ２に進み、待機状態に入
る。そして、アドレス比較回路９から一致信号が送られ
てきたときは、個別情報受信処理を実行し（ステップＳ
３）、前記フレーム同期信号ＳＣ₂に続き、時刻情報等
の共通情報が送られてきたときは、共通情報受信処理を
実行し（ステップＳ４）、前記基準信号発生部２０から
の基準信号が送られてきたときは、計時・タイマ処理を
実行し（ステップＳ５）、又、キー入力部２１からのキ
ー入力信号があったときは、該キー入力信号によって指
定される各種キー処理を実行する（ステップＳ６）。そ
して上記ステップＳ３〜Ｓ６までの処理の、いずれかが
終了したときは、ステップＳ２に戻り、再度、待機状態
に戻る。

【００１５】図４は、上記ステップＳ３の個別情報受信
処理を詳細に示したフローチャートである。すなわち、
アドレス比較回路９から一致信号送られてきたときは、
その呼種別情報および受信メッセージをシリアルパラレ
ル交換回路６から取込んでバッファレジスタＢＲにセッ
トする（ステップＳ１０）。然る後、既に受信数カウン
タＮの値が１０となっており、受信情報記憶部ＣＭの全
ての行に受信データが記憶されているかを調べ（ステッ
プＳ１１）、未だ受信数カウンタＮの値が１０に至って
いないときは、受信数カウンタＮに＋１するインクリメ
ント処理を実行する（ステップＳ１２）。受信数カウン
タＮの値が既に１０に至っているとき、および上記ステ
ップＳ１２の処理を終了したときは、ステップＳ１３に
進み、受信情報記憶部ＣＭに記憶済みのデータをそれぞ
れ次の行へシフトした後、空いた行アドレス１の呼種別
情報エリアＳＡおよび受信メッセージエリアＭＡに今回
の受信した呼種別情報および受信メッセージをそれぞれ
記憶し、更にその時点の計時レジスタＴＲの時刻を受信
時刻エリアＴＡに記憶する。然る後、受信があった旨を
報知すべく、スピーカ２３により呼出音を発生し、更に
ＬＥＤ２５の点滅を開始し（ステップＳ１４）、アラー
ムフラグＡを立てて、上記報知を行なっている旨を記憶
する（ステップＳ１５）。その後、時刻データ受信済フ
ラグＳＦが立てられているか、すなわち、電池交換後に
おいて、時刻情報を既に受信し、計時レジスタＴＲの時
刻の修正が行なわれているかを調べる（ステップＳ１
６）。既に時刻データ受信済フラグＳＦが立っており計
時レジスタＴＲの時刻が修正されているものであるとき
は、今回の受信の呼種別情報、受信メッセージ、および
受信時刻を表示部２７に表示するが（ステップＳ１
８）、時刻データ受信済フラグＳＦが立っておらず、未
だ計時レジスタＴＲの時刻が修正されていないときは、
上記呼種別情報と受信メッセージのみを表示部２７に表
示する（ステップＳ１７）。次いで、上記の表示を行な
っていることを記憶すべく表示フラグＤを立て（ステッ
プＳ１９）、更にタイマレジスタＴをクリアした上で該
タイマレジスタＴによる経過時間の計測を開始する。

【００１６】図５は前記ステップＳ４の共通情報受信処
理を詳細に示したフローチャートである。すなわち、フ
レーム同期信号ＳＣ₂ 検出回路１２から検出信号が送ら
れてきたときは、続いて受信される共通情報をシリアル
パラレル変換回路６から取込んでバッファレジスタＢＲ
にセットし（ステップＳ２５）、その共通情報が、時刻
情報か、或いはその他の共通情報かを調べる（ステップ
Ｓ２６）。その他の共通情報のときは対応する処理をス
テップＳ３３で実行して該共通情報受信処理を終了する
が、時刻情報のときは、時刻データ受信済フラグＳＦに
より、電池交換後において既に時刻情報を受信し計時レ
ジスタＴＲの修正を行なっているかを判断する（ステッ
プＳ２７）。そして既に上記修正を行なっているとき
は、受信した時刻情報を計時レジスタＴＲにプリセット
する処理をステップＳ３２で実行して該共通情報受信処
理を終了するが、未だ時刻情報を受信していないとき
は、電池交換後に個別情報を受信して、それを受信情報
記憶部ＣＭに記憶しているかを、受信数カウンタＮの値
が１以上になっているかを調べることにより判断する
（ステップＳ２８）。そして、電池交換後に既に個別情
報を受信しているときは、送られてきた正確な時刻情報
と計時レジスタＴＲの時刻とにより計時レジスタＴＲの
時刻の正確な時刻からのずれを算出する演算処理を実行
し（ステップＳ２９）、この算出したずれデータに基づ
き既に受信情報記憶部ＣＭの受信時刻エリアＴＡに記憶
している受信時刻を訂正する受信時刻訂正処理を実行す
る（ステップＳ３０）。また上記受信訂正処理が終了し
た場合およびステップＳ２８で電池交換後、未だ個別情
報を受信していないと判断した場合は、ステップＳ３１
に進み、電池交換後の時刻情報の受信があった旨を記憶
すべく時刻データ受信済フラグＳＦを立て、計時レジス
タＴＲの時刻を、今回、受信した時刻情報に係る時刻に
修正する（ステップＳ３２）。

【００１７】図６は、前記計時・タイマ処理（ステップ
Ｓ５）を詳細に示すフローチャートである。すなわち基
準信号発生部２０から所定の周期で送られてくる基準信
号があったときは、計時レジスタＴＲの時刻を所定の時
間だけ進んだものとし（ステップＳ３５）、次いで、現
在、表示部２７に個別情報を表示している最中かを表示
フラグＤにより調べ（ステップＳ３６）、表示中のとき
は、タイマレジスタＴの計測時間を所定時間だけ進め
（ステップＳ３７）、その結果、該タイマレジスタＴの
計測時間が８秒に至ったかを調べる（ステップＳ３
８）。そして、８秒に至っているときは、アラームフラ
グＡが立っているか、すなわちスピーカドライバ２２等
による受信報知を行なっている最中かを調べ、受信報知
中のときは、該受信報知を停止し、アラームフラグＡを
降ろす（ステップＳ４０）。上記受信報知の停止を終え
た後、或いはステップＳ３８でタイマレジスタＴの計測
時間が８秒でないと判断されたときおよびステップＳ３
９でアラームフラグＡが降ろされており受信報知中でな
いと判断されたときは、ステップＳ４１に進みタイマレ
ジスタＴの計測時間が３０秒に至ったかを調べ、３０秒
に至っていない時は処理を終了して、報知及び表示等の
処理をそのまま維持し、３０秒に至っているときは受信
データの表示を停止し表示フラグＤを降ろしておく（ス
テップＳ４２）。この表示停止の処理が終了した場合、
および上記ステップＳ３６で現在表示部２７には受信デ
ータを表示していないと判断した場合には時刻データ受
信済フラグＳＦにより電池交換後に時刻情報を受信して
いるかを調べ、該受信を行ない計時レジスタＴＲの時刻
が正確なものとなっているときは、ステップＳ４４に進
み、この計時レジスタＴＲの時刻を表示部２７に表示す
るが、未だ時刻情報を受信しておらず、計時レジスタＴ
Ｒの時刻が不正確なときは、該表示を行なわず、前記待
機状態に戻る（ステップＳ４３、Ｓ２）。

【００１８】なお、この発明は上記実施例に限定され
ず、この発明を逸脱しない範囲内において種々変形応用
可能である。例えば本実施例では、電池交換に際しての
みＣＰＵ１９への電源供給が停止される構成であった
が、電源スイッチＳＷがオフ状態とされる度にＣＰＵ１
９への電源供給が停止する構成のものでもよい。該構成
の時計機能付きページングでは、電源スイッチＳＷがオ
ン状態となった後の最初の時刻情報受信時にそれまでに
受信した個別情報の受信時刻および計時レジスタＴＲの
時刻を訂正および修正するようにすればよいことは勿論
である。

【００１９】

【発明の効果】本発明は、以上詳述したように、内蔵す
る時計手段による現在時刻が不正確な場合でも、受信が
あったときは、それを一応、受信時刻として記憶し、そ
の後、正確な現在時刻情報が送信されてきたときは、こ
の正確な現在時刻情報とその時点の上記時計手段の現在
時刻とから、該時計手段による時刻の正確な時刻からの
ずれを得て、このずれに基づき、既に記憶している不正
確な受信時刻を修正するようにした時計機能付きページ
ング受信機に係るものであるから、内蔵する時計手段が
計時する現在時刻が、不正確なものになっている時点に
受信があっても、後に、その正確な受信時刻を認識でき
る時計機能付きページング受信機の提供を可能とする。

【図面の簡単な説明】

【図１】本発明の一実施例の回路構成を示す図である。

【図２】図１中のＲＡＭの構成を示す図である。

【図３】上記実施例の動作の概要を示すジェネラルフロ
ーチャートである。

【図４】図３中の個別情報受信処理を詳細に示すフロー
チャートである。

【図５】図３中の共通情報受信処理を詳細に示すフロー
チャートである。

【図６】図３中の計時・タイマ処理を詳細に示すフロー
チャートである。

【符号の説明】

１受信アンテナ２受信部３デコーダ部４ビット同期回路５誤り検出訂正回路６シリアルパラレル変換回路７フレームレジスタ８アドレスレジスタ９アドレス比較回路１０プリアンブル検出回路１１フレーム同期信号ＳＣ₁検出回路１２フレーム同期信号ＳＣ₂検出回路１３タイミング制御回路１４ＩＤーＲＯＭ１５電子スイッチＳＷ電源スイッチ１６電源電池１７オールクリア回路１８ＲＡＭ１９ＣＰＵ２０基準信号発生部２１キー入力部２２スピーカドライバ２３スピーカ２４ＬＥＤドライバ２５ＬＥＤ２６表示バッファ２７表示部ＢＲバッファレジスタＰ_D 表示ポインタＳＦ時刻データ受信済フラグＤ表示フラグＡアラームフラグＴタイマレジスタＮ受信数カウンタＴＲ計時レジスタＣＭ受信情報記憶部ＳＡ呼種別情報エリアＭＡ受信メッセージエリアＴＡ受信時刻エリア

Claims

【特許請求の範囲】

【請求項１】電源供給を受けて、時刻の計時を開始する
時計手段と、呼出しを受信した場合に、その受信データを、上記時計
手段がその時点に計時している時刻と対応づけて記憶す
る受信データ記憶手段と、現在時刻情報を受信した場合に、上記時計手段がその時
点に計時している時刻と受信した現在時刻との差に基づ
き、上記受信データ記憶手段に記憶している未修正時刻
および該計時手段が計時している時刻を修正する修正手
段を備えることを特徴とする時計機能付きページング受
信機。