JPH0722181B2 - 相補形バイポーラ・トランジスタの形成方法 - Google Patents
相補形バイポーラ・トランジスタの形成方法Info
- Publication number
- JPH0722181B2 JPH0722181B2 JP3031470A JP3147091A JPH0722181B2 JP H0722181 B2 JPH0722181 B2 JP H0722181B2 JP 3031470 A JP3031470 A JP 3031470A JP 3147091 A JP3147091 A JP 3147091A JP H0722181 B2 JPH0722181 B2 JP H0722181B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- layer
- device region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 45
- 230000000295 complement effect Effects 0.000 title claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 45
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000388002 Agonus cataphractus Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般に半導体デバイス
に関するものであり、とりわけ、相補形バイポーラ・ト
ランジスタを形成するための方法及びその結果生じる構
造体に関するものである。
に関するものであり、とりわけ、相補形バイポーラ・ト
ランジスタを形成するための方法及びその結果生じる構
造体に関するものである。
【０００２】
【従来の技術】バイポーラ・トランジスタ・デバイスの
分野の場合、一般に認められているように、相補形トラ
ンジスタ、すなわち、ＮＰＮ形とＰＮＰ形の両方のトラ
ンジスタを単一のチップすなわち基板に組み込むのが望
ましい。相補形トランジスタをこうして用いると、動作
時に、一方のトランジスタは、もう一方のトランジスタ
がオフの間は、オンになっているのが普通であり、両タ
イプのトランジスタとも、ほぼ同時にオン／オフ状態を
変化させる。この相補動作の結果、電力消費の減少及び
信号ノイズの低下といった、半導体チップ特性の向上が
得られる。
分野の場合、一般に認められているように、相補形トラ
ンジスタ、すなわち、ＮＰＮ形とＰＮＰ形の両方のトラ
ンジスタを単一のチップすなわち基板に組み込むのが望
ましい。相補形トランジスタをこうして用いると、動作
時に、一方のトランジスタは、もう一方のトランジスタ
がオフの間は、オンになっているのが普通であり、両タ
イプのトランジスタとも、ほぼ同時にオン／オフ状態を
変化させる。この相補動作の結果、電力消費の減少及び
信号ノイズの低下といった、半導体チップ特性の向上が
得られる。
【０００３】ただし、やはり認められているように、単
一の基板に高性能の相補形トランジスタを作りつけるの
は困難である。この困難は、ほとんど、高性能トランジ
スタの作りつけには、高度に特殊化されたプロセスが必
要になり、こうしたプロセスは、ＮＰＮ形とＰＮＰ形の
どちらかのトランジスタに合わせて設定されているとい
う事実によるものである。以前は、単一の基板／チップ
上にＮＰＮ形とＰＮＰ形の両方の高性能なトランジスタ
を形成する作りつけプロセスを設定するのは極めて困難
であった。
一の基板に高性能の相補形トランジスタを作りつけるの
は困難である。この困難は、ほとんど、高性能トランジ
スタの作りつけには、高度に特殊化されたプロセスが必
要になり、こうしたプロセスは、ＮＰＮ形とＰＮＰ形の
どちらかのトランジスタに合わせて設定されているとい
う事実によるものである。以前は、単一の基板／チップ
上にＮＰＮ形とＰＮＰ形の両方の高性能なトランジスタ
を形成する作りつけプロセスを設定するのは極めて困難
であった。
【０００４】当該技術の熟練者が、そのうちのいくつか
については、簡単に後述する多くの異なるやり方で、相
補形バイポーラ・トランジスタを作りつけるタスクに取
り組んできた。
については、簡単に後述する多くの異なるやり方で、相
補形バイポーラ・トランジスタを作りつけるタスクに取
り組んできた。
【０００５】Ｇｏｔｈに対する米国特許第４，７１９，
１８５号（本発明の譲受人に譲渡された）には、垂直Ｎ
ＰＮ形及びＰＮＰ形トランジスタが、トランジスタ領域
のイオン打ち込みによって形成される、相補形トランジ
スタ構造体が示されている。トランジスタ領域には、後
で金属接点が設けられる。
１８５号（本発明の譲受人に譲渡された）には、垂直Ｎ
ＰＮ形及びＰＮＰ形トランジスタが、トランジスタ領域
のイオン打ち込みによって形成される、相補形トランジ
スタ構造体が示されている。トランジスタ領域には、後
で金属接点が設けられる。
【０００６】Ｍａｇｄｏ他に対する米国特許第４，４８
５，５５２号（本発明の譲受人に譲渡された）には、ト
ランジスタ領域に対する慎重に制御された不純物ドーピ
ングを可能にする分離構造体を利用した相補形トランジ
スタ構造体が示されている。ＰＮＰデバイスの付随的ベ
ース領域及びエミッタ領域は、ドープしたポリシリコン
領域から外法拡散されている。
５，５５２号（本発明の譲受人に譲渡された）には、ト
ランジスタ領域に対する慎重に制御された不純物ドーピ
ングを可能にする分離構造体を利用した相補形トランジ
スタ構造体が示されている。ＰＮＰデバイスの付随的ベ
ース領域及びエミッタ領域は、ドープしたポリシリコン
領域から外法拡散されている。
【０００７】Ｇｈｏｓｈに対する米国特許第３，７３
０，７８６号（本発明の譲受人に譲渡された）には、垂
直ＮＰＮエミッタ領域と垂直ＰＮＰベース領域が、ドー
プした単一の酸化層からの外方拡散によって形成され
る、相補形バイポーラ・トランジスタの形成方法が示さ
れている。ＮＰＮベース領域及びＰＮＰエミッタ領域
は、別個の拡散によって形成される。
０，７８６号（本発明の譲受人に譲渡された）には、垂
直ＮＰＮエミッタ領域と垂直ＰＮＰベース領域が、ドー
プした単一の酸化層からの外方拡散によって形成され
る、相補形バイポーラ・トランジスタの形成方法が示さ
れている。ＮＰＮベース領域及びＰＮＰエミッタ領域
は、別個の拡散によって形成される。
【０００８】Fairchild Semiconductor Corporation に
よる欧州特許出願第０ ３０１ ４６８号には、相補形
トランジスタのエミッタ領域及び付随的ベース領域が、
ポリシリコンの単層から外方拡散によって形成される、
相補形バイポーラ・トランジスタの作りつけプロセスが
示されている。この外方拡散は、まず、ポリシリコン層
の選択領域を規定して、ドーピングを施し、次に、デバ
イスに加熱して、これらの領域を基板内にまで外方拡散
することによって行なわれる。エミッタと付随的ベース
の分離は、その間のポリシリコンに対するエッチングに
用いられるタイプのリングラフィの分解能によって制限
される。
よる欧州特許出願第０ ３０１ ４６８号には、相補形
トランジスタのエミッタ領域及び付随的ベース領域が、
ポリシリコンの単層から外方拡散によって形成される、
相補形バイポーラ・トランジスタの作りつけプロセスが
示されている。この外方拡散は、まず、ポリシリコン層
の選択領域を規定して、ドーピングを施し、次に、デバ
イスに加熱して、これらの領域を基板内にまで外方拡散
することによって行なわれる。エミッタと付随的ベース
の分離は、その間のポリシリコンに対するエッチングに
用いられるタイプのリングラフィの分解能によって制限
される。
【０００９】本発明は、現在のセルフアライメント式ト
ランジスタ製造テクノロジに適合するプロセスを利用し
て、高性能な相補形バイポーラ・トランジスタの製作を
行なう方法の提供を目ざしたものである。
ランジスタ製造テクノロジに適合するプロセスを利用し
て、高性能な相補形バイポーラ・トランジスタの製作を
行なう方法の提供を目ざしたものである。
【００１０】
【発明が解決しようとする課題】本発明の目的は、新し
い、改良された、高性能な相補形バイポーラ・トランジ
スタ構造体及びその製造方法を提供することにある。
い、改良された、高性能な相補形バイポーラ・トランジ
スタ構造体及びその製造方法を提供することにある。
【００１１】本発明のもう１つの目的は、高性能な縦形
ＮＰＮ形及びＰＮＰ形トランジスタを含む相補形バイポ
ーラ・トランジスタ構造体を形成するための方法を提供
することにある。
ＮＰＮ形及びＰＮＰ形トランジスタを含む相補形バイポ
ーラ・トランジスタ構造体を形成するための方法を提供
することにある。
【００１２】本発明のもう１つの目的は、セルフアライ
メント式トランジスタ製作テクノロジを利用した、相補
形バイポーラ・トランジスタの製作方法を提供すること
にある。
メント式トランジスタ製作テクノロジを利用した、相補
形バイポーラ・トランジスタの製作方法を提供すること
にある。
【００１３】本発明のさらにもう１つの目的は、セルフ
アライメント式エミッタ及びベース領域を含む高性能な
縦形ＰＮＰ形トランジスタ構造体を提供することにあ
る。
アライメント式エミッタ及びベース領域を含む高性能な
縦形ＰＮＰ形トランジスタ構造体を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明によれば、ほぼ平
面の共通表面を備えた電気的に絶縁された少なくとも２
つのＮ形デバイス領域を含む半導体材料の基板を用意す
るステップと、前記デバイス領域の第１の領域にＰ形埋
込サブ・コレクタ領域を形成するステップと、該デバイ
ス領域の第２の領域にＮ形埋込サブ・コレクタ領域を形
成するステップと、第１のデバイス領域の共通表面にＮ
形ベース領域を形成するステップと、第１のデバイス領
域のベース領域に重ね、また、第２のデバイス領域に重
ねて、Ｐドープしたポリシリコンの層を形成するステッ
プと、Ｐドープしたポリシリコンの層にパターンを形成
して、第１のデバイス領域のベース領域にほぼ中心がく
るようにエミッタ接点を形成し、第２のデバイス領域に
ほぼ環状のベース接点を形成するステップと、パターン
形成された、Ｐドープしたポリシリコン層に重ねて絶縁
材料の層を形成するステップと、デバイスに重ねてほぼ
等角にＮドープしたポリシリコン層を形成するステップ
と、Ｎドープしたポリシリコン層にパターン形成して、
第１のデバイス領域のエミッタ接点をほぼ包囲するベー
ス接点を形成し、第２のデバイス領域のベース接点によ
ってほぼ包囲されたエミッタ接点を形成するステップ
と、前記デバイスを少なくとも１回加熱し、第１と第２
のデバイス領域のベース接点及びエミッタ接点からデバ
イス領域に不純物を打ち込み、それによって、第１のデ
バイス領域に縦形ＰＮＰトランジスタを形成し、第２の
デバイス領域に縦形ＮＰＮトランジスタを形成するステ
ップとから構成される、相補形バイポーラ・トランジス
タ・デバイスを形成する方法が提供される。
面の共通表面を備えた電気的に絶縁された少なくとも２
つのＮ形デバイス領域を含む半導体材料の基板を用意す
るステップと、前記デバイス領域の第１の領域にＰ形埋
込サブ・コレクタ領域を形成するステップと、該デバイ
ス領域の第２の領域にＮ形埋込サブ・コレクタ領域を形
成するステップと、第１のデバイス領域の共通表面にＮ
形ベース領域を形成するステップと、第１のデバイス領
域のベース領域に重ね、また、第２のデバイス領域に重
ねて、Ｐドープしたポリシリコンの層を形成するステッ
プと、Ｐドープしたポリシリコンの層にパターンを形成
して、第１のデバイス領域のベース領域にほぼ中心がく
るようにエミッタ接点を形成し、第２のデバイス領域に
ほぼ環状のベース接点を形成するステップと、パターン
形成された、Ｐドープしたポリシリコン層に重ねて絶縁
材料の層を形成するステップと、デバイスに重ねてほぼ
等角にＮドープしたポリシリコン層を形成するステップ
と、Ｎドープしたポリシリコン層にパターン形成して、
第１のデバイス領域のエミッタ接点をほぼ包囲するベー
ス接点を形成し、第２のデバイス領域のベース接点によ
ってほぼ包囲されたエミッタ接点を形成するステップ
と、前記デバイスを少なくとも１回加熱し、第１と第２
のデバイス領域のベース接点及びエミッタ接点からデバ
イス領域に不純物を打ち込み、それによって、第１のデ
バイス領域に縦形ＰＮＰトランジスタを形成し、第２の
デバイス領域に縦形ＮＰＮトランジスタを形成するステ
ップとから構成される、相補形バイポーラ・トランジス
タ・デバイスを形成する方法が提供される。
【００１５】
【実施例】ここで図面を参照すると、図１には、本発明
に従って相補形バイポーラ・トランジスタを製作するた
め、従来の方法で作られた基板構造体１０が示されてい
る。構造体１０には、例えば、００１オーム・ｃｍの範
囲内の面積抵抗を備えることになるように、従来の結晶
引上げプロセスによって形成されたＰ+シリコンのスラ
ブ１２が含まれている。Ｎ形及びＰ形半導体材料を参照
すると、ドーパント不純物タイプであり、適正な部分に
は、比較的ドーパントが集中していることが明らかであ
る。
に従って相補形バイポーラ・トランジスタを製作するた
め、従来の方法で作られた基板構造体１０が示されてい
る。構造体１０には、例えば、００１オーム・ｃｍの範
囲内の面積抵抗を備えることになるように、従来の結晶
引上げプロセスによって形成されたＰ+シリコンのスラ
ブ１２が含まれている。Ｎ形及びＰ形半導体材料を参照
すると、ドーパント不純物タイプであり、適正な部分に
は、比較的ドーパントが集中していることが明らかであ
る。
【００１６】エピタキシャル成長したＰ- シリコンの層
１４がスラブ１２に重なり、一方、エピタキシャル成長
したＮ- シリコンの層１６が、層１４に重なっている。
間隔をあけて配置された絶縁材料の分離トレンチ１８
Ａ、１８Ｂ、１８Ｃが、層１６の上部表面２４から下方
へ延びて、スラブ１２に入り込み、電気的に絶縁された
第１と第２のデバイス領域２６、２８が、それぞれ、形
成されている。
１４がスラブ１２に重なり、一方、エピタキシャル成長
したＮ- シリコンの層１６が、層１４に重なっている。
間隔をあけて配置された絶縁材料の分離トレンチ１８
Ａ、１８Ｂ、１８Ｃが、層１６の上部表面２４から下方
へ延びて、スラブ１２に入り込み、電気的に絶縁された
第１と第２のデバイス領域２６、２８が、それぞれ、形
成されている。
【００１７】Ｎ+ 埋込領域３０が、トレンチ１８Ｂと１
８Ｃの間においてＰ- 層１４に重なって延び、トレンチ
１８Ｃに隣接する多量のドーピングを施したＮ++の全域
に及ぶ領域３２によって表面２４に接続されている。埋
込Ｎ+ サブ・コレクタ領域３４が、同様に、トレンチ１
８Ａと１８Ｂの間においてデバイス領域２６を横切って
延び、トレンチ２０に隣接するＮ++の全域に及ぶ領域３
６によって表面２４に接続されている。二酸化ケイ素
（ＳｉＯ2）の層４４が、構造体１０の上部表面に重ね
て、等角に配置されている。
８Ｃの間においてＰ- 層１４に重なって延び、トレンチ
１８Ｃに隣接する多量のドーピングを施したＮ++の全域
に及ぶ領域３２によって表面２４に接続されている。埋
込Ｎ+ サブ・コレクタ領域３４が、同様に、トレンチ１
８Ａと１８Ｂの間においてデバイス領域２６を横切って
延び、トレンチ２０に隣接するＮ++の全域に及ぶ領域３
６によって表面２４に接続されている。二酸化ケイ素
（ＳｉＯ2）の層４４が、構造体１０の上部表面に重ね
て、等角に配置されている。
【００１８】当該技術の熟練者には明らかなように、図
１に示された構造体１０は、半導体デバイスを製作する
ための従来の構造体を表わしており、多くの既知のプロ
セスに基づいて形成することが可能である。構造体１０
を形成するためのプロセスの一例は、下記の通りであ
る。 Ａ）従来の結晶引上げによって、スラブ１２が形成され
る。 Ｂ）層１４が、従来のパラメータを利用し、従来のエピ
タキシャル成長リアクタ内で、スラブ１０上に、例え
ば、約５マイクロ・メートルの厚さになるように、ま
た、例えば、厚さが約１×１０15原子／ｃｍ3 の濃度に
なるように成長させられる。 Ｃ）層１４の表面に対して、例えば、約１×１０16原子
／ｃｍ2 の用量でヒ素イオンのイオン打ち込みを行なう
ことによって、Ｎ++形導電率となるようにドーピングが
施される。 Ｄ）層１６が、従来のパラメータを利用し、従来のエピ
タキシャル成長リアクタ内で、層１４上に、例えば、約
１．０マイクロ・メートルの厚さになるように成長させ
られる。層１６の成長時に、ステップＣ）において述べ
た多量にドープされた領域が、層１６内へ自動拡散し、
領域３０及び３４を形成する。 Ｅ）分離トレンチ１８Ａ、１８Ｂ、１８Ｃが、例えば、
米国特許第４，１０４，０８６号または米国特許第４，
３０７，１８０号（それぞれ、本発明の譲受人に譲渡さ
れ、参考までに本書に組み込まれている）に示されたプ
ロセスの一方によって形成される。 Ｆ）ＳｉＯ2 の層４４が、例えば、従来の熱酸化プロセ
スによって、約０．０５〜０．１０マイクロ・メートル
の範囲の厚さになるように形成される。 Ｇ）Ｎ++の全域に及ぶ領域３２及び３６が、従来のフォ
トリソグラフィによるマスキング及びイオン打込みによ
って形成される。
１に示された構造体１０は、半導体デバイスを製作する
ための従来の構造体を表わしており、多くの既知のプロ
セスに基づいて形成することが可能である。構造体１０
を形成するためのプロセスの一例は、下記の通りであ
る。 Ａ）従来の結晶引上げによって、スラブ１２が形成され
る。 Ｂ）層１４が、従来のパラメータを利用し、従来のエピ
タキシャル成長リアクタ内で、スラブ１０上に、例え
ば、約５マイクロ・メートルの厚さになるように、ま
た、例えば、厚さが約１×１０15原子／ｃｍ3 の濃度に
なるように成長させられる。 Ｃ）層１４の表面に対して、例えば、約１×１０16原子
／ｃｍ2 の用量でヒ素イオンのイオン打ち込みを行なう
ことによって、Ｎ++形導電率となるようにドーピングが
施される。 Ｄ）層１６が、従来のパラメータを利用し、従来のエピ
タキシャル成長リアクタ内で、層１４上に、例えば、約
１．０マイクロ・メートルの厚さになるように成長させ
られる。層１６の成長時に、ステップＣ）において述べ
た多量にドープされた領域が、層１６内へ自動拡散し、
領域３０及び３４を形成する。 Ｅ）分離トレンチ１８Ａ、１８Ｂ、１８Ｃが、例えば、
米国特許第４，１０４，０８６号または米国特許第４，
３０７，１８０号（それぞれ、本発明の譲受人に譲渡さ
れ、参考までに本書に組み込まれている）に示されたプ
ロセスの一方によって形成される。 Ｆ）ＳｉＯ2 の層４４が、例えば、従来の熱酸化プロセ
スによって、約０．０５〜０．１０マイクロ・メートル
の範囲の厚さになるように形成される。 Ｇ）Ｎ++の全域に及ぶ領域３２及び３６が、従来のフォ
トリソグラフィによるマスキング及びイオン打込みによ
って形成される。
【００１９】ここで、図２を参照すると、埋込Ｐ+ サブ
・コレクタ領域３８が、埋込み領域３０に重なるデバイ
ス領域２６に形成されている。Ｐ+ の全域に及ぶ領域４
０が、表面２４と、Ｎ++の全域に及ぶ領域３２に隣接す
る領域３８との間に形成されている。サブ・コレクタ領
域３８とＰ+ の全域に及ぶ領域４０は、従来のボロン・
イオンによる高エネルギーのイオン打込みによって形成
するのが望ましい。
・コレクタ領域３８が、埋込み領域３０に重なるデバイ
ス領域２６に形成されている。Ｐ+ の全域に及ぶ領域４
０が、表面２４と、Ｎ++の全域に及ぶ領域３２に隣接す
る領域３８との間に形成されている。サブ・コレクタ領
域３８とＰ+ の全域に及ぶ領域４０は、従来のボロン・
イオンによる高エネルギーのイオン打込みによって形成
するのが望ましい。
【００２０】引続き、図２を説明すると、Ｎ形ベース領
域４２は、例えば、従来のフォトリングラフィによるマ
スキングと、リンのイオン打込みまたは拡散を用いて、
デバイス領域２６の表面２４に形成される。ベース領域
４２は、Ｐ+ の全域に及ぶ領域４０とトレンチ１８Ｂの
中間に位置して、後者に隣接しており、埋込領域３０か
ら間隔があいている。詳細に後述するように、ベース領
域４２は、引続き形成される縦形ＰＮＰトランジスタの
実質的ベースとして機能する。ここで、図３を参照する
と、窒化ケイ素の層４６が、例えば、従来の化学蒸着
（ＣＶＤ）プロセスによって、約０．１０マイクロ・メ
ートルの厚さになるように、層４４に重ねて形成され
る。
域４２は、例えば、従来のフォトリングラフィによるマ
スキングと、リンのイオン打込みまたは拡散を用いて、
デバイス領域２６の表面２４に形成される。ベース領域
４２は、Ｐ+ の全域に及ぶ領域４０とトレンチ１８Ｂの
中間に位置して、後者に隣接しており、埋込領域３０か
ら間隔があいている。詳細に後述するように、ベース領
域４２は、引続き形成される縦形ＰＮＰトランジスタの
実質的ベースとして機能する。ここで、図３を参照する
と、窒化ケイ素の層４６が、例えば、従来の化学蒸着
（ＣＶＤ）プロセスによって、約０．１０マイクロ・メ
ートルの厚さになるように、層４４に重ねて形成され
る。
【００２１】引続いて、図３の説明を行なうと、層４６
の形成後、従来のフォトリングラフィによるマスキング
（不図示）を利用して、アパーチャ４８及び５０のマス
キング及びエッチングを行なう。アパーチャ４８は、デ
バイス領域２８の表面の一部２４Ａを露出するように配
置され、一方、アパーチャ５０は、デバイス領域２６に
おけるベース領域４２の表面の一部２４Ｂを露出するよ
うに配置されている。層４６及び４４には、例えば、Ｃ
Ｆ4／ＣＨＦ3／Ａｒガスを用いた反応性イオン・エッチ
ング・プロセス（ＲＩＥ）を利用して、エッチングを施
し、アパーチャ４８及び５０が形成される。
の形成後、従来のフォトリングラフィによるマスキング
（不図示）を利用して、アパーチャ４８及び５０のマス
キング及びエッチングを行なう。アパーチャ４８は、デ
バイス領域２８の表面の一部２４Ａを露出するように配
置され、一方、アパーチャ５０は、デバイス領域２６に
おけるベース領域４２の表面の一部２４Ｂを露出するよ
うに配置されている。層４６及び４４には、例えば、Ｃ
Ｆ4／ＣＨＦ3／Ａｒガスを用いた反応性イオン・エッチ
ング・プロセス（ＲＩＥ）を利用して、エッチングを施
し、アパーチャ４８及び５０が形成される。
【００２２】 図４に示すように、Ｐ+ドープしたポ
リシリコンの層５２がデバイス１０の上に形状に沿って
形成される。層５２は、例えば、その場でドープし通常
のＣＶＤプロセスで、約０．３０マイクロ・メートルの
厚さになるように形成される。別の方法として、ドーピ
ングを施さずに層５２を付着させ（即ち固有のポリシリ
コン）、その後イオン打込みによってドープしてもよ
い。ＳｉＯ2 の層５４は、例えば熱酸化によって、約
０．１０マイクロ・メートルの厚さになるように、層５
２の上に形状に沿って形成される。Ｓｉ3Ｎ4の層５６
は、ＣＶＤプロセスにより、約０．１５マイクロ・メー
トルの厚さになるように、層５４の上に形状に沿って形
成される。
リシリコンの層５２がデバイス１０の上に形状に沿って
形成される。層５２は、例えば、その場でドープし通常
のＣＶＤプロセスで、約０．３０マイクロ・メートルの
厚さになるように形成される。別の方法として、ドーピ
ングを施さずに層５２を付着させ（即ち固有のポリシリ
コン）、その後イオン打込みによってドープしてもよ
い。ＳｉＯ2 の層５４は、例えば熱酸化によって、約
０．１０マイクロ・メートルの厚さになるように、層５
２の上に形状に沿って形成される。Ｓｉ3Ｎ4の層５６
は、ＣＶＤプロセスにより、約０．１５マイクロ・メー
トルの厚さになるように、層５４の上に形状に沿って形
成される。
【００２３】ここで、図５を参照すると、従来のフォト
リングラフィによるマスク５８を利用して、それぞれ、
デバイス領域２６及び２８の表面部分２４Ｂ及び２４Ａ
に重なる層５２、５４、５６の独立した部分にマスキン
グが施される。層５２、５４、５６のマスキングを施さ
れていない部分が除去され、表面２４Ｂに重なる整合の
とられた部分５２Ａ、５４Ａ、及び、５６Ａ、及び、表
面２４Ａに重なる整合のとられた部分５２Ｂ、５４Ｂ、
及び、５６Ｂが残される。層５６、５４、及び、５２
は、例えば、ＣＦ4／ＣＨＦ3／Ａｒ、さらにＣｌ2 ガス
を活用し、ＲＩＥプロセスを利用することによって順次
エッチングが施される。
リングラフィによるマスク５８を利用して、それぞれ、
デバイス領域２６及び２８の表面部分２４Ｂ及び２４Ａ
に重なる層５２、５４、５６の独立した部分にマスキン
グが施される。層５２、５４、５６のマスキングを施さ
れていない部分が除去され、表面２４Ｂに重なる整合の
とられた部分５２Ａ、５４Ａ、及び、５６Ａ、及び、表
面２４Ａに重なる整合のとられた部分５２Ｂ、５４Ｂ、
及び、５６Ｂが残される。層５６、５４、及び、５２
は、例えば、ＣＦ4／ＣＨＦ3／Ａｒ、さらにＣｌ2 ガス
を活用し、ＲＩＥプロセスを利用することによって順次
エッチングが施される。
【００２４】ここで図６を参照すると、第２のフォトリ
ングラフィによるマスク６０を利用して、ベース領域４
２のほぼ中央に重なる層の整合のとられた部分５２Ｃ、
５４Ｃ、５６Ｃ、及び、表面２４Ａの中央領域にほぼ外
接した層の整合のとられた部分５２Ｄ、５４Ｄ、５６Ｄ
にマスキングが施される。次に、デバイスのエッチング
が施され、これらの層の除去される部分が、アパーチャ
６２、６４によって示される。層５６、５４、及び、５
２の部分に対するこのエッチングは、上記と同じエッチ
ング液を利用し、ＲＩＥプロセスによって実行される。
詳細に後述するように、残りのポリシリコン領域５２Ｃ
は、引続き形成されることになる垂直ＰＮＰ形トランジ
スタに対するエミッタ接点及びドーパント不純物源とし
ての働きをする。同様に、残りのポリシリコン領域５２
Ｄは、引続き形成されることになる垂直ＮＰＮトランジ
スタに対するベース接点及び付随的ベース・ドーパント
不純物源としての働きをする。
ングラフィによるマスク６０を利用して、ベース領域４
２のほぼ中央に重なる層の整合のとられた部分５２Ｃ、
５４Ｃ、５６Ｃ、及び、表面２４Ａの中央領域にほぼ外
接した層の整合のとられた部分５２Ｄ、５４Ｄ、５６Ｄ
にマスキングが施される。次に、デバイスのエッチング
が施され、これらの層の除去される部分が、アパーチャ
６２、６４によって示される。層５６、５４、及び、５
２の部分に対するこのエッチングは、上記と同じエッチ
ング液を利用し、ＲＩＥプロセスによって実行される。
詳細に後述するように、残りのポリシリコン領域５２Ｃ
は、引続き形成されることになる垂直ＰＮＰ形トランジ
スタに対するエミッタ接点及びドーパント不純物源とし
ての働きをする。同様に、残りのポリシリコン領域５２
Ｄは、引続き形成されることになる垂直ＮＰＮトランジ
スタに対するベース接点及び付随的ベース・ドーパント
不純物源としての働きをする。
【００２５】引続き図６の説明を行なうと、アパーチャ
６４は、例えば、約０．０５マイクロ・メートルといっ
た短い距離だけ拡大されて、ベース領域４２の表面に入
り込み、ベース領域４２の隆起したペデスタル部分４２
Ａに外接している。アパーチャ６２は、同様に、同じ距
離だけ拡大されて、デバイス領域２８の表面２４Ａに入
り込み、凹所２８Ａを形成している。デバイス領域２６
及び２８のシリコンには、例えば、Ｃｌ2／Ｏ2／Ａｒガ
スを用い、ＲＩＥプロセスを利用してエッチングが施さ
れる。シリコン表面２４Ａ、２４Ｂに対するこのオーバ
・エッチングの実施によって、ポリシリコン領域５２Ｃ
または５２Ｄの望ましくない残存物がアパーチャ６２ま
たは６４内に残らないことが保証される。マスク６０
は、従来のやり方で除去される。
６４は、例えば、約０．０５マイクロ・メートルといっ
た短い距離だけ拡大されて、ベース領域４２の表面に入
り込み、ベース領域４２の隆起したペデスタル部分４２
Ａに外接している。アパーチャ６２は、同様に、同じ距
離だけ拡大されて、デバイス領域２８の表面２４Ａに入
り込み、凹所２８Ａを形成している。デバイス領域２６
及び２８のシリコンには、例えば、Ｃｌ2／Ｏ2／Ａｒガ
スを用い、ＲＩＥプロセスを利用してエッチングが施さ
れる。シリコン表面２４Ａ、２４Ｂに対するこのオーバ
・エッチングの実施によって、ポリシリコン領域５２Ｃ
または５２Ｄの望ましくない残存物がアパーチャ６２ま
たは６４内に残らないことが保証される。マスク６０
は、従来のやり方で除去される。
【００２６】図６に関連してさらに続けると、シリコン
の欠陥を直し、ベース接点５４Ｄ内のドーパント不純物
を下方へ拡散して、デバイス領域２８に入り込ませ、Ｐ
+ 付随的ベース領域６８が形成されるように、エミッタ
接点５２Ｃからドーパント不純物を下方へ拡散して、デ
バイス領域２６に入り込ませ、Ｐ+ エミッタ領域６９が
形成されるようにする。次に、実質的Ｐ形ベース領域６
６が、例えば、ボロン・イオンのイオン打込みによっ
て、アパーチャ６２を介しデバイス領域２８に形成され
る。注目されるのは、アパーチャ６４は、イオン打込み
時に、フォトリソグラフィによるマスクによってブロッ
クできるという点である。しかし、領域４２にＮドーピ
ングを施すことによって、Ｐ形イオン打込みが克服され
る。
の欠陥を直し、ベース接点５４Ｄ内のドーパント不純物
を下方へ拡散して、デバイス領域２８に入り込ませ、Ｐ
+ 付随的ベース領域６８が形成されるように、エミッタ
接点５２Ｃからドーパント不純物を下方へ拡散して、デ
バイス領域２６に入り込ませ、Ｐ+ エミッタ領域６９が
形成されるようにする。次に、実質的Ｐ形ベース領域６
６が、例えば、ボロン・イオンのイオン打込みによっ
て、アパーチャ６２を介しデバイス領域２８に形成され
る。注目されるのは、アパーチャ６４は、イオン打込み
時に、フォトリソグラフィによるマスクによってブロッ
クできるという点である。しかし、領域４２にＮドーピ
ングを施すことによって、Ｐ形イオン打込みが克服され
る。
【００２７】ここで、図７を参照すると、構造体１０に
重なる層の露出した全ての垂直エッジは、６６Ａ−Ｅで
表示の酸化物／窒化物による保護側壁によってカバーさ
れる。これらの側壁６６Ａ−Ｅは、例えば、ＳｉＯ2及
びＳｉ3Ｎ4 の順次ブランケット蒸着、及び、後続の異
方性エッチングによって形成され、指示された側壁が残
ることになる。側壁形成の適合するプロセスが、本発明
の譲受人に譲渡され、参考までに本書に組み込まれた、
Ｐｏｇｇｅに対する米国特許第４，２５６，５１４号に
示され、解説されている。
重なる層の露出した全ての垂直エッジは、６６Ａ−Ｅで
表示の酸化物／窒化物による保護側壁によってカバーさ
れる。これらの側壁６６Ａ−Ｅは、例えば、ＳｉＯ2及
びＳｉ3Ｎ4 の順次ブランケット蒸着、及び、後続の異
方性エッチングによって形成され、指示された側壁が残
ることになる。側壁形成の適合するプロセスが、本発明
の譲受人に譲渡され、参考までに本書に組み込まれた、
Ｐｏｇｇｅに対する米国特許第４，２５６，５１４号に
示され、解説されている。
【００２８】ここで、図８を参照すると、Ｎ+ ドープし
たポリシリコン層７１が、アパーチャ６２及び６４を充
填するため、構造体１０に重ねて等角に蒸着される。注
目されるのは、層７１が、絶縁材料５４Ｃ−Ｄ、５６Ｃ
−Ｄ、及び、絶縁側壁６６Ａ−Ｅの介在によって、ポリ
シリコン領域５２Ｃ及び５２Ｄから絶縁されるという点
である。層７１は、例えば、そのままでのドーピングを
利用した従来のＣＶＤプロセスによって、あるいは、代
替案として、真性のポリシリコンを蒸着し、その後でイ
オン打込みまたは拡散によるドーピングを行なうことに
よって、約０．２０マイクロ・メートルの厚さに形成さ
れる。
たポリシリコン層７１が、アパーチャ６２及び６４を充
填するため、構造体１０に重ねて等角に蒸着される。注
目されるのは、層７１が、絶縁材料５４Ｃ−Ｄ、５６Ｃ
−Ｄ、及び、絶縁側壁６６Ａ−Ｅの介在によって、ポリ
シリコン領域５２Ｃ及び５２Ｄから絶縁されるという点
である。層７１は、例えば、そのままでのドーピングを
利用した従来のＣＶＤプロセスによって、あるいは、代
替案として、真性のポリシリコンを蒸着し、その後でイ
オン打込みまたは拡散によるドーピングを行なうことに
よって、約０．２０マイクロ・メートルの厚さに形成さ
れる。
【００２９】引続き図８の説明を行なうと、デバイス
は、例えば、２０分間にわたり８８０℃で従来の焼なま
しプロセスを受ける。この焼なましによって、ドーパン
ト不純物が層７１から下方へ拡散して、下方に位置する
デバイス領域に入り込む。こうして、デバイス領域２６
にはＮ+ 付随的ベース領域７０、７２が形成され、デバ
イス領域２８には、Ｎ+ エミッタ領域７４が形成され
る。
は、例えば、２０分間にわたり８８０℃で従来の焼なま
しプロセスを受ける。この焼なましによって、ドーパン
ト不純物が層７１から下方へ拡散して、下方に位置する
デバイス領域に入り込む。こうして、デバイス領域２６
にはＮ+ 付随的ベース領域７０、７２が形成され、デバ
イス領域２８には、Ｎ+ エミッタ領域７４が形成され
る。
【００３０】以上から明らかなように、デバイス領域２
８には、エミッタ領域７４、実質的ベース領域６６、付
随的ベース領域６８、及び、サブ・コレクタ領域３４を
含む、垂直ＮＰＮトランジスタが形成された。同時に、
本発明によれば、デバイス領域２６には、垂直ＰＮＰ形
トランジスタが形成された。このＰＮＰ形トランジスタ
には、エミッタ領域６９、付随的ベース領域７０、７
２、実質的ベース領域４２、及び、サブ・コレクタ領域
３８が含まれている。
８には、エミッタ領域７４、実質的ベース領域６６、付
随的ベース領域６８、及び、サブ・コレクタ領域３４を
含む、垂直ＮＰＮトランジスタが形成された。同時に、
本発明によれば、デバイス領域２６には、垂直ＰＮＰ形
トランジスタが形成された。このＰＮＰ形トランジスタ
には、エミッタ領域６９、付随的ベース領域７０、７
２、実質的ベース領域４２、及び、サブ・コレクタ領域
３８が含まれている。
【００３１】ここで、図９を参照すると、従来のフォト
リングラフィによるマスキング技法を用いて、層７１に
パターン形成が施され、エミッタ接点５２Ｃの横方向の
側部境界をなし、絶縁側壁６６Ｃによってそれから間隔
をあけた位置につく付随的ベース接点領域７１Ａ、７１
Ｂが残ることになる。この層７１のパターン形成によっ
て、さらに、ほぼ中心が付随的ベース接点５２Ｄ内に位
置し、側壁６６Ｂによってそれから絶縁された、エミッ
タ接点領域７１Ｃが残される。層７１は、例えば、Ｃｌ
2／Ｏ2／Ａｒガスを用いたＲＩＥプロセスを利用するこ
とによって形成される。
リングラフィによるマスキング技法を用いて、層７１に
パターン形成が施され、エミッタ接点５２Ｃの横方向の
側部境界をなし、絶縁側壁６６Ｃによってそれから間隔
をあけた位置につく付随的ベース接点領域７１Ａ、７１
Ｂが残ることになる。この層７１のパターン形成によっ
て、さらに、ほぼ中心が付随的ベース接点５２Ｄ内に位
置し、側壁６６Ｂによってそれから絶縁された、エミッ
タ接点領域７１Ｃが残される。層７１は、例えば、Ｃｌ
2／Ｏ2／Ａｒガスを用いたＲＩＥプロセスを利用するこ
とによって形成される。
【００３２】ここで、図１０を参照すると、電気接点を
受けるために形成されたアパーチャ、すなわち、ＮＰＮ
ベース接点５２Ｄに対するアパーチャ７５、ＮＰＮサブ
コレクタのＮ++の全域に及ぶ領域３６に対するアパーチ
ャ７６、ＰＮＰエミッタ接点５２Ｃに対するアパーチャ
７８、ＰＮＰサブコレクタのＰ+の全域に及ぶ領域４０
に対するアパーチャ８０、及び、ＰＮＰアースのＮ++の
全域に及ぶ領域３２に対するアパーチャ８２を備えたデ
バイスが、示されている。これらのアパーチャのそれぞ
れは、従来のフォトリングラフィによるマスキングと、
それに続く、酸化物に窒化物を重ねたスタックに対する
エッチングによって形成される。このエッチングは、例
えば、ＣＦ4／ＣＨＦ3／Ａｒガスを用いた、ＲＩＥプロ
セスを利用して形成される。
受けるために形成されたアパーチャ、すなわち、ＮＰＮ
ベース接点５２Ｄに対するアパーチャ７５、ＮＰＮサブ
コレクタのＮ++の全域に及ぶ領域３６に対するアパーチ
ャ７６、ＰＮＰエミッタ接点５２Ｃに対するアパーチャ
７８、ＰＮＰサブコレクタのＰ+の全域に及ぶ領域４０
に対するアパーチャ８０、及び、ＰＮＰアースのＮ++の
全域に及ぶ領域３２に対するアパーチャ８２を備えたデ
バイスが、示されている。これらのアパーチャのそれぞ
れは、従来のフォトリングラフィによるマスキングと、
それに続く、酸化物に窒化物を重ねたスタックに対する
エッチングによって形成される。このエッチングは、例
えば、ＣＦ4／ＣＨＦ3／Ａｒガスを用いた、ＲＩＥプロ
セスを利用して形成される。
【００３３】図１０、図１１、及び、図１２をまとめて
参照すると分るように、デバイス領域２８のＮＰＮトラ
ンジスタは、必然的に全体が矩形をなし、エミッタ領域
７４がベース領域６６、６８によって包囲されている。
一方、デバイス領域２６におけるＰＮＰトランジスタの
エミッタ領域６９は、全体が、横方向に延びる付随的ベ
ース領域７０及び７２に対してブリッジを形成してお
り、実質的ベース領域４２によって包囲されている。
参照すると分るように、デバイス領域２８のＮＰＮトラ
ンジスタは、必然的に全体が矩形をなし、エミッタ領域
７４がベース領域６６、６８によって包囲されている。
一方、デバイス領域２６におけるＰＮＰトランジスタの
エミッタ領域６９は、全体が、横方向に延びる付随的ベ
ース領域７０及び７２に対してブリッジを形成してお
り、実質的ベース領域４２によって包囲されている。
【００３４】図１０及び図１１に示すデバイスは、従来
のマルチ・レベル・メタライゼーションを用いることに
よって完成されるが、該メタライゼーションの多くのタ
イプは、当該技術の熟練者には既知のところである。
のマルチ・レベル・メタライゼーションを用いることに
よって完成されるが、該メタライゼーションの多くのタ
イプは、当該技術の熟練者には既知のところである。
【００３５】こうして、同じ半導体基板に形成される相
補形バイポーラ・デバイス、すなわち、相補形ＮＰＮト
ランジスタ及びＰＮＰトランジスタを製作するための新
しい、改良された方法が得られることになる。ＰＮＰト
ランジスタの製作に用いられたプロセス・ステップは、
最先端水準をなすセルフアライメント式トランジスタ製
作技法である。ＰＮＰトランジスタには、許容差の厳し
いフォトリングラフィによるアライメント、とりわけ、
絶縁側壁によって決定されるベース接点とエミッタ接点
とのスペーシングを必要とせずに形成される、セルフア
ライメント式領域が含まれている。
補形バイポーラ・デバイス、すなわち、相補形ＮＰＮト
ランジスタ及びＰＮＰトランジスタを製作するための新
しい、改良された方法が得られることになる。ＰＮＰト
ランジスタの製作に用いられたプロセス・ステップは、
最先端水準をなすセルフアライメント式トランジスタ製
作技法である。ＰＮＰトランジスタには、許容差の厳し
いフォトリングラフィによるアライメント、とりわけ、
絶縁側壁によって決定されるベース接点とエミッタ接点
とのスペーシングを必要とせずに形成される、セルフア
ライメント式領域が含まれている。
【００３６】本発明の用途は、集積回路の形成にあり、
とりわけ、超大規模集積（ＶＬＳＩ）回路の分野にあ
る。
とりわけ、超大規模集積（ＶＬＳＩ）回路の分野にあ
る。
【００３７】特定の実施例に関連して、本発明の例示及
び解説を行なってきたが、当該技術の熟練者には、本発
明の精神及び範囲内に納まる多くの変更、修正、及び、
改良が思い浮かぶであろう。
び解説を行なってきたが、当該技術の熟練者には、本発
明の精神及び範囲内に納まる多くの変更、修正、及び、
改良が思い浮かぶであろう。
【００３８】
【発明の効果】本発明は、先行技術に比べて多くの重要
な利点を提供するものである。ＰＮＰエミッタ接点及び
ＮＰＮ付随的ベース接点の同時形成、及び、ＮＰＮエミ
ッタ接点及びＰＮＰ付随的ベース接点の同様の同時形成
により、本発明のプロセスは、最小数のマスキング・ス
テップしか必要としない。イオン打込みによるＰＮＰト
ランジスタのＰ+ サブ・コレクタ形成によって、パター
ン形成されたサブ・コレクタの形成時に生じる、従来の
自動ドーピングの問題が解消される。さらに、イオン打
込みされたＰ+ サブ・コレクタ領域の直列抵抗は、デバ
イスの飽和を阻止するのに望ましい小ささである。ベー
ス抵抗Ｒbbは望ましい小ささであり、ベース／エミッタ
接合容量及びベース／コレクタ接合容量は、ＮＰＮトラ
ンジスタ及びＰＮＰトランジスタの両方とも小さい。
な利点を提供するものである。ＰＮＰエミッタ接点及び
ＮＰＮ付随的ベース接点の同時形成、及び、ＮＰＮエミ
ッタ接点及びＰＮＰ付随的ベース接点の同様の同時形成
により、本発明のプロセスは、最小数のマスキング・ス
テップしか必要としない。イオン打込みによるＰＮＰト
ランジスタのＰ+ サブ・コレクタ形成によって、パター
ン形成されたサブ・コレクタの形成時に生じる、従来の
自動ドーピングの問題が解消される。さらに、イオン打
込みされたＰ+ サブ・コレクタ領域の直列抵抗は、デバ
イスの飽和を阻止するのに望ましい小ささである。ベー
ス抵抗Ｒbbは望ましい小ささであり、ベース／エミッタ
接合容量及びベース／コレクタ接合容量は、ＮＰＮトラ
ンジスタ及びＰＮＰトランジスタの両方とも小さい。
【００３９】結果得られるＮＰＮトランジスタは、高性
能デバイスであり、一方、ＰＮＰトランジスタも、ＮＰ
Ｎトランジスタに近い速度及び周波数応答を含む、優れ
た、高性能な動作特性を示す。
能デバイスであり、一方、ＰＮＰトランジスタも、ＮＰ
Ｎトランジスタに近い速度及び周波数応答を含む、優れ
た、高性能な動作特性を示す。
【図１】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図２】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図３】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図４】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図５】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図６】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図７】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図８】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図９】本発明による相補形バイポーラ・トランジスタ
・デバイスの製作における一連のステップを表わした断
面図である。
・デバイスの製作における一連のステップを表わした断
面図である。
【図１０】本発明による相補形バイポーラ・トランジス
タ・デバイスの製作における一連のステップを表わした
断面図である。
タ・デバイスの製作における一連のステップを表わした
断面図である。
【図１１】図１０の構造体の平面図である。
【図１２】図１０及び図１１の１２−１２で描かれた断
面図である。
面図である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 (72)発明者 キヨシ・イシハラ アメリカ合衆国ニューヨーク州フィシュキ ル、 チャドウイック・コート ７番地 (72)発明者 マリオ・マイケル・ペレラ アメリカ合衆国ニューヨーク州ポキプシ ー、 ビーチウッド・パーク 15番地
Claims (11)
- 【請求項１】 平坦な共通表面を備え電気的に絶縁され
たＮ形の第１および第２のデバイス領域と、前記第１の
デバイス領域に設けられたＰ形埋込サブ・コレクタ領域
と、前記第１のデバイス領域の表面に設けられたＮ形ベ
ース領域と、前記第２のデバイス領域に設けられたＮ形
埋込サブ・コレクタ領域とを有する半導体材料の基板を
用意するステップと、前記Ｎ形ベース領域および前記第
２のデバイス領域の上に、Ｐドープしたポリシリコンの
層を形成するステップとＰドープしたポリシリコンの前
記層にパターン形成して、前記第１のデバイス領域の前
記ベース領域に中心がくるようにエミッタ接点を形成
し、かつ前記第２のデバイス領域に環状のベース接点を
形成するステップと、パターン形成された、Ｐドープし
たポリシリコンの前記層の上に絶縁材料の層を形成する
ステップと、基板の上に形状に沿ってＮドープしたポリ
シリコンの層を形成するステップと、Ｎドープしたポリ
シリコンの前記層にパターン形成して、前記第１のデバ
イス領域の前記エミッタ接点を包囲するベース接点を形
成し、かつ前記第２のデバイス領域の前記ベース接点に
よって包囲されたエミッタ接点を形成するステップと、
前記基板を少なくとも１回加熱し、前記第１および第２
のデバイス領域の前記ベース及びエミッタ接点から前記
デバイス領域に不純物を押し込み、それによって前記第
１のデバイス領域に縦形ＰＮＰトランジスタを形成し、
かつ前記第２のデバイス領域に縦形ＮＰＮトランジスタ
を形成するステップと、を有する相補形バイポーラ・ト
ランジスタを形成する方法。 - 【請求項２】 前記基板を用意する前記ステップは、平
坦な表面を有するＰ形半導体のスラブを形成するステッ
プと、前記共通表面を画定するＮ形半導体層を前記スラ
ブの上にエピタキシャル成長させるステップと、前記共
通表面から前記スラブ内に延びる絶縁領域を形成し、前
記デバイス領域を分離するステップと、を有する請求項
１に記載の方法。 - 【請求項３】 前記スラブと前記Ｎ形半導体層との中間
に軽くドープしたＰ形領域をエピタキシャル成長させる
ステップをさらに有する請求項２に記載の方法。 - 【請求項４】 前記埋込サブ・コレクタ領域と前記スラ
ブの中間における前記第１のデバイス領域に多量にドー
プしたＮ形埋込領域を形成するステップをさらに有し、
前記Ｎ形埋込領域が前記第２のデバイス領域における前
記Ｎ形サブ・コレクタ領域と同時に形成される、請求項
２に記載の方法。 - 【請求項５】 前記第１のデバイス領域の表面から前記
第１のデバイス領域における前記Ｎ形埋込領域に接触す
ることになるＮ形の全域に及ぶ領域を形成するステップ
をさらに有する請求項４に記載の方法。 - 【請求項６】 前記第２のデバイス領域の表面から前記
第２のデバイス領域における前記サブ・コレクタ領域に
接触することになるＮ形の全域に及ぶ領域を形成するス
テップをさらに有する請求項１に記載の方法。 - 【請求項７】 前記第１のデバイス領域の表面から前記
第１のデバイス領域における前記Ｐ形サブ・コレクタ領
域に接触することになるＰ形の全域に及ぶ領域を形成す
るステップをさらに有する請求項１に記載の方法。 - 【請求項８】 Ｐドープしたポリシリコンの前記層を形
成する前記ステップの実施前に、前記第１および第２の
デバイス領域の表面の上に絶縁材料の層を形成するステ
ップと、絶縁材料の前記層にパターン形成を施して、前
記第１および第２のデバイス領域のそれぞれの一部を露
出させるステップと、をさらに有する請求項１に記載の
方法。 - 【請求項９】 パターン形成されたＰドープしたポリシ
リコン層の上に前記絶縁層を形成する前記ステップが、
Ｐドープしたポリシリコンの前記層の露出したエッジに
絶縁材料の側壁を形成するステップを含む請求項１に記
載の方法。 - 【請求項１０】Ｐドープしたポリシリコンの前記層にパ
ターン形成する前記ステップの後、不純物を付着させる
ことによって前記第２のデバイス領域にＰ形付随的ベー
ス領域を形成するステップをさらに有する請求項１に記
載の方法。 - 【請求項１１】前記第１のデバイス領域における前記Ｎ
形ベース領域の表面の一部を除去し、前記Ｎ形ベース領
域に凹所を形成するステップと、前記の除去ステップに
よって形成された前記Ｎ形ベース領域の壁面に絶縁を施
すステップと、をさらに有し、それによって、前記第１
のデバイス領域の前記ベース接点が前記凹所内に少なく
とも部分的に形成される請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/487,502 US4997775A (en) | 1990-02-26 | 1990-02-26 | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| US487502 | 1990-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04215469A JPH04215469A (ja) | 1992-08-06 |
| JPH0722181B2 true JPH0722181B2 (ja) | 1995-03-08 |
Family
ID=23935986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031470A Expired - Lifetime JPH0722181B2 (ja) | 1990-02-26 | 1991-02-01 | 相補形バイポーラ・トランジスタの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4997775A (ja) |
| EP (1) | EP0445059A3 (ja) |
| JP (1) | JPH0722181B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244821A (en) * | 1991-06-07 | 1993-09-14 | At&T Bell Laboratories | Bipolar fabrication method |
| US5208169A (en) * | 1991-06-28 | 1993-05-04 | Texas Instruments Incorporated | Method of forming high voltage bipolar transistor for a BICMOS integrated circuit |
| US5306649A (en) * | 1991-07-26 | 1994-04-26 | Avantek, Inc. | Method for producing a fully walled emitter-base structure in a bipolar transistor |
| US5324672A (en) * | 1991-10-24 | 1994-06-28 | Sony Corporation | Manufacturing method for bipolar transistor |
| US5286996A (en) * | 1991-12-31 | 1994-02-15 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
| US5198375A (en) * | 1992-03-23 | 1993-03-30 | Motorola Inc. | Method for forming a bipolar transistor structure |
| US5541124A (en) * | 1993-02-28 | 1996-07-30 | Sony Corporation | Method for making bipolar transistor having double polysilicon structure |
| DE19523536A1 (de) * | 1994-07-12 | 1996-01-18 | Siemens Ag | Verfahren zur Herstellung von MOS-Transistoren und Bipolartransistoren auf einer Halbleiterscheibe |
| US5614422A (en) * | 1995-03-17 | 1997-03-25 | Harris Corporation | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer |
| KR100191270B1 (ko) * | 1995-09-29 | 1999-06-15 | 윤종용 | 바이폴라 반도체장치 및 그의 제조방법 |
| KR100190029B1 (ko) * | 1996-03-19 | 1999-06-01 | 윤종용 | 바이씨모스 에스램 소자의 제조방법 |
| DE19702320A1 (de) * | 1997-01-23 | 1998-07-30 | Siemens Ag | Vertikaler pnp-Transistor |
| KR100248504B1 (ko) * | 1997-04-01 | 2000-03-15 | 윤종용 | 바이폴라 트랜지스터 및 그의 제조 방법 |
| US6132631A (en) * | 1997-08-08 | 2000-10-17 | Applied Materials, Inc. | Anisotropic silicon nitride etching for shallow trench isolation in an high density plasma system |
| JP3768656B2 (ja) * | 1997-09-18 | 2006-04-19 | 三菱電機株式会社 | 半導体装置 |
| US6033950A (en) * | 1998-04-10 | 2000-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual layer poly deposition to prevent auto-doping in mixed-mode product fabrication |
| JP2000252290A (ja) * | 1999-03-03 | 2000-09-14 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP3506632B2 (ja) * | 1999-03-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| FR2807567A1 (fr) * | 2000-04-10 | 2001-10-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire |
| JP4056218B2 (ja) * | 2000-12-27 | 2008-03-05 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| US8927379B2 (en) | 2012-09-26 | 2015-01-06 | International Business Machines Corporation | Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3730786A (en) * | 1970-09-03 | 1973-05-01 | Ibm | Performance matched complementary pair transistors |
| US3665266A (en) * | 1970-12-10 | 1972-05-23 | Motorola Inc | Low saturation resistance,low offset voltage,monolithic analog switch |
| US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
| JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
| US4104086A (en) * | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
| US4159915A (en) * | 1977-10-25 | 1979-07-03 | International Business Machines Corporation | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation |
| US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
| US4214315A (en) * | 1979-03-16 | 1980-07-22 | International Business Machines Corporation | Method for fabricating vertical NPN and PNP structures and the resulting product |
| US4236294A (en) * | 1979-03-16 | 1980-12-02 | International Business Machines Corporation | High performance bipolar device and method for making same |
| US4412376A (en) * | 1979-03-30 | 1983-11-01 | Ibm Corporation | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation |
| US4485552A (en) * | 1980-01-18 | 1984-12-04 | International Business Machines Corporation | Complementary transistor structure and method for manufacture |
| US4339767A (en) * | 1980-05-05 | 1982-07-13 | International Business Machines Corporation | High performance PNP and NPN transistor structure |
| US4307180A (en) * | 1980-08-22 | 1981-12-22 | International Business Machines Corp. | Process of forming recessed dielectric regions in a monocrystalline silicon substrate |
| US4712125A (en) * | 1982-08-06 | 1987-12-08 | International Business Machines Corporation | Structure for contacting a narrow width PN junction region |
| US4641416A (en) * | 1985-03-04 | 1987-02-10 | Advanced Micro Devices, Inc. | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter |
| US4808548A (en) * | 1985-09-18 | 1989-02-28 | Advanced Micro Devices, Inc. | Method of making bipolar and MOS devices on same integrated circuit substrate |
| US4735911A (en) * | 1985-12-17 | 1988-04-05 | Siemens Aktiengesellschaft | Process for the simultaneous production of bipolar and complementary MOS transistors on a common silicon substrate |
| US4719185A (en) * | 1986-04-28 | 1988-01-12 | International Business Machines Corporation | Method of making shallow junction complementary vertical bipolar transistor pair |
| US4734382A (en) * | 1987-02-20 | 1988-03-29 | Fairchild Semiconductor Corporation | BiCMOS process having narrow bipolar emitter and implanted aluminum isolation |
| EP0301468B1 (en) * | 1987-07-29 | 1993-08-25 | Fairchild Semiconductor Corporation | Process for fabricating complementary contactless vertical bipolar transistors |
| US4868135A (en) * | 1988-12-21 | 1989-09-19 | International Business Machines Corporation | Method for manufacturing a Bi-CMOS device |
-
1990
- 1990-02-26 US US07/487,502 patent/US4997775A/en not_active Expired - Fee Related
-
1991
- 1991-01-25 EP EP19910480017 patent/EP0445059A3/en not_active Withdrawn
- 1991-02-01 JP JP3031470A patent/JPH0722181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0445059A2 (en) | 1991-09-04 |
| US4997775A (en) | 1991-03-05 |
| JPH04215469A (ja) | 1992-08-06 |
| EP0445059A3 (en) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4997775A (en) | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor | |
| US4252582A (en) | Self aligned method for making bipolar transistor having minimum base to emitter contact spacing | |
| EP0036082A1 (en) | A self-aligned process for providing an improved high performance bipolar transistor | |
| US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| JPH07335663A (ja) | バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JPH03171632A (ja) | トランジスタ及びその製造方法 | |
| JPS6226590B2 (ja) | ||
| JP3261127B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| US5194926A (en) | Semiconductor device having an inverse-T bipolar transistor | |
| JPH06168952A (ja) | 半導体装置およびその製造方法 | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| EP0386413B1 (en) | Complementary transistor structure and method for manufacture | |
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| US4978630A (en) | Fabrication method of bipolar transistor | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| US10833072B1 (en) | Heterojunction bipolar transistors having bases with different elevations | |
| EP0489262A1 (en) | Lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
| KR100218538B1 (ko) | 반도체 기판 및 그 제조 방법 | |
| US11063140B2 (en) | Complementary transistor structures formed with the assistance of doped-glass layers | |
| US5175117A (en) | Method for making buried isolation | |
| JPH0136710B2 (ja) | ||
| KR100200058B1 (ko) | 반전 주입물을 분리시키는 방법 | |
| JP3241150B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 |