JPH07212647A

JPH07212647A - 画像処理装置

Info

Publication number: JPH07212647A
Application number: JP668394A
Authority: JP
Inventors: Wataru Noguchi; 亘野口; Satoshi Murakoshi; 智村越; Hiroyuki Wada; 浩之和田
Original assignee: Yamashita Denshi Sekkei KK
Current assignee: Yamashita Denshi Sekkei KK
Priority date: 1994-01-26
Filing date: 1994-01-26
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】フィルム画像であるか否かを正確に判別す
る。【構成】画像信号の緑の成分を処理する処理回路１Ｇ
に入力した画像信号は、Ａ／Ｄ変換器１１によりディジ
タルの信号に変換され、フィールドメモリ１３、フィー
ルドメモリ１４により１フィールドまたは２フィールド
遅延した画像が記憶され、それらは補間回路１５により
１フレームとして補間される。そのフレームは、判別回
路１８からの出力信号に基づいて、書き込み制御回路１
９から出力される制御信号に従って、フレームメモリ１
６に選択的に書き込まれ、同期信号発生回路２０からの
同期信号に従って、所定の周期でＤ／Ａ変換器１７を介
してマルチスキャンディスプレイ２へ出力される。処理
回路１Ｒ，１Ｂについても同様である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、映画等のフィ
ルム画像をビデオモニタに表示する際に用いて好適な画
像処理装置に関する。

【０００２】

【従来の技術】映画のコマ数は、毎秒２４コマであるの
に対し、ＮＴＳＣ方式のテレビジョン受像機では、毎秒
３０フレーム（６０フィールド）とされている。このよ
うに、表示画面の単位が異なるため、映画フィルムの画
像をテレビジョン受像機でそのまま表示することはでき
ない。

【０００３】そこで、毎秒２４コマの画像信号を、毎秒
６０フィールドの画像信号に変換して、ディスプレイに
表示する必要がある。図９を参照して、従来のその方法
について説明する。

【０００４】図９（ａ）は、毎秒２４コマの映画の各コ
マ１ａ，２ａ，・・・の画像を表している。まず、この
各コマの画像を、インタレース方式のＮＴＳＣのフィー
ルドの画像に変換する。インタレース方式のＮＴＳＣ画
像においては、５２５本の走査線で１フレームが構成さ
れるので、１フィールドの走査線は２６２.５本とな
る。この１枚のフレームを構成する２枚のフィールドの
うち、一方のフィールドは奇数（ｏｄｄ）フィールドと
され、他方のフィールドは偶数（ｅｖｅｎ）フィールド
とされる。

【０００５】まず、図９（ｂ）に示すように、フィルム
画像（図９（ａ））の１コマ目の画面１ａを、ＮＴＳＣ
画像の１フレーム目を構成する奇数フィールド１ｂ（ｏ
ｄｄ）とし、同様に、フィルム画像（図９（ａ））の１
コマ目の画面１ａを、ＮＴＳＣ画像の１フレーム目を構
成する偶数フィールド１ｂ（ｅｖｅｎ）とする。さら
に、フィルム画像（図９（ａ））の１コマ目の画面１ａ
を、ＮＴＳＣ画像の２フレーム目を構成する奇数フィー
ルド１ｂ（ｏｄｄ）とする。

【０００６】次に、フィルム画像（図９（ａ））の２コ
マ目の画面２ａを、ＮＴＳＣ画像の２フレーム目を構成
する偶数フィールド２ｂ（ｅｖｅｎ）とし、同様に、フ
ィルム画像（図９（ａ））の２コマ目の画面２ａを、Ｎ
ＴＳＣ画像の３フレーム目を構成する奇数フィールド２
ｂ（ｏｄｄ）とする。このように、フィルム画像の１コ
マに対応させる、ＮＴＳＣ画像のフィールド数が、交互
に３フィールドまたは２フィールドとなるようにする。
この方式は、一般に、２−３プルダウン方式と称され
る。

【０００７】このような処理を繰り返すことにより、毎
秒２４コマのフィルム画像を、毎秒６０フィールド（毎
秒３０フレーム）のインタレース方式のＮＴＳＣ画像に
変換することができる。従って、この画像をＮＴＳＣ方
式の通常のテレビジョン受像機で表示することができ
る。

【０００８】

【発明が解決しようとする課題】従来の画像処理装置に
おいては、このように、フィルム画像の所定のコマ（画
面）を、インタレース方式のＮＴＳＣ画像の連続する３
フィールドに変換し、次のコマを、連続する２フィール
ドに変換するようにしている。

【０００９】従って、フィルム画像の各コマに対応する
インタレース方式のＮＴＳＣ画像のフィールドの数が、
３フィールドの場合と２フィールドの場合が生じ、表示
された画像の動きが、ぎこちなくなる課題があった。

【００１０】本発明はこのような状況に鑑みてなされた
ものであり、フィルム画像をビデオ画像に変換する際に
生じる動きのぎこちなさを抑制し、フィルム画像をより
忠実にビデオ画像に変換することができるようにするも
のである。

【００１１】

【課題を解決するための手段】本発明の画像処理装置
は、入力された画像情報を所定の画面単位分だけ遅延さ
せる遅延手段（例えば、図１のフィールドメモリ１３，
１４）と、遅延手段により遅延された画像情報と、遅延
手段により遅延されない画像情報の同一性を判別する判
別手段（例えば、図１の判別回路１８）と、判別手段の
判別結果に対応して、画像情報のうち所定の画面単位の
ものを選択して記憶する記憶手段（例えば、図１のフレ
ームメモリ１６）とを備えることを特徴とする。

【００１２】入力された前記画像情報は、インタレース
構造の画像情報であり、遅延手段により遅延されたイン
タレース構造の画像情報を、ノンインタレース構造の画
像情報に変換する変換手段（例えば、図１の補間回路１
５）をさらに設けることができ、記憶手段は、変換手段
によりノンインタレース構造に変換された画像情報を記
憶することができる。

【００１３】記憶手段に記憶されたノンインタレース構
造の画像情報を、インタレース構造の画像情報より、少
なくとも１.６倍以上の速い同期速度で読出す読出手段
（例えば、図１の同期信号発生回路２０）をさらに設け
ることができる。

【００１４】遅延手段は、入力された画像情報を１フィ
ールド分だけ遅延する第１のフィールドメモリと、前記
第１のフィールドメモリより出力された画像情報をさら
に１フィールド分だけ遅延する第２のフィールドメモリ
により構成され、変換手段は、第１のフィールドメモリ
の出力と、第２のフィールドメモリの出力を補間して、
ノンインタレース構造の画像情報を生成することができ
る。

【００１５】判別手段は、第１のフィールドメモリに入
力される画像情報と、第２のフィールドメモリより出力
される画像情報の同一性を判別することができる。

【００１６】判別手段は、第１のフィールドメモリに入
力される画像情報と、第２のフィールドメモリより出力
される画像情報の、対応する画素データを比較する第１
の比較手段（例えば、図２の比較回路４１）と、第１の
比較手段の出力を積分する積分手段（例えば、図２の積
分回路４３）と、積分手段の出力を所定の基準値と比較
する第２の比較手段（例えば、図２の比較回路４６）と
を設けることができる。

【００１７】読出手段により読出された画像情報を表示
する表示手段（例えば、図１のマルチスキャンディスプ
レイ２）をさらに設けることができ、表示手段は、少な
くとも１.６倍以上の速さの差を有する同期速度の画像
情報を表示することが可能である。

【００１８】

【作用】本発明の画像処理装置においては、フィールド
メモリ１３またはフィールドメモリ１４により、入力さ
れた画像情報を所定の画面単位分だけ遅延させる。ま
た、判別回路１８により、フィールドメモリ１３，１４
により遅延された画像情報と、フィールドメモリ１３，
１４により遅延されない画像情報の同一性を判別し、フ
レームメモリ１６により、判別回路１８の判別結果に対
応して、画像情報のうち所定の画面単位のものを選択し
て記憶する。

【００１９】従って、フィルム画像をビデオ画像に変換
する際に生じる動きのぎこちなさを抑制し、フィルム画
像をより忠実にビデオ画像に変換することができる。

【００２０】

【実施例】図１は、本発明の画像処理装置の一実施例の
構成を示すブロック図である。画像処理装置は、入力さ
れた画像信号を構成する、緑（Ｇ）、赤（Ｒ）、または
青（Ｂ）の信号をそれぞれ処理し、出力する処理回路１
Ｇ，１Ｒ，１Ｂと、処理回路１Ｇ，１Ｒ，１Ｂより出力
された信号を入力し、入力された信号に対応する画像を
表示するマルチスキャンディスプレイ２から構成されて
いる。

【００２１】また、処理回路１Ｇは、入力されたアナロ
グの画像信号をディジタルの画像信号に変換するＡ／Ｄ
変換器１１と、クロック信号を発生するクロック発生回
路１２と、画像信号の１フィールド分のデータを記憶す
るフィールドメモリ１３，１４と、２つのフィールドメ
モリ１３，１４に記憶されたそれぞれのフィールドに対
応する信号を補間し、１フレームに対応する信号を生成
する補間回路１５と、補間回路１５から出力された１フ
レーム分のデータを記憶するフレームメモリ１６と、フ
レームメモリ１６から出力されたディジタル信号をアナ
ログ信号に変換するＤ／Ａ変換器１７から構成されてい
る。

【００２２】処理回路１Ｇは、さらに、Ａ／Ｄ変換器１
１から出力される信号と、フィールドメモリ１４から出
力される信号とが同一の信号であるか否かを判別する判
別回路１８と、判別回路１８から出力される判別結果に
対応する信号に基づいて、制御信号を出力する書き込み
制御回路１９と、所定の周期で同期信号を発生する同期
信号発生回路２０を備えている。

【００２３】また、判別回路１８は、図２に示すよう
に、比較する２つのフィールドに対応する信号を入力す
る比較回路４１と、比較回路４１より出力された信号
を、アナログの信号に変換するＤ／Ａ変換器４２と、Ｄ
／Ａ変換器４２より出力された信号の信号レベルを積分
する、抵抗４４とコンデンサ４５からなる積分回路４３
と、基準信号を発生する基準信号発生回路４７と、積分
回路４３より入力された信号の信号レベルと、基準信号
発生回路４７より入力された信号の信号レベルとを比較
し、比較結果に対応する信号を出力する比較回路４６か
ら構成される。

【００２４】処理回路１Ｒ，１Ｂは、基本的に処理回路
１Ｇと同様の構成をしているので、その構成の図示は省
略する。

【００２５】次に、その動作を説明する。前述したよう
に、処理回路１Ｇ，１Ｒおよび１Ｂの動作は、基本的に
同一であるので、ここでは、処理回路１Ｇの動作につい
てだけ説明する。

【００２６】まず、ＮＴＳＣ方式の画像信号を構成する
緑の成分に対応する画像信号が、処理回路１ＧのＡ／Ｄ
変換器１１、およびクロック発生回路１２に入力され
る。クロック発生回路１２はＰＬＬ回路を内蔵し、入力
された画像信号に同期して、所定の周期でクロック信号
を発生する。発生されたクロック信号は、Ａ／Ｄ変換器
１１、フィールドメモリ１３，１４、補間回路１５、フ
レームメモリ１６、および同期信号発生回路２０に供給
される。

【００２７】また、Ａ／Ｄ変換器１１に入力されたアナ
ログの画像信号は、そこでディジタル信号に変換され
る。図３（ａ）または図３（ｂ）に示すように、Ａ／Ｄ
変換器１１に入力される画像信号は、走査線が２６２.
５本のフィールドからなる。図３（ａ）は、例えば奇数
フィールドとされ、図３（ｂ）は偶数フィールドとされ
る。図３（ａ）に示す奇数フィールドと、図３（ｂ）に
示す偶数フィールドは、後述するように、補間回路１５
により補間され、図３（ｃ）に示すような、走査線が５
２５本の１枚のフレームが生成される。

【００２８】図４または図５は、本実施例による処理手
順を示す図である。図４（ａ）は、フィルム画像を表し
ている。このフィルム画像は、上述した２−３プルダウ
ン方式により、図４（ｂ）に示すようなインタレース方
式のＮＴＳＣ画像に変換される。従って、入力される画
像がフィルム画像である場合、図４（ｂ）に示すような
画像データが、Ａ／Ｄ変換器１１またはクロック発生回
路１２に供給されることになる。

【００２９】一方、図５（ａ）は、通常のビデオ画像を
表している。これは、図５（ｂ）に示すように、ビデオ
画像の１画面が、奇数フィールドと偶数フィールドそれ
ぞれ１フィールドからなるインタレース方式のＮＴＳＣ
画像に変換される。従って、入力される画像がビデオ画
像である場合、図５（ｂ）に示すような画像データが、
Ａ／Ｄ変換器１１またはクロック発生回路１２に供給さ
れることになる。

【００３０】次に、Ａ／Ｄ変換器１１により変換された
ディジタル信号は、クロック発生回路１２より供給され
るクロック信号に同期して、フィールドメモリ１３に出
力される。

【００３１】フィールドメモリ１３は、クロック発生回
路１２より供給されるクロック信号に同期して、Ａ／Ｄ
変換器１１より入力された画素データを１フィールド分
だけ記憶する。次に、フィールドメモリ１４は、クロッ
ク信号に同期して、フィールドメモリ１３より読み出さ
れた画素データを１フィールド分だけ記憶する。換言す
れば、フィールドメモリ１３，１４は、入力データを１
フィールド分（合計１フレーム分）だけ遅延する遅延回
路として機能する。

【００３２】従って、入力された画像が、フィルム画像
である場合、フィールドメモリ１３またはフィールドメ
モリ１４に記憶される画像データは、図４（ｃ）または
図４（ｄ）に示すように、図４（ｂ）に示したＮＴＳＣ
画像に対して、それぞれ、１／６０秒（１フィールド
分）または２／６０秒（２フィールド分）だけ遅延す
る。同様に、入力された画像が、ビデオ画像である場
合、フィールドメモリ１３またはフィールドメモリ１４
に記憶される画像データは、図５（ｃ）または図５
（ｄ）に示すように、図５（ｂ）に示したＮＴＳＣ画像
に対して、それぞれ、１／６０秒（１フィールド分）ま
たは２／６０秒（２フィールド分）だけ遅延する。

【００３３】次に、フィールドメモリ１３、およびフィ
ールドメモリ１４より出力されたデータは、それぞれ補
間回路１５に入力され、そこで走査線が５２５本のノン
インタレース方式のフレームのデータとして補間され
る。図４（ｆ）は、補間回路１５より出力される補間さ
れた画像データの各フレームを示している。このフレー
ムのデータは、書き込み制御回路１９から出力される制
御信号に同期して、フレームメモリ１６に選択的に供給
される。

【００３４】判別回路１８において、Ａ／Ｄ変換器１１
より出力される、図４（ｂ）に示したＮＴＳＣ画像と、
フィールドメモリ１４より出力される、図４（ｄ）に示
した２フィールド分遅延したＮＴＳＣ画像において、所
定の時刻でのそれぞれのフィールドが、同一のフィール
ド（映画フィルムの画面のフィールド）であるか否かが
判別される。そして、例えば、図４（ｅ）に示すような
判別結果に対応する信号が出力される。この例では、第
１フレームの奇数フィールド１ｂ（Ｏ）、第３フレーム
の偶数フィールド３ｂ（Ｅ）、第５フレームの奇数フィ
ールド５ｂ（Ｏ）、第７フレームの偶数フィールド７ｂ
（Ｅ）で同一のデータであると判別されている。

【００３５】これに対して、図５に示すように、通常の
ビデオ画像（２−３プルダウン変換されていない画像）
の場合、１フレーム分遅延した信号（図５（ｄ）に示し
た信号）と、遅延していない信号（図５（ｂ）に示した
信号）は、基本的に異なる画像となる。但し、静止画像
の場合、同一の画像として判定されるが、静止画像を映
画の画像と同様に処理しても、特に問題は発生しない。
そして、図５（ｅ）に示した判別結果に対応する信号が
出力される。

【００３６】即ち、比較回路４１に入力された２つのフ
ィールドに対応する信号は、そこで対応するもの同士が
比較される。いま入力されている画像が、映画フィルム
の画像である場合、上述したように、２−３プルダウン
方式で変換されている。従って、５フィールドに１回の
割合で、両者は全く同一の画素データとなる。これに対
して、通常のビデオ画像の場合、基本的には両者は異な
るデータとなる。比較回路４１は、２つの画素データが
同一のとき論理１を出力し、異なるとき論理０を出力す
る。

【００３７】Ｄ／Ａ変換器４２は、比較回路４１より入
力された論理１と０を、より大きい所定のレベルと、よ
り小さい所定のレベルのアナログの信号に変換した後、
積分回路４３に出力する。積分回路４３に入力された信
号は、そこで積分され、比較回路４６に供給される。

【００３８】一方、基準信号発生回路４７は、所定のレ
ベルの基準信号を発生し、比較回路４６に供給する。

【００３９】比較回路４６において、積分回路４３より
供給された信号と、基準信号発生回路４７より供給され
た信号の信号レベルの大小を比較し、比較結果に対応す
る所定の信号を出力する。

【００４０】図６と図７は、積分回路４３より比較回路
４６に入力される信号の信号レベルと、基準信号発生回
路４７より比較回路４６に入力される基準信号の信号レ
ベルを比較した図である。縦軸が信号レベルを表し、横
軸が時間を表している。

【００４１】入力されるのが、映画フィルムの画像デー
タである場合、上述したように、比較回路４１は論理１
を５フィールドに１回の割合で出力するので、図６に示
すように、積分回路４３より入力される信号のレベル
が、基準信号発生回路４７より入力される基準信号より
大きくなる。このとき、比較回路４６は、比較回路４１
に入力された２つの信号が、同一の画像データである
（映画フィルムの画像データである）ことを示す信号
（例えば、論理１）を出力する。

【００４２】これに対して、入力されているのが、通常
のビデオ画像データであるとき、比較回路４１は常に論
理０を出力する。従って、図７に示すように、積分回路
４３より入力される信号のレベルが、基準信号発生回路
４７より入力される基準信号より小さくなる。このと
き、比較回路４６は、比較回路４１に入力された２つの
データが、異なる画像データであることを示す信号（例
えば、論理０）を出力する。

【００４３】図８は、図２に示した比較回路４６から出
力される信号の信号レベル（論理）と、時間との関係を
示している。積分回路４３より出力される信号のレベル
が、基準信号発生回路４７より出力される信号の信号レ
ベルより大きいとき、即ち、比較回路４１に入力された
２つのデータが同一のフィールドのデータである場合、
出力信号のレベルが高くされる。

【００４４】一方、積分回路４３より出力される信号の
レベルが、基準信号発生回路４７より出力される信号の
信号レベルより小さいとき、即ち、比較回路４１に入力
された２つのデータが、異なるフィールドのデータであ
る場合、出力信号のレベルが低くされる。

【００４５】このように、比較回路４６は、入力されて
いるのが映画フィルムの画像であるとき、５フィールド
（５Ｔ）に１回、高レベルの信号を出力する。従って、
比較回路４６より出力される信号のレベルから、比較回
路４１に入力された２つの信号に対応する各フィールド
が、同一のフィールドであるか否かを認識することがで
きる。

【００４６】書き込み制御回路１９は、判別回路１８よ
り供給される信号が、Ａ／Ｄ変換器１１から出力される
データ（図４（ｂ）に示した画像データ）と、フィール
ドメモリ１４から出力されるデータ（図４（ｄ）に示し
た画像データ）が同一の画面のデータ（映画フィルムの
画面のデータ）であると判定されたときに出力される信
号である場合、クロック信号に同期して、所定のタイミ
ングで、フレームメモリ１６に対して、補間回路１５か
ら出力される信号（図４（ｆ）に示した画像データ）を
取り込み、記憶するよう指示する制御信号を供給する。
フレームメモリ１６は、書き込み制御回路１９から供給
される制御信号に基づいて、補間回路１５より出力され
る１フレーム分の画素データ（例えば、図４（ｆ）のフ
レーム１ｆ，３ｆ，５ｆ，７ｆのうち、最初の方）を記
憶する。

【００４７】そして、３／６０秒後に、再度、フレーム
メモリ１６に対して、補間回路１５から出力される信号
を取り込み、記憶するよう指示する制御信号を供給す
る。フレームメモリ１６は、書き込み制御回路１９から
供給される制御信号に基づいて、補間回路１５より出力
される１フレーム分の画素データ（図４（ｆ）のフレー
ム２ｆ，４ｆ，６ｆ）を記憶する。

【００４８】その結果、毎秒２４コマのフィルム画像を
構成する各フレームが、順次、３／６０秒（３フレーム
分の表示期間）、または２／６０秒（２フレーム分の表
示期間）ずつ交互に、フレームメモリ１６に記憶されて
いる状態となる。

【００４９】次に、同期信号発生回路２０は、フレーム
メモリ１６に対して、所定の周期でフレーム同期信号を
供給する。フレームメモリ１６は、同期信号発生回路２
０より供給される同期信号に従って、記憶している画像
データをＤ／Ａ変換器１７に出力する。

【００５０】例えば、同期信号発生回路２０から出力さ
れるフレーム同期信号の周波数を、ＮＴＳＣ方式の場合
より高速の所定の周波数、例えば、４８ヘルツ（ＮＴＳ
Ｃ方式の１.６倍）にすると、その同期信号に同期し
て、フレームメモリ１６に記憶されているフレームに対
応する信号が、Ｄ／Ａ変換器１７に出力される。その結
果、図４（ｇ）に示すような、表示周波数が４８ヘルツ
のノンインタレース方式の画像を得ることができる。

【００５１】このノンインタレース方式の画像を構成す
る各フレームは、２フレームずつ、フィルム画像を構成
する各画面に対応している。従って、フィルム画像の各
画面に対応するフレームの数が、フィルム画像の画面に
よらず、常に同一（この場合、２フレーム）であるた
め、フィルム画像をより忠実に変換することができ、表
示される画像の動きのぎこちなさを抑制することができ
る。

【００５２】また、例えば、同期信号発生回路２０から
出力されるフレーム同期信号の周波数を、ＮＴＳＣ方式
の２.４倍の７２ヘルツにすると、その同期信号に同期
して、フレームメモリ１６に記憶されているフレームに
対応する信号が、Ｄ／Ａ変換器１７に出力される。その
結果、図４（ｈ）に示すような、表示周波数が７２ヘル
ツのノンインタレースの画像を得ることができる。

【００５３】この場合、得られたノンインタレースの画
像を構成する各フレームは、３フレームずつ、フィルム
画像を構成する各画面に対応している。フレーム同期信
号の周波数が４８ヘルツの場合と同様に、フィルム画像
の各画面に対応するフレームの数が、フィルム画像の画
面によらず、常に同一（この場合、３フレーム）である
ため、フィルム画像をより忠実に変換することができ、
表示される画像の動きのぎこちなさを抑制することがで
きる。

【００５４】さらに、表示周期が１／４８または１／７
２秒と短いため、画面のちらつきをＮＴＳＣ方式の場合
に較べ抑制することができる。

【００５５】Ｄ／Ａ変換器１７に入力されたフレームに
対応するディジタル信号は、そこで対応するアナログの
信号に変換され、出力される。Ｄ／Ａ変換器１７より出
力された信号は、マルチスキャンディスプレイ２に供給
され、対応する画像が表示される。このマルチスキャン
ディスプレイ２は、垂直同期信号が４８ヘルツの乃至１
２０ヘルツ、水平同期信号が１５キロヘルツ乃至６０キ
ロヘルツの範囲のビデオ信号を表示することが可能であ
る。

【００５６】なお、同期信号発生回路２０より出力され
る同期信号の周波数は、４８ヘルツまたは７２ヘルツと
したが、それとは異なる値の同期信号を出力させるよう
にしてもよい。

【００５７】

【発明の効果】本発明の画像処理装置によれば、遅延手
段により遅延された画像情報と遅延されない画像情報の
同一性を判別するようにしたので、映画フィルムの画像
であるか否かを正確かつ迅速に判別することができ、そ
れに対応する処理が可能となる。

【図面の簡単な説明】

【図１】本発明の画像処理装置の一実施例の構成を示す
ブロック図である。

【図２】図１の判別回路１８の構成を示す図である。

【図３】図１の補間回路１５の処理を説明するための図
である。

【図４】本発明の画像処理装置の処理手順を示す図であ
る。

【図５】本発明の画像処理装置の他の処理手順を示す図
である。

【図６】図２の比較回路４６に入力される信号を示す図
である。

【図７】図２の比較回路４６に入力される信号を示す図
である。

【図８】図１の判別回路１８からの出力信号を示す図で
ある。

【図９】従来の画像処理装置の処理手順を示す図であ
る。

【符号の説明】

１Ｇ，１Ｒ，１Ｂ処理回路２マルチスキャンディスプレイ１１Ａ／Ｄ変換器１２クロック発生回路１３，１４フィールドメモリ１５補間回路１６フレームメモリ１７Ｄ／Ａ変換器１８判別回路１９書き込み制御回路２０同期信号発生回路４１比較回路４２Ｄ／Ａ変換器４３積分回路４４抵抗４５コンデンサ４６比較回路４７基準信号発生回路

Claims

【特許請求の範囲】

【請求項１】入力された画像情報を所定の画面単位分
だけ遅延させる遅延手段と、前記遅延手段により遅延された画像情報と、前記遅延手
段により遅延されない画像情報の同一性を判別する判別
手段と、前記判別手段の判別結果に対応して、前記画像情報のう
ち所定の画面単位のものを選択して記憶する記憶手段と
を備えることを特徴とする画像処理装置。
【請求項２】入力された前記画像情報は、インタレー
ス構造の画像情報であり、前記遅延手段により遅延されたインタレース構造の前記
画像情報を、ノンインタレース構造の画像情報に変換す
る変換手段をさらに備え、前記記憶手段は、前記変換手段によりノンインタレース
構造に変換された画像情報を記憶することを特徴とする
請求項１に記載の画像処理装置。
【請求項３】前記記憶手段に記憶されたノンインタレ
ース構造の画像情報を、インタレース構造の画像情報よ
り、少なくとも１.６倍以上の速い同期速度で読出す読
出手段をさらに備えることを特徴とする請求項２に記載
の画像処理装置。
【請求項４】前記遅延手段は、入力された画像情報を
１フィールド分だけ遅延する第１のフィールドメモリ
と、前記第１のフィールドメモリより出力された画像情
報をさらに１フィールド分だけ遅延する第２のフィール
ドメモリにより構成され、前記変換手段は、前記第１のフィールドメモリの出力
と、前記第２のフィールドメモリの出力を補間して、ノ
ンインタレース構造の画像情報を生成することを特徴と
する請求項２または３に記載の画像処理装置。
【請求項５】前記判別手段は、前記第１のフィールド
メモリに入力される画像情報と、前記第２のフィールド
メモリより出力される画像情報の同一性を判別すること
を特徴とする請求項４に記載の画像処理装置。
【請求項６】前記判別手段は、前記第１のフィールド
メモリに入力される画像情報と、前記第２のフィールド
メモリより出力される画像情報の、対応する画素データ
を比較する第１の比較手段と、前記第１の比較手段の出力を積分する積分手段と、前記積分手段の出力を所定の基準値と比較する第２の比
較手段とを備えることを特徴とする請求項５に記載の画
像処理装置。
【請求項７】前記読出手段により読出された画像情報
を表示する表示手段をさらに備え、前記表示手段は、少なくとも１.６倍以上の速さの差を
有する同期速度の画像情報を表示することが可能である
ことを特徴とする請求項１乃至６のいずれかに記載の画
像処理装置。