JPH07210665A - データ転送時間制御回路 - Google Patents
データ転送時間制御回路Info
- Publication number
- JPH07210665A JPH07210665A JP6004771A JP477194A JPH07210665A JP H07210665 A JPH07210665 A JP H07210665A JP 6004771 A JP6004771 A JP 6004771A JP 477194 A JP477194 A JP 477194A JP H07210665 A JPH07210665 A JP H07210665A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- decoder
- sampling frequency
- value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 標本化周波数に応じて標本化したデータを転
送する時間を、標本化周波数に応じて制御する。 【構成】 標本化周波数のクロックCLK1 (CLK2) が入力
されるカウンタ５と、カウンタ５のカウント値が入力さ
れ、カウント値が所定値に達するまでの時間幅の信号を
出力するデコーダ３と、前記所定値を指定するデコード
信号DCをデコーダ３へ与えるCPU ２とを備えて構成す
る。
送する時間を、標本化周波数に応じて制御する。 【構成】 標本化周波数のクロックCLK1 (CLK2) が入力
されるカウンタ５と、カウンタ５のカウント値が入力さ
れ、カウント値が所定値に達するまでの時間幅の信号を
出力するデコーダ３と、前記所定値を指定するデコード
信号DCをデコーダ３へ与えるCPU ２とを備えて構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、標本化周波数に応じて
標本化したデータをシリアルに転送する時間を制御する
データ転送時間制御回路に関するものである。
標本化したデータをシリアルに転送する時間を制御する
データ転送時間制御回路に関するものである。
【０００２】
【従来の技術】高速処理用のVRAMは、標本化した映像デ
ータをシリアルポートを介して入出力するSAM と呼ばれ
ているSRAM部と、映像データを記憶するDRAM部とを有し
ており、SRAM部からDRAM部へ標本化した映像データを転
送する。そして、SRAM部からDRAM部へ映像データを転送
する場合は、所定時間 (転送サイクル) ごとにSAM とDR
AM部との間で映像データの転送を行なう。この転送サイ
クルに要する時間はVRAMの仕様により最小時間Ｔmin が
規定されており、この転送サイクルの期間中は、外部か
らSAM へのアクセスを一時的に中断する必要がある。
ータをシリアルポートを介して入出力するSAM と呼ばれ
ているSRAM部と、映像データを記憶するDRAM部とを有し
ており、SRAM部からDRAM部へ標本化した映像データを転
送する。そして、SRAM部からDRAM部へ映像データを転送
する場合は、所定時間 (転送サイクル) ごとにSAM とDR
AM部との間で映像データの転送を行なう。この転送サイ
クルに要する時間はVRAMの仕様により最小時間Ｔmin が
規定されており、この転送サイクルの期間中は、外部か
らSAM へのアクセスを一時的に中断する必要がある。
【０００３】例えば、適宜の映像信号を、その映像信号
に応じた所定の標本化周波数ｆS により、水平周期当た
りａドット標本化した映像データを、シリアルポートを
介してDRAM部へ水平周期ごとに書き込む場合、即ち映像
データの転送を水平周期毎に行なう場合、転送サイクル
の最小時間Ｔmin を、標本化周波数で換算したドット数
ｂは、 ｂ＝ｆS ×Ｔmin …(1) となる。このようにドット数ｂは標本化周波数ｆS に依
存しており、標本化周波数ｆS の値が大きい程ドット数
ｂが多くなり、反対に標本化周波数ｆS の値が小さい程
ドット数ｂが少なくなる。しかし、ドット数ｂの値を固
定にした場合は、固定したドット数ｂが標本化周波数が
変わっても最小時間Ｔmin 内に得られるようにドット数
ｂの値を、VRAMを用いたシステムで仕様する最大の標本
化周波数に基づいて定めている。
に応じた所定の標本化周波数ｆS により、水平周期当た
りａドット標本化した映像データを、シリアルポートを
介してDRAM部へ水平周期ごとに書き込む場合、即ち映像
データの転送を水平周期毎に行なう場合、転送サイクル
の最小時間Ｔmin を、標本化周波数で換算したドット数
ｂは、 ｂ＝ｆS ×Ｔmin …(1) となる。このようにドット数ｂは標本化周波数ｆS に依
存しており、標本化周波数ｆS の値が大きい程ドット数
ｂが多くなり、反対に標本化周波数ｆS の値が小さい程
ドット数ｂが少なくなる。しかし、ドット数ｂの値を固
定にした場合は、固定したドット数ｂが標本化周波数が
変わっても最小時間Ｔmin 内に得られるようにドット数
ｂの値を、VRAMを用いたシステムで仕様する最大の標本
化周波数に基づいて定めている。
【０００４】
【発明が解決しようとする課題】このようにドット数ｂ
を、VRAMを用いるシステムで使用される最高の標本化周
波数に応じた値に定めて固定すると、低い標本化周波数
で標本化する映像信号の場合には、水平周期当たり標本
化した映像信号のデータ数であるａドットが少なくなる
ことによって、水平周期当たりの標本化したデータ数で
あるａドットの値に対するドット数ｂの値が占める時間
割合が大きくなる。つまりSAM へのアクセスを禁止する
時間が長くなり、水平周期当たりのSAM へのアクセス可
能時間が短縮する。
を、VRAMを用いるシステムで使用される最高の標本化周
波数に応じた値に定めて固定すると、低い標本化周波数
で標本化する映像信号の場合には、水平周期当たり標本
化した映像信号のデータ数であるａドットが少なくなる
ことによって、水平周期当たりの標本化したデータ数で
あるａドットの値に対するドット数ｂの値が占める時間
割合が大きくなる。つまりSAM へのアクセスを禁止する
時間が長くなり、水平周期当たりのSAM へのアクセス可
能時間が短縮する。
【０００５】しかし、標本化周波数はVRAMの使用者によ
り異なった値が選択される。そのため、使用する標本化
周波数の最高値と、最低値との差が大きい場合には、低
い標本化周波数で標本化される映像信号をVRAMに書込む
ことができる標本化したデータ数が減少する。それによ
り映像信号を標本化したデータが欠落して表示画像が欠
ける虞れがあるという問題がある。本発明は斯かる問題
に鑑み、信号を標本化する標本化周波数が大幅に異なる
場合でも、データを転送する時間を、標本化周波数に適
した時間に制御できるデータ転送時間制御回路を提供す
ることを目的とする。
り異なった値が選択される。そのため、使用する標本化
周波数の最高値と、最低値との差が大きい場合には、低
い標本化周波数で標本化される映像信号をVRAMに書込む
ことができる標本化したデータ数が減少する。それによ
り映像信号を標本化したデータが欠落して表示画像が欠
ける虞れがあるという問題がある。本発明は斯かる問題
に鑑み、信号を標本化する標本化周波数が大幅に異なる
場合でも、データを転送する時間を、標本化周波数に適
した時間に制御できるデータ転送時間制御回路を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るデータ転送
時間制御回路は、標本化周波数に応じて標本化したデー
タを転送する時間を制御するデータ転送時間制御回路に
おいて、前記標本化周波数に対応した信号をカウントす
るカウンタと、該カウンタのカウント値が入力され、カ
ウント値が所定値に達するまでの時間幅の信号を出力す
るデコーダと、前記所定値を指定すべき信号を前記デコ
ーダへ与える制御部とを備え、デコーダから出力される
信号により、データを転送する時間を規定すべく構成し
てあることを特徴とする。
時間制御回路は、標本化周波数に応じて標本化したデー
タを転送する時間を制御するデータ転送時間制御回路に
おいて、前記標本化周波数に対応した信号をカウントす
るカウンタと、該カウンタのカウント値が入力され、カ
ウント値が所定値に達するまでの時間幅の信号を出力す
るデコーダと、前記所定値を指定すべき信号を前記デコ
ーダへ与える制御部とを備え、デコーダから出力される
信号により、データを転送する時間を規定すべく構成し
てあることを特徴とする。
【０００７】
【作用】信号を標本化する標本化周波数に対応した信号
をカウンタがカウントして、そのカウント値をデコーダ
へ入力する。標本化周波数に基づき所定値を定めた信号
を制御部からデコーダへ与えると、カウンタのカウント
値が前記所定値に達するまで、デコーダから信号を出力
し、カウント値が所定値に達するとデコーダからの信号
が消滅する。これによりデコーダから出力される信号の
時間幅が、標本化周波数に応じて変わる。
をカウンタがカウントして、そのカウント値をデコーダ
へ入力する。標本化周波数に基づき所定値を定めた信号
を制御部からデコーダへ与えると、カウンタのカウント
値が前記所定値に達するまで、デコーダから信号を出力
し、カウント値が所定値に達するとデコーダからの信号
が消滅する。これによりデコーダから出力される信号の
時間幅が、標本化周波数に応じて変わる。
【０００８】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るデータ転送時間制御回路の
構成を示すブロック図である。映像信号SVD が入力され
る入力信号処理回路１は、データ抽出回路1a、クロック
発生回路1b及び標本化回路たるA/D(アナログ／デジタ
ル) 変換回路1cを有している。映像信号SVD はデータ抽
出回路1a及びA/D(アナログ／デジタル) 変換回路1cへ入
力される。データ抽出回路1aは映像信号SVD から標本化
周波数を決定するための同期信号、走査線数等のデータ
を抽出するようになしており、抽出したデータはデータ
バスDBを介してCPU ２へ入力される。CPU ２は、入力さ
れたデータに基づいて、例えばデータと対応させて予め
記憶している図示しないメモリから標本化周波数の値を
読出して標本化周波数を決定するようになしており、決
定した標本化周波数の周波数信号はデータバスDBを介し
て入力信号処理回路１のクロック発生回路1b及びA/D 変
換回路1cへ入力される。
述する。図１は本発明に係るデータ転送時間制御回路の
構成を示すブロック図である。映像信号SVD が入力され
る入力信号処理回路１は、データ抽出回路1a、クロック
発生回路1b及び標本化回路たるA/D(アナログ／デジタ
ル) 変換回路1cを有している。映像信号SVD はデータ抽
出回路1a及びA/D(アナログ／デジタル) 変換回路1cへ入
力される。データ抽出回路1aは映像信号SVD から標本化
周波数を決定するための同期信号、走査線数等のデータ
を抽出するようになしており、抽出したデータはデータ
バスDBを介してCPU ２へ入力される。CPU ２は、入力さ
れたデータに基づいて、例えばデータと対応させて予め
記憶している図示しないメモリから標本化周波数の値を
読出して標本化周波数を決定するようになしており、決
定した標本化周波数の周波数信号はデータバスDBを介し
て入力信号処理回路１のクロック発生回路1b及びA/D 変
換回路1cへ入力される。
【０００９】またCPU ２は、デコーダ３のデコード値
を、例えば標本化周波数に対応して予め記憶している図
示しないメモリから読出して決定し、そのデコード信号
DCはデコーダ３へ与えられる。更にCPU ２は決定した標
本化周波数の周波数信号をデータバスDBを介してクロッ
ク発生回路1b及びA/D 変換回路1cへ入力する。クロック
発生回路1bはそれに入力された標本化周波数の周波数信
号により、標本化周波数のクロックを発生するようにな
しており、発生したクロックはカウンタ５へカウント対
象として入力される。
を、例えば標本化周波数に対応して予め記憶している図
示しないメモリから読出して決定し、そのデコード信号
DCはデコーダ３へ与えられる。更にCPU ２は決定した標
本化周波数の周波数信号をデータバスDBを介してクロッ
ク発生回路1b及びA/D 変換回路1cへ入力する。クロック
発生回路1bはそれに入力された標本化周波数の周波数信
号により、標本化周波数のクロックを発生するようにな
しており、発生したクロックはカウンタ５へカウント対
象として入力される。
【００１０】A/D 変換回路1cはそれに入力された標本化
周波数の周波数信号により映像信号SVD を標本化周波数
でアナログ／デジタル変換して、映像信号SVD を標本化
するようになしており、標本化したデータDTはVRAM４へ
入力される。またデータ抽出回路1aで抽出した水平同期
信号HDはカウンタ５へリセット信号として入力される。
カウンタ５のカウント値はデコーダ３へ入力される。デ
コーダ３はカウンタ５から入力されたカウント値がCPU
２から入力されたデコード信号DCのデコード値に達する
までデコーダ３の出力をＨレベルになし、デコード値に
達するとＬレベルになす動作をするようになしており、
転送サイクルの時間を規定する転送時間規定信号STを出
力するようになっている。デコーダ３から出力される転
送時間規定信号STはVRAM制御回路６へ入力される。VRAM
制御回路６は、転送時間規定信号STが入力されている期
間、VRAM４においてデータをSRAM部からDRAM部へ転送さ
せる制御をするVRAM制御信号VCをVRAM４へ与える。
周波数の周波数信号により映像信号SVD を標本化周波数
でアナログ／デジタル変換して、映像信号SVD を標本化
するようになしており、標本化したデータDTはVRAM４へ
入力される。またデータ抽出回路1aで抽出した水平同期
信号HDはカウンタ５へリセット信号として入力される。
カウンタ５のカウント値はデコーダ３へ入力される。デ
コーダ３はカウンタ５から入力されたカウント値がCPU
２から入力されたデコード信号DCのデコード値に達する
までデコーダ３の出力をＨレベルになし、デコード値に
達するとＬレベルになす動作をするようになしており、
転送サイクルの時間を規定する転送時間規定信号STを出
力するようになっている。デコーダ３から出力される転
送時間規定信号STはVRAM制御回路６へ入力される。VRAM
制御回路６は、転送時間規定信号STが入力されている期
間、VRAM４においてデータをSRAM部からDRAM部へ転送さ
せる制御をするVRAM制御信号VCをVRAM４へ与える。
【００１１】次にこのように構成したデータ転送時間制
御回路の動作を、水平同期信号に同期してSRAM部からDR
AM部へデータの転送を開始する場合について、各部信号
のタイミングチャートを示す図２とともに説明する。映
像信号SVD が入力信号処理回路１へ入力されると、デー
タ抽出回路1aは入力された映像信号SVD から同期信号、
走査線数等、標本化周波数を決定するためのデータを抽
出し、データバスDBを介してCPU ２へ入力する。そうす
るとCPU ２は入力されたデータに対応する標本化周波数
の値を図示しないメモリから読出し映像信号SVD に適し
た標本化周波数を決定する。
御回路の動作を、水平同期信号に同期してSRAM部からDR
AM部へデータの転送を開始する場合について、各部信号
のタイミングチャートを示す図２とともに説明する。映
像信号SVD が入力信号処理回路１へ入力されると、デー
タ抽出回路1aは入力された映像信号SVD から同期信号、
走査線数等、標本化周波数を決定するためのデータを抽
出し、データバスDBを介してCPU ２へ入力する。そうす
るとCPU ２は入力されたデータに対応する標本化周波数
の値を図示しないメモリから読出し映像信号SVD に適し
た標本化周波数を決定する。
【００１２】そしてこの周波数信号をCPU ２からデータ
バスDBを介してクロック発生回路1b及びA/D 変換回路1c
へ入力する。またCPU ２は決定した標本化周波数に対応
したデコード値を図示しないメモリから読出し、例えば
“８”に決定し、このデコード信号DCをデコーダ３へ与
える。一方、クロック発生回路1bはCPU ２から入力され
た周波数信号に応じて、標本化周波数の例えば図２(c)
に示すクロックCLK1を出力する。またデータ抽出回路1a
は、映像信号SVD から図２(a) に示す水平同期信号HDを
抽出する。そしてクロックCLK1はカウント対象として、
水平同期信号HDはリセット信号としてカウンタ５へ入力
する。A/D 変換回路1cは標本化周波数の周波数信号によ
りアナログ／デジタル変換して映像信号SVD を標本化
し、標本化したデジタルの映像データDTをVRAM４へ入力
する。
バスDBを介してクロック発生回路1b及びA/D 変換回路1c
へ入力する。またCPU ２は決定した標本化周波数に対応
したデコード値を図示しないメモリから読出し、例えば
“８”に決定し、このデコード信号DCをデコーダ３へ与
える。一方、クロック発生回路1bはCPU ２から入力され
た周波数信号に応じて、標本化周波数の例えば図２(c)
に示すクロックCLK1を出力する。またデータ抽出回路1a
は、映像信号SVD から図２(a) に示す水平同期信号HDを
抽出する。そしてクロックCLK1はカウント対象として、
水平同期信号HDはリセット信号としてカウンタ５へ入力
する。A/D 変換回路1cは標本化周波数の周波数信号によ
りアナログ／デジタル変換して映像信号SVD を標本化
し、標本化したデジタルの映像データDTをVRAM４へ入力
する。
【００１３】このようにカウンタ５に水平同期信号HDが
入力されると、カウンタ５は水平同期信号HDの立上り時
点からクロックCLK1のカウントを開始し、そのカウント
値をデコーダ３へ入力する。カウンタ５のカウント値が
デコード信号DCのデコード値である“８”に達するまで
デコーダ３の出力はＨレベルとなり、カウント値がデコ
ード値に達するとＬレベルとなり、デコーダ３から図２
(b) に示す転送時間規定信号STを出力し、VRAM制御回路
６へ入力する。
入力されると、カウンタ５は水平同期信号HDの立上り時
点からクロックCLK1のカウントを開始し、そのカウント
値をデコーダ３へ入力する。カウンタ５のカウント値が
デコード信号DCのデコード値である“８”に達するまで
デコーダ３の出力はＨレベルとなり、カウント値がデコ
ード値に達するとＬレベルとなり、デコーダ３から図２
(b) に示す転送時間規定信号STを出力し、VRAM制御回路
６へ入力する。
【００１４】それによりVRAM制御回路６は、転送時間規
定信号STが出力されている期間、VRAM４においてデータ
をSRAM部からDRAM部へ転送させるVRAM制御信号VCを出力
しVRAM４へ与える。そして転送時間規定信号STが出力さ
れている期間において、VRAM４内でデータをSRAM部から
DRAM部へ転送する。つまり、標本化周波数に対応したク
ロックCLK1の場合は、８クロックで入力信号処理回路１
へ入力されている映像信号SVD に適した転送サイクルの
時間に規定できる。そしてドット数ｂは“８”となる。
定信号STが出力されている期間、VRAM４においてデータ
をSRAM部からDRAM部へ転送させるVRAM制御信号VCを出力
しVRAM４へ与える。そして転送時間規定信号STが出力さ
れている期間において、VRAM４内でデータをSRAM部から
DRAM部へ転送する。つまり、標本化周波数に対応したク
ロックCLK1の場合は、８クロックで入力信号処理回路１
へ入力されている映像信号SVD に適した転送サイクルの
時間に規定できる。そしてドット数ｂは“８”となる。
【００１５】次に、入力信号処理回路１へ種別が異なる
映像信号SVD を入力すると、前述したようにCPU ２によ
りその映像信号に適した標本化周波数が決定される。そ
して決定した標本化周波数によりクロック発生回路1bか
ら例えば図２(d) に示す周波数が低いクロックCLK2を出
力する。また、CPU ２は決定した標本化周波数に対応す
るデコード値を、例えば“４”に決定し、そのデコード
信号DCをデコーダ３へ与える。そしてカウンタ５は水平
同期信号HDの立上り時点からクロックCLK2をカウントし
始め、前述したようにカウンタ５のカウント値が、デコ
ード値である“４”に達するまで、デコーダ３から図２
(b) に示すＨレベルの転送時間規定信号STを出力し、転
送時間規定信号STが出力されている期間VRAM４内でデー
タをSRAM部からDRAM部へ転送する。
映像信号SVD を入力すると、前述したようにCPU ２によ
りその映像信号に適した標本化周波数が決定される。そ
して決定した標本化周波数によりクロック発生回路1bか
ら例えば図２(d) に示す周波数が低いクロックCLK2を出
力する。また、CPU ２は決定した標本化周波数に対応す
るデコード値を、例えば“４”に決定し、そのデコード
信号DCをデコーダ３へ与える。そしてカウンタ５は水平
同期信号HDの立上り時点からクロックCLK2をカウントし
始め、前述したようにカウンタ５のカウント値が、デコ
ード値である“４”に達するまで、デコーダ３から図２
(b) に示すＨレベルの転送時間規定信号STを出力し、転
送時間規定信号STが出力されている期間VRAM４内でデー
タをSRAM部からDRAM部へ転送する。
【００１６】つまり、種別が異なる映像信号が入力され
ると、その映像信号に適した標本化周波数が決定され、
標本化周波数に対応したクロックCLK2の場合は、４クロ
ックで、入力信号処理回路１へ入力されている映像周波
数に適した転送サイクルの時間に規定できる。そしてド
ット数ｂは“４”となる。したがって、転送サイクルに
必要な時間を、標本化周波数で換算したドット数ｂは、
標本化周波数に応じて変化し、水平周期当たりの標本化
したデータ数であるａドットの値に対応するドット数ｂ
の値が占める時間割合を増大させることがなく、SAM へ
のアクセスを禁止する時間を、標本化周波数に応じて適
正に与えることができる。
ると、その映像信号に適した標本化周波数が決定され、
標本化周波数に対応したクロックCLK2の場合は、４クロ
ックで、入力信号処理回路１へ入力されている映像周波
数に適した転送サイクルの時間に規定できる。そしてド
ット数ｂは“４”となる。したがって、転送サイクルに
必要な時間を、標本化周波数で換算したドット数ｂは、
標本化周波数に応じて変化し、水平周期当たりの標本化
したデータ数であるａドットの値に対応するドット数ｂ
の値が占める時間割合を増大させることがなく、SAM へ
のアクセスを禁止する時間を、標本化周波数に応じて適
正に与えることができる。
【００１７】そのため標本化周波数が大幅に異なる場合
であっても、VRAMに書き込むことができる標本化したデ
ータ数を減少させることがない。本実施例では、映像信
号を標本化周波数により標本化する場合について説明し
たが、映像信号以外の信号であっても同様の効果が得ら
れるのは勿論である。
であっても、VRAMに書き込むことができる標本化したデ
ータ数を減少させることがない。本実施例では、映像信
号を標本化周波数により標本化する場合について説明し
たが、映像信号以外の信号であっても同様の効果が得ら
れるのは勿論である。
【００１８】
【発明の効果】以上詳述したように本発明は、信号を標
本化する標本化周波数に対応する信号をカウントしてデ
コーダへ入力し、所定値を指定する信号をデコーダに与
えて、カウント値が所定値に達したときにデコーダが出
力する周波数の時間幅を規定するようにしたから、標本
化周波数が大幅に異なる場合であっても、デコーダから
出力される信号の時間幅を、標本化周波数に適した値に
制御することができる優れた効果を奏する。
本化する標本化周波数に対応する信号をカウントしてデ
コーダへ入力し、所定値を指定する信号をデコーダに与
えて、カウント値が所定値に達したときにデコーダが出
力する周波数の時間幅を規定するようにしたから、標本
化周波数が大幅に異なる場合であっても、デコーダから
出力される信号の時間幅を、標本化周波数に適した値に
制御することができる優れた効果を奏する。
【００１９】なお、標本化周波数により標本化した映像
データをSRAM部からDRAM部へ転送する時間を、このよう
に制御した場合は大幅に低い標本化周波数であっても、
データを転送する時間が適正になり、VRAMに書込むこと
がてきる標本化したデータの数が減少せず、データの欠
落が生じることがない。
データをSRAM部からDRAM部へ転送する時間を、このよう
に制御した場合は大幅に低い標本化周波数であっても、
データを転送する時間が適正になり、VRAMに書込むこと
がてきる標本化したデータの数が減少せず、データの欠
落が生じることがない。
【図１】本発明に係るデータ転送時間制御回路の構成を
示すブロック図である。
示すブロック図である。
【図２】各部信号のタイミングチャートである。
１ 入力信号処理回路 ２ CPU ３ デコーダ ５ カウンタ
Claims (1)
- 【請求項１】 標本化周波数に応じて標本化したデータ
を転送する時間を制御するデータ転送時間制御回路にお
いて、前記標本化周波数に対応した信号をカウントする
カウンタと、該カウンタのカウント値が入力され、カウ
ント値が所定値に達するまでの時間幅の信号を出力する
デコーダと、前記所定値を指定すべき信号を前記デコー
ダへ与える制御部とを備え、デコーダから出力される信
号により、データを転送する時間を規定すべく構成して
あることを特徴とするデータ転送時間制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6004771A JP2999914B2 (ja) | 1994-01-20 | 1994-01-20 | データ転送時間制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6004771A JP2999914B2 (ja) | 1994-01-20 | 1994-01-20 | データ転送時間制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07210665A true JPH07210665A (ja) | 1995-08-11 |
| JP2999914B2 JP2999914B2 (ja) | 2000-01-17 |
Family
ID=11593117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6004771A Expired - Fee Related JP2999914B2 (ja) | 1994-01-20 | 1994-01-20 | データ転送時間制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999914B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101634044B1 (ko) * | 2015-06-25 | 2016-06-27 | 연세대학교 산학협력단 | 무선 통신 시스템에서 데이터 송수신 방법 및 장치 |
-
1994
- 1994-01-20 JP JP6004771A patent/JP2999914B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101634044B1 (ko) * | 2015-06-25 | 2016-06-27 | 연세대학교 산학협력단 | 무선 통신 시스템에서 데이터 송수신 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2999914B2 (ja) | 2000-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831951B2 (ja) | 画像処理装置およびそのための集積化回路 | |
| US4713691A (en) | Interface circuit of video signal hard copy apparatus | |
| JPH04142649A (ja) | メモリ装置 | |
| JPH07210665A (ja) | データ転送時間制御回路 | |
| US20030164836A1 (en) | Method and apparatus for resetting a gray code counter | |
| JPS59211388A (ja) | ゴ−スト除去装置 | |
| US5608466A (en) | Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal | |
| JPH07170493A (ja) | データストリーム同期回路装置 | |
| US6154202A (en) | Image output apparatus and image decoder | |
| JPH06259049A (ja) | Ｃｒｔ表示装置の制御方式 | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JPH0233227B2 (ja) | ||
| KR0173252B1 (ko) | 화상처리 데이타 저장장치 | |
| JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
| JP3339215B2 (ja) | 間引きクロック生成回路 | |
| JPH07334136A (ja) | 画像信号のサンプリング方法及び装置 | |
| JP2998666B2 (ja) | シリアル・デジタル・データのフォーマット変換方法 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JPS6420146A (en) | Memory device | |
| JPS62249574A (ja) | ビデオメモリ | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JPH06195301A (ja) | データ転送方法 | |
| JPH0832063B2 (ja) | ビデオ信号処理回路 | |
| JPH08102851A (ja) | 画像拡大処理方法 | |
| JPH10268851A (ja) | 画像入力インターフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |