JPH07210277A - 出力回路 - Google Patents

Abstract

(57)【要約】 【目的】 バスドライバ等における出力端子から電源電
圧に対する電流の流れ込みを防止しつつ、その出力信号
振幅の拡大を図る。これにより、従来システムのバスに
適合しかつＴＴＬインタフェース条件を充分に満たしう
るＢｉ−ＣＭＯＳ型のバスインタフェース集積回路を実
現する。 【構成】 バスインタフェース集積回路ＢＩＦに搭載さ
れるバスドライバＢＤ０等を、電源電圧及び出力端子Ｄ
Ｏ０間ならびに出力端子ＤＯ０及び接地電位間にそれぞ
れ設けられるＮＰＮ型の出力トランジスタＴ１及びＴ２
を基本に構成するとともに、出力トランジスタＴ１と並
列形態に、そのゲートが出力トランジスタＴ１のベース
に結合されその基板部がダイオードＤ１を介して出力端
子ＤＯ０に結合されるＮチャンネルＭＯＳＦＥＴＮ７を
設け、出力トランジスタＴ２と並列形態に、そのゲート
が出力トランジスタＴ２のベースに結合されその基板部
が接地電位に結合されるＮチャンネルＭＯＳＦＥＴＮ８
を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は出力回路に関するもの
で、例えば、バスインタフェース集積回路に搭載される
いわゆるバイポーラＣＭＯＳ（以下、Ｂｉ−ＣＭＯＳと
略す）型のバスドライバに利用して特に有効な技術に関
するものである。

【０００２】

【従来の技術】トーテムポール形態に設けられた一対の
出力トランジスタ（この明細書では、バイポーラトラン
ジスタのことを単にトランジスタと略称する）をその基
本構成要素とするＢｉ−ＣＭＯＳ型のバスドライバがあ
り、このようなバスドライバを複数個搭載するバスイン
タフェース集積回路がある。バスインタフェース集積回
路は、例えば＋５Ｖ（ボルト）の電源電圧ＶＣＣを動作
電源とし、ＣＭＯＳ（相補型ＭＯＳ）レベルの入力信号
を受けて所定のバス駆動信号を形成する。

【０００３】＋５Ｖを動作電源とするバスインタフェー
ス集積回路について、例えば、１９９２年３月、株式会
社日立製作所発行の『日立Ｂｉ−ＣＭＯＳバスインタフ
ェースＩＣ ＨＤ７４ＢＣシリーズ データブック』に
記載されている。

【０００４】

【発明が解決しようとする課題】近年、集積回路の微細
加工技術の進展は目覚ましく、これにともなう半導体装
置の微細化・高集積化を受けて、動作電源の低電圧化が
進みつつある。このような中、本願発明者等は、上記記
載のバスインタフェース集積回路をもとに＋３Ｖの電源
電圧で動作しうる低電圧型のバスインタフェース集積回
路を開発しようとして、次のような問題点に直面した。
すなわち、従来のバスインタフェース集積回路に搭載さ
れるバスドライバのそれぞれは、例えば図４のバスドラ
イバＢＤ０に代表して示されるように、電源電圧ＶＣＣ
及び接地電位ＶＳＳ間にトーテムポール形態に設けられ
る一対の出力トランジスタＴ１及びＴ２をその基本構成
要素とする。このうち、出力トランジスタＴ１は、対応
する入力信号ＤＩ０がＰチャンネルＭＯＳＦＥＴＰ１及
びＮチャンネルＭＯＳＦＥＴＮ１からなる入力インバー
タＩＶの論理スレッショルドレベルＶＬＴより高いハイ
レベルとされるとき選択的にオン状態とされ、出力トラ
ンジスタＴ２は、対応する入力信号ＤＩ０が上記入力イ
ンバータＩＶの論理スレッショルドレベルＶＬＴより低
いロウレベルとされるとき選択的にオン状態とされる。
これにより、バスドライバＢＤ０の出力信号ＤＯ０は、
図５に例示されるように、対応する入力信号ＤＩ０がロ
ウレベルとされるとき、接地電位ＶＳＳつまり０Ｖより
出力トランジスタＴ２のコレクタエミッタ間電圧ＶＣＥ
だけ高いロウレベルとされ、対応する入力信号ＤＩ０が
ハイレベルとされるとき、電源電圧ＶＣＣつまり＋３Ｖ
より出力トランジスタＴ１のベースエミッタ間電圧ＶＢ
Ｅ分だけ低いハイレベルとされる。

【０００５】周知のように、出力トランジスタＴ１つま
りＮＰＮ型バイポーラトランジスタのベースエミッタ間
電圧ＶＢＥは、例えば０．７５Ｖ程度とされるため、バ
スドライバＢＤ０の出力信号ＤＯ０のハイレベルＶＯＨ
は、 ＶＯＨ＝ＶＣＣ−ＶＢＥ ＝３−０．７５ つまり２．２５Ｖとなる。しかし、電源電圧ＶＣＣに許
容された±１０％の電源変動を考慮した場合、電源電圧
ＶＣＣの最小値＋２．７Ｖに対応する出力信号ＤＯ０の
ハイレベルＶＯＨの最小値は１．９５Ｖとなり、ＴＴＬ
（トランジスタ・トランジスタ・ロジック）インタフェ
ースにおけるハイレベル最小値＋２Ｖを満たすことがで
きなくなって、システム構成上問題となる。

【０００６】一方、低電圧型のバスインタフェース集積
回路は、＋５Ｖを動作電源とする従来システムのバスに
も対応しうることがシステムとしての柔軟性を保持する
上で必要とされ、各バスドライバは、その出力端子つま
りバスの対応するビットに従来の＋５Ｖのハイレベル信
号が印加された場合でも、出力端子から＋３Ｖの電源電
圧ＶＣＣに対する電流の流れ込みを生じさせないことを
必須条件とする。この点、図４のバスドライバＢＤ０で
は、出力端子ＤＯ０に＋５Ｖのハイレベル信号が印加さ
れた場合、出力トランジスタＴ１のベースエミッタ間が
逆バイアス状態となって、電源電圧ＶＣＣへの電流の流
れ込みは生じない。

【０００７】なお、図６に例示されるように、バスイン
タフェース集積回路のバスドライバを、Ｐチャンネル型
及びＮチャンネル型の出力ＭＯＳＦＥＴ（金属酸化物半
導体型電界効果トランジスタ。この明細書では、ＭＯＳ
ＦＥＴをして絶縁ゲート型電界効果トランジスタの総称
とする）Ｐ３及びＮ１０を基本構成要素とするいわゆる
ＣＭＯＳ型とした場合、出力信号ＤＯ０のハイレベルは
電源電圧ＶＣＣまで引き上げられ、そのロウレベルも接
地電位ＶＳＳまで引き下げられる。ところが、このＣＭ
ＯＳ型バスドライバでは、出力端子ＤＯ０に電源電圧Ｖ
ＣＣより出力ＭＯＳＦＥＴＰ３のしきい値電圧分以上高
い＋５Ｖの信号が印加されたとき、出力ＭＯＳＦＥＴＰ
３のドレインと基板間に構成される寄生ダイオードがオ
ン状態となって電流の流れ込みが発生する。

【０００８】次に、図７に例示されるように、バスイン
タフェース集積回路のバスドライバを、Ｎチャンネル型
の２個の出力ＭＯＳＦＥＴＮ１１及びＮ１２を基本構成
要素とするいわゆるＮ／Ｎ型とした場合、出力端子ＤＯ
０に＋５Ｖのハイレベル信号が印加されたとしても、出
力ＭＯＳＦＥＴＮ１１のソース及び基板間が逆バイアス
状態となり、電流の流れ込みは生じない。ところが、出
力信号ＤＯ０のハイレベルは、出力ＭＯＳＦＥＴＮ１１
の基板効果によってそのしきい値電圧分だけ低下し、例
えばしきい値電圧を１．１Ｖとするとき、出力信号ＤＯ
０のハイレベルＶＯＨは約１．９ＶとなってＴＴＬイン
タフェース条件を満たさない。

【０００９】この発明の目的は、バスドライバ等におけ
る出力端子からの電流流れ込みを防止しつつ、その出力
信号振幅を拡大することにある。この発明の他の目的
は、従来システムのバスに適合しかつＴＴＬインタフェ
ース条件を満たしうるＢｉ−ＣＭＯＳ型のバスインタフ
ェース集積回路等を実現することにある。

【００１０】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、バスインタフェース集積回路
に搭載されるＢｉ−ＣＭＯＳ型のバスドライバ等を、電
源電圧及び出力端子間ならびに出力端子及び接地電位間
にそれぞれ設けられるＮＰＮ型の第１及び第２の出力ト
ランジスタを基本に構成するとともに、第１の出力トラ
ンジスタと並列形態に、そのゲートが第１の出力トラン
ジスタのベースに結合されその基板部がダイオード形態
とされるＮチャンネル型の第２のＭＯＳＦＥＴを介して
出力端子に結合されるＮチャンネル型の第１のＭＯＳＦ
ＥＴを設け、第２の出力トランジスタと並列形態に、そ
のゲートが第２の出力トランジスタのベースに結合され
その基板部が接地電位に結合されるＮチャンネル型の第
３のＭＯＳＦＥＴを設ける。

【００１２】

【作用】上記した手段によれば、出力端子に電源電圧よ
り大きな絶対値の信号が印加された場合の電流流れ込み
を防止しつつ、第１のＭＯＳＦＥＴの基板部における電
位を第２のＭＯＳＦＥＴのしきい値電圧分だけ引き下
げ、その基板効果によって出力端子における出力信号の
ハイレベルを電源電圧まで引き上げることができるとと
もに、第３のＭＯＳＦＥＴにより出力信号のロウレベル
を接地電位まで引き下げ、バスドライバ等の出力信号振
幅を拡大できる。この結果、従来システムのバスに適合
しかつＴＴＬインタフェース条件を充分に満たしうるＢ
ｉ−ＣＭＯＳ型のバスインタフェース集積回路等を実現
することができる。

【００１３】

【実施例】図１には、この発明が適用されたバスインタ
フェース集積回路ＢＩＦの第１の実施例の回路図が示さ
れ、図２には、図１のバスインタフェース集積回路ＢＩ
Ｆに搭載されるバスドライバＢＤ０の一実施例の入出力
特性図が示されている。これらの図をもとに、この実施
例のバスインタフェース集積回路ＢＩＦならびにバスド
ライバＢＤ０〜ＢＤ７の構成及び動作ならびにその特徴
について説明する。なお、図１の回路素子は、公知のＢ
ｉ−ＣＭＯＳ集積回路の製造技術により、単結晶シリコ
ンのような１個の半導体基板上に形成される。また、以
下の回路図において、そのチャンネル（バックゲート）
部に外向きの矢印が付されるＭＯＳＦＥＴはＰチャンネ
ル型であり、内向きの矢印が付されるＭＯＳＦＥＴはＮ
チャンネル型であって、バイポーラトランジスタはすべ
てＮＰＮ型である。

【００１４】図１において、バスインタフェース集積回
路ＢＩＦは、特に制限されないが、８個のバスドライバ
ＢＤ０〜ＢＤ７を搭載する。バスインタフェース集積回
路ＢＩＦには、図示されない前段回路から入力端子ＤＩ
０〜ＤＩ７を介して入力信号ＤＩ０〜ＤＩ７が供給さ
れ、出力制御端子ＯＥを介して出力制御信号ＯＥが供給
される。また、図示されない電源電圧入力端子ＶＣＣを
介してバスインタフェース集積回路ＢＩＦの動作電源と
なる電源電圧ＶＣＣ（第１の電源電圧）が供給され、図
示されない接地電位供給端子ＶＳＳを介して接地電位Ｖ
ＳＳ（第２の電源電圧）が供給される。一方、バスイン
タフェース集積回路ＢＩＦの出力端子ＤＯ０〜ＤＯ７
は、図示されないバスの対応するビットにそれぞれ結合
され、このバスは、他の図示されない複数の機能ユニッ
トに結合される。入力信号ＤＩ０〜ＤＩ７は、対応する
バスドライバＢＤ０〜ＢＤ７にそれぞれ供給され、出力
制御信号ＯＥは、バスドライバＢＤ０〜ＢＤ７に共通に
供給される。

【００１５】この実施例において、バスインタフェース
集積回路ＢＩＦはいわゆる低電圧型とされ、その動作電
源となる電源電圧ＶＣＣは、＋３Ｖのように比較的絶対
値の小さな正電位とされる。また、入力信号ＤＩ０〜Ｄ
Ｉ７ならびに出力制御信号ＯＥは、そのハイレベルを電
源電圧ＶＣＣつまり＋３Ｖとしそのロウレベルを接地電
位ＶＳＳつまり０ＶとするＣＭＯＳレベルの信号とされ
る。

【００１６】ここで、バスインタフェース集積回路ＢＩ
Ｆに搭載されるバスドライバＢＤ０〜ＢＤ７は、バスド
ライバＢＤ０に代表して示されるように、Ｐチャンネル
ＭＯＳＦＥＴＰ１及びＮチャンネルＭＯＳＦＥＴＮ１か
らなりその入力端子に対応する入力信号ＤＩ０〜ＤＩ７
を受ける入力インバータＩＶをそれぞれ含む。以下、バ
スドライバＢＤ０を例に、バスドライバの詳細な説明を
進める。他のバスドライバＢＤ１〜ＢＤ７は同一構成と
されるため、類推されたい。

【００１７】バスドライバＢＤ０は、さらに、電源電圧
ＶＣＣ及び出力端子ＤＯ０間ならびに出力端子ＤＯ０及
び接地電位ＶＳＳ間にそれぞれ設けられその基本構成要
素となるＮＰＮ型の２個の出力トランジスタＴ１（第１
の出力トランジスタ）及びＴ２（第２の出力トランジス
タ）を含む。このうち、出力トランジスタＴ１のベース
は、ＰチャンネルＭＯＳＦＥＴＰ２を介して電源電圧Ｖ
ＣＣに結合されるとともに、ＮチャンネルＭＯＳＦＥＴ
Ｎ３及びＮ４を介して接地電位ＶＳＳに結合される。ま
た、出力トランジスタＴ２のベースは、ＮチャンネルＭ
ＯＳＦＥＴＮ２を介して電源電圧ＶＣＣに結合されると
ともに、ＮチャンネルＭＯＳＦＥＴＮ５及びＮ６を介し
て接地電位ＶＳＳに結合される。ＭＯＳＦＥＴＰ２なら
びにＮ２及びＮ３のゲートには、上記入力インバータＩ
Ｖの出力信号が供給され、ＭＯＳＦＥＴＮ５のゲートに
は、そのインバータＶ２による反転信号が供給される。
ＭＯＳＦＥＴＮ４及びＮ６のゲートには、出力制御信号
ＯＥのインバータＶ１による反転信号が供給される。な
お、出力トランジスタＴ１のベースは、貫通電流を抑制
するための抵抗Ｒ１を介して電源電圧ＶＣＣに結合され
る。

【００１８】この実施例において、バスドライバＢＤ０
は、電源電圧ＶＣＣ及び出力端子ＤＯ０間つまり実質的
に出力トランジスタＴ１と並列形態に設けられるＮチャ
ンネルＭＯＳＦＥＴＮ７（第１のＭＯＳＦＥＴ）と、出
力端子ＤＯ０及び接地電位ＶＳＳ間つまり実質的に出力
トランジスタＴ２と並列形態に設けられるＮチャンネル
ＭＯＳＦＥＴＮ８（第３のＭＯＳＦＥＴ）とを含む。こ
のうち、ＭＯＳＦＥＴＮ７のゲートは、対応する出力ト
ランジスタＴ１のベースに結合され、そのＰ型基板部
は、ダイオードＤ１のカソードに結合される。ダイオー
ドＤ１のアノードは、出力端子ＤＯ０に結合される。一
方、ＭＯＳＦＥＴＮ８のゲートは、対応する出力トラン
ジスタＴ２のベースに結合され、そのＰ型基板部は接地
電位ＶＳＳに結合される。なお、ダイオードＤ１は、Ｍ
ＯＳＦＥＴＮ７のしきい値電圧Ｖｔｈｎに相当する順方
向電圧ＶＤＦを有するべく設計される。

【００１９】出力制御信号ＯＥがロウレベルとされると
き、バスドライバＢＤ０ではインバータＶ１の出力信号
がハイレベルとなり、ＭＯＳＦＥＴＮ４及びＮ６が入出
力ＤＯ０の論理レベルに関係なくオン状態となる。この
ため、出力トランジスタＴ１及びＴ２がカットオフ状態
となり、ＭＯＳＦＥＴＮ７及びＮ８もオフ状態となっ
て、出力端子ＤＯ０はいわゆるハイインピーダンス状態
となる。

【００２０】次に、出力制御信号ＯＥがハイレベルとさ
れるとき、バスドライバＢＤ０ではインバータＶ１の出
力信号がロウレベルとなり、ＭＯＳＦＥＴＮ４及びＮ６
はともにオフ状態となる。このとき、入力信号ＤＩ０が
入力インバータＩＶの論理スレッショルドレベルＶＬＴ
より低いロウレベルであると、入力インバータＩＶの出
力信号は電源電圧ＶＣＣのようなハイレベルとなり、入
力インバータＩＶの出力信号を受けるインバータＶ１の
出力信号はロウレベルとなる。このため、ＭＯＳＦＥＴ
Ｎ２及びＮ３がともにオン状態となり、ＭＯＳＦＥＴＰ
２及びＮ５はともにオフ状態となる。これにより、出力
トランジスタＴ２が、ＭＯＳＦＥＴＮ２を介するベース
電流を受けてオン状態となり、ＭＯＳＦＥＴＮ８もオン
状態となる。また、出力トランジスタＴ１は、そのベー
スがＭＯＳＦＥＴＮ３を介して接地電位ＶＳＳに結合さ
れることでカットオフ状態となり、ＭＯＳＦＥＴＮ７も
オフ状態とされる。この結果、バスドライバＢＤ０の出
力信号ＤＯ０は、図２に示されるように、まず出力トラ
ンジスタＴ２を介して接地電位ＶＳＳよりそのコレクタ
エミッタ間電圧ＶＣＥ分だけ高いロウレベルに急速に変
化された後、ＭＯＳＦＥＴＮ８を介して徐々に接地電位
ＶＳＳつまり０Ｖまで低下する。

【００２１】一方、出力制御信号ＯＥがハイレベルとさ
れるとき、入力信号ＤＩ０が入力インバータＩＶの論理
スレッショルドレベルＶＬＴより高いハイレベルである
と、入力インバータＩＶの出力信号は接地電位ＶＳＳの
ようなロウレベルとなり、入力インバータＩＶの出力信
号を受けるインバータＶ１の出力信号はハイレベルとな
る。このため、ＭＯＳＦＥＴＮ２及びＮ３はオフ状態と
なり、代わってＭＯＳＦＥＴＰ２及びＮ５がオン状態と
なる。これにより、出力トランジスタＴ１が、ＭＯＳＦ
ＥＴＰ２を介するベース電流を受けてオン状態となり、
ＭＯＳＦＥＴＮ７もオン状態となる。また、出力トラン
ジスタＴ２は、そのベースがＭＯＳＦＥＴＮ５を介して
接地電位ＶＳＳに結合されることでカットオフ状態とな
り、ＭＯＳＦＥＴＮ８もオフ状態とされる。この結果、
バスドライバＢＤ０の出力信号ＤＯ０は、図２に示され
るように、まず出力トランジスタＴ１を介して電源電圧
ＶＣＣよりそのベースエミッタ間電圧ＶＢＥ分だけ低い
ハイレベルに急速に変化された後、ＭＯＳＦＥＴＮ８を
介して徐々に引き上げられる。

【００２２】なお、出力端子ＤＯ０における出力信号Ｄ
Ｏ０が電源電圧ＶＣＣに近いハイレベルとされるとき、
ＭＯＳＦＥＴＮ７の基板部は、ダイオードＤ１を介して
出力信号ＤＯ０のハイレベルよりダイオードＤ１の順方
向電圧ＶＤＦ分だけ低いハイレベルとされる。また、ダ
イオードＤ１の順方向電圧ＶＤＦは、前述のように、Ｍ
ＯＳＦＥＴＮ７のしきい値電圧Ｖｔｈｎとなるように設
計される。このため、ＭＯＳＦＥＴＮ７は、基板効果に
よって、そのソース及びドレイン電位が基板部の電位よ
りダイオードＤ１の順方向電圧ＶＤＦつまりそのしきい
値電圧Ｖｔｈｎ分だけ高い電位となるまでの間、言い換
えるならばそのソース及びドレイン電位が電源電圧ＶＣ
Ｃとなるまでオン状態を持続する。この結果、出力信号
ＤＯ０のハイレベルは、ほぼ電源電圧ＶＣＣまで充分に
上昇する。

【００２３】以上のように、この実施例のバスインタフ
ェース集積回路ＢＩＦでは、バスドライバＢＤ０の出力
トランジスタＴ２と並列形態に言わばロウレベル補正用
のＭＯＳＦＥＴＮ８が設けられ、出力信号ＤＯ０のロウ
レベルが接地電位ＶＳＳに達するまで引き下げられると
ともに、出力トランジスタＴ１と並列形態に設けられる
ハイレベル補正用のＭＯＳＦＥＴＮ７がＮチャンネルＭ
ＯＳＦＥＴからなるにもかかわらず、その基板部がダイ
オードＤ１を介して対応する出力端子ＤＯ０に結合され
るために、出力信号ＤＯ０のハイレベルがほぼ電源電圧
ＶＣＣまで引き上げられる。したがって、バスドライバ
ＢＤ０の出力信号ＤＯ０の振幅が拡大され、ＴＴＬイン
タフェース条件を充分に満たしうるものとされる。

【００２４】ところで、バスインタフェース集積回路Ｂ
ＩＦが＋５Ｖを動作電源とする従来システムのバスに結
合され、バスドライバＢＤ０の出力端子ＤＯ０に電源電
圧ＶＣＣつまり＋３Ｖを超える＋５Ｖの信号が印加され
るとき、バスドライバＢＤ０では、出力トランジスタＴ
１のベース・エミッタ間が逆バイアス状態とされ、ＭＯ
ＳＦＥＴＮ７のソース・基板間も逆バイアス状態とされ
る。このため、出力端子ＤＯ０から電源電圧ＶＣＣに対
する電流の流れ込みがなくなり、バスインタフェース集
積回路ＢＩＦは従来システムのバスに適合しうるものと
なる。

【００２５】図３には、この発明が適用されたバスイン
タフェース集積回路ＢＩＦの第２の実施例の部分的な回
路図が示されている。なお、この実施例のバスインタフ
ェース集積回路ＢＩＦは、前記図１の実施例を基本的に
踏襲するものであるため、これと異なる部分についての
み説明を追加する。なお、バスドライバに関する以下の
説明は、代表して示されるバスドライバＢＤ０を例に進
められる。

【００２６】図３において、この実施例のバスインタフ
ェース集積回路ＢＩＦに搭載されるバスドライバＢＤ０
は、前記図１のダイオードＤ１に代えて、ＭＯＳＦＥＴ
Ｎ７のＰ型基板部と対応する出力端子ＤＯ０との間に設
けられるＮチャンネルＭＯＳＦＥＴＮ９（第２のＭＯＳ
ＦＥＴ）を含む。このＭＯＳＦＥＴＮ９のゲートは、出
力端子ＤＯ０からの静電破壊を防止するための保護抵抗
Ｒ２を介してそのドレインつまり出力端子ＤＯ０に結合
され、そのＰ型基板部はそのソースつまりＭＯＳＦＥＴ
Ｎ７の基板部に結合される。なお、ＭＯＳＦＥＴＮ９
は、ＭＯＳＦＥＴＮ７と同一のしきい値電圧Ｖｔｈｎを
有するべく設計される。

【００２７】これにより、ＭＯＳＦＥＴＮ９は、いわゆ
るダイオード形態とされ、ＭＯＳＦＥＴＮ７の基板部に
おける電位を出力端子ＤＯ０における出力信号ＤＯ０の
電位よりそのしきい値電圧Ｖｔｈｎ分だけ低くするため
のダイオード手段として作用する。この結果、この実施
例のバスインタフェース集積回路ＢＩＦは、前記図１の
実施例と同様な効果を有するものとなり、従来システム
のバスに適合しかつＴＴＬインタフェース条件を充分に
満たしうるものとなる。

【００２８】以上の実施例に示されるように、この発明
をバスインタフェース集積回路に搭載されるＢｉ−ＣＭ
ＯＳ型のバスドライバ等の出力回路に適用することで、
次のような作用効果を得ることができる。すなわち、 （１）バスインタフェース集積回路に搭載されるＢｉ−
ＣＭＯＳ型バスドライバ等を、電源電圧及び出力端子間
ならびに出力端子及び接地電位間にそれぞれ設けられる
ＮＰＮ型の第１及び第２の出力トランジスタを基本に構
成するとともに、第１の出力トランジスタと並列形態
に、そのゲートが第１の出力トランジスタのベースに結
合されその基板部がダイオード形態とされるＮチャンネ
ル型の第２のＭＯＳＦＥＴを介して出力端子に結合され
るＮチャンネル型の第１のＭＯＳＦＥＴを設け、第２の
出力トランジスタと並列形態に、そのゲートが第２の出
力トランジスタのベースに結合されその基板部が接地電
位に結合されるＮチャンネル型の第３のＭＯＳＦＥＴを
設けることで、出力端子に電源電圧より大きな絶対値の
信号が印加された場合における出力端子から電源電圧へ
の電流の流れ込みを防止することができるという効果が
得られる。

【００２９】（２）上記（１）項により、第１のＭＯＳ
ＦＥＴの基板部における電位を第２のＭＯＳＦＥＴのし
きい値電圧分だけ引き下げ、その基板効果によって出力
端子における出力信号のハイレベルを電源電圧まで引き
上げることができるとともに、第３のＭＯＳＦＥＴによ
り出力信号のロウレベルを接地電位まで引き下げ、バス
ドライバ等の出力信号振幅を拡大できるという効果が得
られる。 （３）上記（１）項及び（２）項により、従来システム
のバスに適合しかつＴＴＬインタフェース条件を充分に
満たしうるＢｉ−ＣＭＯＳ型のバスインタフェース集積
回路等を実現することができるという効果が得られる。

【００３０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１及び図３において、バスインタフェース集積回
路ＢＩＦは、任意数のバスドライバを搭載することがで
きるし、バスドライバ以外の複数の機能ユニットを搭載
することもできる。また、バスドライバＢＤ０等のロウ
レベル出力用の出力トランジスタＴ２は、例えばＭＯＳ
ＦＥＴＮ８のみで代用することがきる。さらに、バスイ
ンタフェース集積回路ＢＩＦの具体的な回路構成や電源
電圧の極性及び絶対値ならびに図２に示されるベースエ
ミッタ間電圧ＶＢＥ，コレクタエミッタ間電圧ＶＣＥ及
び順方向電圧ＶＤＦ等の具体値は、種々の実施形態を採
りうる。

【００３１】以上の説明では、主として本発明者により
なされた発明をその背景となった利用分野であるバスイ
ンタフェース集積回路に搭載されるＢｉ−ＣＭＯＳ型の
バスドライバに適用した場合について説明したが、それ
に限定されるものではなく、例えば、バスドライバとし
て単体で形成されるものやＢｉ−ＣＭＯＳ型のメモリ集
積回路装置に搭載される同様な出力バッファ等にも適用
できる。この発明は、少なくともハイレベル出力用のバ
イポーラトランジスタを有する出力回路ならびにこのよ
うな出力回路を含む装置又はシステムに広く適用でき
る。

【００３２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、バスインタフェース集積回
路に搭載されるＢｉ−ＣＭＯＳ型バスドライバ等を、電
源電圧及び出力端子間ならびに出力端子及び接地電位間
にそれぞれ設けられるＮＰＮ型の第１及び第２の出力ト
ランジスタを基本に構成するとともに、第１の出力トラ
ンジスタと並列形態に、そのゲートが第１の出力トラン
ジスタのベースに結合されその基板部がダイオード形態
とされるＮチャンネル型の第２のＭＯＳＦＥＴを介して
出力端子に結合されるＮチャンネル型の第１のＭＯＳＦ
ＥＴを設け、第２の出力トランジスタと並列形態に、そ
のゲートが第２の出力トランジスタのベースに結合され
その基板部が接地電位に結合されるＮチャンネル型の第
３のＭＯＳＦＥＴを設けることで、出力端子に電源電圧
より大きな絶対値の信号が印加された場合の電源電圧に
対する電流の流れ込みを防止しつつ、第１のＭＯＳＦＥ
Ｔの基板部における電位を第２のＭＯＳＦＥＴのしきい
値電圧分だけ引き下げ、その基板効果によって出力端子
における出力信号のハイレベルを電源電圧まで引き上げ
ることができるとともに、第３のＭＯＳＦＥＴにより出
力信号のロウレベルを接地電位まで引き下げ、バスドラ
イバ等の出力信号振幅を拡大することができる。この結
果、従来システムのバスに適合しかつＴＴＬインタフェ
ース条件を充分に満たしうるＢｉ−ＣＭＯＳ型のバスイ
ンタフェース集積回路等を実現することができる。

【図面の簡単な説明】

【図１】この発明が適用されたバスインタフェース集積
回路の第１の実施例を示す回路図である。

【図２】図１のバスインタフェース集積回路に搭載され
るバスドライバの一実施例を示す入出力特性図である。

【図３】この発明が適用されたバスインタフェース集積
回路の第２の実施例を示す部分的な回路図である。

【図４】従来のバスインタフェース集積回路の一例を示
す部分的な回路図である。

【図５】図４のバスインタフェース集積回路に搭載され
るバスドライバの一例を示す入出力特性図である。

【図６】従来のバスインタフェース集積回路の他の一例
を示す部分的な回路図である。

【図７】従来のバスインタフェース集積回路のさらに他
の一例を示す部分的な回路図である。

【符号の説明】

ＢＩＦ・・・バスインタフェース集積回路、ＢＤ０〜Ｂ
Ｄ７・・・バスドライバ、ＩＶ・・入力インバータ、Ｄ
Ｉ０〜ＤＩ７・・・入力端子、ＤＯ０〜ＤＯ７・・・出
力端子、ＯＥ・・・出力制御端子。Ｐ１〜Ｐ３・・・Ｐ
チャンネルＭＯＳＦＥＴ、Ｎ１〜Ｎ１２・・・Ｎチャン
ネルＭＯＳＦＥＴ、Ｔ１〜Ｔ２・・・ＮＰＮ型バイポー
ラトランジスタ、Ｄ１・・・ダイオード、Ｖ１〜Ｖ６・
・・インバータ、ＮＡ１〜ＮＡ２・・・ナンドゲート、
ＮＯ１〜ＮＯ２・・・ノアゲート、Ｒ１〜Ｒ２・・・抵
抗。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の電源電圧と出力端子との間に設け
   られるＮＰＮ型の第１の出力トランジスタと、実質的に
   上記第１の出力トランジスタと並列形態に設けられその
   ゲートが上記第１の出力トランジスタのベースに結合さ
   れるＮチャンネル型の第１のＭＯＳＦＥＴと、そのカソ
   ードが上記第１のＭＯＳＦＥＴの基板部に結合されその
   アノードが上記出力端子に結合されるダイオード手段と
   を含むことを特徴とする出力回路。
2. 【請求項２】 上記ダイオード手段は、そのソース及び
   基板部が上記第１のＭＯＳＦＥＴの基板部に結合されそ
   のドレインが直接またそのゲートが保護抵抗を介して上
   記出力端子にそれぞれ結合されるＮチャンネル型の第２
   のＭＯＳＦＥＴからなるものであることを特徴とする請
   求項１の出力回路。
3. 【請求項３】 上記出力回路は、上記出力端子と第２の
   電源電圧との間に設けられるＮＰＮ型の第２の出力トラ
   ンジスタと、実質的に上記第２の出力トランジスタと並
   列形態に設けられそのゲートが上記第２の出力トランジ
   スタのベースに結合されるＮチャンネル型の第３のＭＯ
   ＳＦＥＴとを含むものであることを特徴とする請求項１
   又は請求項２の出力回路。
4. 【請求項４】 上記出力回路は、バスドライバを構成す
   るものであって、このバスドライバは、バスインタフェ
   ース集積回路に搭載されるものであることを特徴とする
   請求項１，請求項２又は請求項３の出力回路。