JPH07202727A - 電力および時間を節約した初期トレースバック - Google Patents
電力および時間を節約した初期トレースバックInfo
- Publication number
- JPH07202727A JPH07202727A JP6281689A JP28168994A JPH07202727A JP H07202727 A JPH07202727 A JP H07202727A JP 6281689 A JP6281689 A JP 6281689A JP 28168994 A JP28168994 A JP 28168994A JP H07202727 A JPH07202727 A JP H07202727A
- Authority
- JP
- Japan
- Prior art keywords
- traceback
- length
- symbol
- predetermined
- predetermined length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
- H04L1/006—Trellis-coded modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 無線通話に関し、特にビタビ復号器内で短い
長さのトレースバックを実行する。 【構成】 元のブランチデータはレジスタ２８に記憶さ
れる。記号インスタントと関連した元のブランチデータ
がデジタル信号プロセッサＤＳＰ２０からコプロセッサ
３０への指令により更新される。第１の予め定められた
トレースバック長さがトレースバック長さレジスタ３８
に記憶される。第１の予め定められたトレースバック長
さは小さくい。トレースバックがＤＳＰ２０からコプロ
セッサ３０に単一の指令を与えることでより開始され
る。ビタビ復号器は更新とトレースバック指示と間で変
わる。予め定められた記号インスタントには、トレース
バック長さは第２の予め定められた長さまで増大する。
第２の長さは、予め定められた記号に対して選択され
る。
長さのトレースバックを実行する。 【構成】 元のブランチデータはレジスタ２８に記憶さ
れる。記号インスタントと関連した元のブランチデータ
がデジタル信号プロセッサＤＳＰ２０からコプロセッサ
３０への指令により更新される。第１の予め定められた
トレースバック長さがトレースバック長さレジスタ３８
に記憶される。第１の予め定められたトレースバック長
さは小さくい。トレースバックがＤＳＰ２０からコプロ
セッサ３０に単一の指令を与えることでより開始され
る。ビタビ復号器は更新とトレースバック指示と間で変
わる。予め定められた記号インスタントには、トレース
バック長さは第２の予め定められた長さまで増大する。
第２の長さは、予め定められた記号に対して選択され
る。
Description
【０００１】
【産業上の利用分野】本発明は一般的にはデジタルセル
ラー電話のような無線通信に関し、特に電力と時間を節
約するためにビタビ復号器内で短い長さのトレースバッ
クの実行をする技術に関する。
ラー電話のような無線通信に関し、特に電力と時間を節
約するためにビタビ復号器内で短い長さのトレースバッ
クの実行をする技術に関する。
【０００２】
【従来の技術】無線波は光の速度で伝達する。セルラー
無線通信においては、送信された信号は屈折、回折また
は反射のために、多数回受信器に到達する。屈折は、送
信された信号の伝達の経路が地球のカーブに従って曲げ
られることによって起きる。回折は、伝達の経路が障害
物の周囲を通過する際に発生する。反射は、送信された
信号が大気、または地形、水タンクあるいは建物のよう
な障害物により跳ねることで発生する。これらの現象の
それぞれは、受信器において多数の信号が受信される原
因となる。これらの信号のそれぞれは、最初は初めに送
信された信号であった。受信された信号のそれぞれは、
それが通過する特定の経路により特異的に破壊される。
各信号は、伝達の経路の長さの違いによって僅かに異な
る時間で受信される。送信器が移動セルラー電話のよう
な移動体である場合、受信信号は変化する。送信された
信号がデジタル記号である場合、記号間の干渉が生じ、
またこれは数記号インスタント間間隔にわたる。受信器
はこれらの変化して受信された信号から送信された信号
を信頼性高く抽出しなければならない。
無線通信においては、送信された信号は屈折、回折また
は反射のために、多数回受信器に到達する。屈折は、送
信された信号の伝達の経路が地球のカーブに従って曲げ
られることによって起きる。回折は、伝達の経路が障害
物の周囲を通過する際に発生する。反射は、送信された
信号が大気、または地形、水タンクあるいは建物のよう
な障害物により跳ねることで発生する。これらの現象の
それぞれは、受信器において多数の信号が受信される原
因となる。これらの信号のそれぞれは、最初は初めに送
信された信号であった。受信された信号のそれぞれは、
それが通過する特定の経路により特異的に破壊される。
各信号は、伝達の経路の長さの違いによって僅かに異な
る時間で受信される。送信器が移動セルラー電話のよう
な移動体である場合、受信信号は変化する。送信された
信号がデジタル記号である場合、記号間の干渉が生じ、
またこれは数記号インスタント間間隔にわたる。受信器
はこれらの変化して受信された信号から送信された信号
を信頼性高く抽出しなければならない。
【０００３】多重チャネルにおいては、搬送波毎に、時
分割多重アクセス符号化情報が送信される。Ｇｒｏｕｐ
Ｓｅｃｉａｌ Ｍｏｂｉｌｅ（ＧＳＭ）規格によれ
ば、搬送波毎に８つのチャネルがある。各チャネルに
は、１．５ミリ秒の時間スロットが設けられている。各
時間スロットには、しばしば送信バーストを呼ばれる、
ビットのフレームが送信の間に提供される。各フレーム
のビットの一部はシステム用途のためのトレーニングビ
ットとして除外される。トレーニングセグメントのビッ
ト、またはそれらの一部は、チャネル特性を補償するた
めに、復号処理に適合する手段として使用される。しか
しながら、チャネル特性が送信バーストが送信される間
の全体の時間にわたって変化するのに対して、これらの
ビットはフレームが送信される間に一度だけしか受信さ
れず、トレーニングセグメントの間におけるチャネル特
性は全体のフレームのチャネル特性を表すものではない
分割多重アクセス符号化情報が送信される。Ｇｒｏｕｐ
Ｓｅｃｉａｌ Ｍｏｂｉｌｅ（ＧＳＭ）規格によれ
ば、搬送波毎に８つのチャネルがある。各チャネルに
は、１．５ミリ秒の時間スロットが設けられている。各
時間スロットには、しばしば送信バーストを呼ばれる、
ビットのフレームが送信の間に提供される。各フレーム
のビットの一部はシステム用途のためのトレーニングビ
ットとして除外される。トレーニングセグメントのビッ
ト、またはそれらの一部は、チャネル特性を補償するた
めに、復号処理に適合する手段として使用される。しか
しながら、チャネル特性が送信バーストが送信される間
の全体の時間にわたって変化するのに対して、これらの
ビットはフレームが送信される間に一度だけしか受信さ
れず、トレーニングセグメントの間におけるチャネル特
性は全体のフレームのチャネル特性を表すものではない
【０００４】ビタビ復号器は、フォワード誤差補正を提
供する、最尤系列復号器である。ビタビ復号器は、ビッ
トストリームのような、符号化された記号の列を復号す
る際に使用される。ビットストリームは、ビットの各組
が記号インスタントを表して種々の媒体を通しての送信
をする電気無線システムにおける符号化された情報を表
す。復号処理においては、ビタビ復号器は、どの１つの
ビット列が最も送信された可能性があるかを判断するた
めに、各記号インスタントにおいて、可能性のあるビッ
ト列の列を通して逆の作業を行なう。１つの記号インス
タントにおけるあるビット状態から次ぎの、続いて起き
る、記号インスタントの可能性のある遷移は、限定され
る。ある状態から次の状態へのそれぞれの可能性のある
遷移は、グラフ的に示され、またこれはブランチとして
定義される。相互接続されたブランチは、パスとして定
義される。各状態は、ビットストリームにおける次のビ
ットの受領により、限られた数の次の状態への遷移を行
なう。そして、記号処理の間に、あるパスは生かし、他
は生かさない。生かすべき最も可能性のあるパスを判断
する際に、許されないこれらの遷移を削減することで、
計算上の効率の達成される。バータビ復号器は、典型的
には、各ブランチに関連したブランチ距離を定義または
計算し、このブランチ距離を用いてどのパスを生かす
か、およびどのパスを生かさないかを判断する。
供する、最尤系列復号器である。ビタビ復号器は、ビッ
トストリームのような、符号化された記号の列を復号す
る際に使用される。ビットストリームは、ビットの各組
が記号インスタントを表して種々の媒体を通しての送信
をする電気無線システムにおける符号化された情報を表
す。復号処理においては、ビタビ復号器は、どの１つの
ビット列が最も送信された可能性があるかを判断するた
めに、各記号インスタントにおいて、可能性のあるビッ
ト列の列を通して逆の作業を行なう。１つの記号インス
タントにおけるあるビット状態から次ぎの、続いて起き
る、記号インスタントの可能性のある遷移は、限定され
る。ある状態から次の状態へのそれぞれの可能性のある
遷移は、グラフ的に示され、またこれはブランチとして
定義される。相互接続されたブランチは、パスとして定
義される。各状態は、ビットストリームにおける次のビ
ットの受領により、限られた数の次の状態への遷移を行
なう。そして、記号処理の間に、あるパスは生かし、他
は生かさない。生かすべき最も可能性のあるパスを判断
する際に、許されないこれらの遷移を削減することで、
計算上の効率の達成される。バータビ復号器は、典型的
には、各ブランチに関連したブランチ距離を定義または
計算し、このブランチ距離を用いてどのパスを生かす
か、およびどのパスを生かさないかを判断する。
【０００５】ブランチ距離は、各可能性のあるブランチ
に対して、記号インスタント毎に計算される。各パス
は、関連した距離、蓄積コストを有し、これは各記号イ
ンスタント毎に更新される。それぞれの可能性のある遷
移のために、次の状態への蓄積コストは、可能性のある
遷移のためのブランチ距離と先の状態におけるパスの蓄
積コストとの合計より少なくなるように計算される。
に対して、記号インスタント毎に計算される。各パス
は、関連した距離、蓄積コストを有し、これは各記号イ
ンスタント毎に更新される。それぞれの可能性のある遷
移のために、次の状態への蓄積コストは、可能性のある
遷移のためのブランチ距離と先の状態におけるパスの蓄
積コストとの合計より少なくなるように計算される。
【０００６】ある記号インスタントから次の記号インス
タントへの遷移にいくつかのパスを残存させるととも
に、可能性のあるブランチを通って戻る、記号インスタ
ントにおける最も少ない最小蓄積コストからの、ただ１
つの最小蓄積コスト経路がある。アレイ内の順序的な記
号インスタントを表すことは、トレリス（ｔｒｅｌｌｉ
ｓ）と称されている。与えられた記号インスタントから
開始される最小蓄積コストパスの同定は、トレースバッ
クと称される。最小蓄積コストパスが延びるトレリスを
通って戻る記号インスタントの数は、トレースバックの
長さ、または深さである。トレースバックの端における
最小蓄積コストに関連したトレリス内の個々の状態は、
当該記号インスタントにおいて送信された最尤系列ビッ
ト内に変換される。このビットは、復号された記号と称
される。
タントへの遷移にいくつかのパスを残存させるととも
に、可能性のあるブランチを通って戻る、記号インスタ
ントにおける最も少ない最小蓄積コストからの、ただ１
つの最小蓄積コスト経路がある。アレイ内の順序的な記
号インスタントを表すことは、トレリス（ｔｒｅｌｌｉ
ｓ）と称されている。与えられた記号インスタントから
開始される最小蓄積コストパスの同定は、トレースバッ
クと称される。最小蓄積コストパスが延びるトレリスを
通って戻る記号インスタントの数は、トレースバックの
長さ、または深さである。トレースバックの端における
最小蓄積コストに関連したトレリス内の個々の状態は、
当該記号インスタントにおいて送信された最尤系列ビッ
ト内に変換される。このビットは、復号された記号と称
される。
【０００７】
【発明が解決しようとする課題】歴史的には、ビタビ復
号器は、符号化された記号を復号するために固定長さの
トレースバックを使用している。トレースバック長さが
長いほど、復号された記号を判断する際の精度が高くな
る。モジュールアドレス処理を使用する際には、トレリ
スは環状に現れる。まだオーバーライトされていない先
の送信バーストからの最初の長いトレースバックは、残
存するブランチデータを有するトレリスの一部内へ回旋
する。当該技術においては、まだオーバーライトされて
いない先の送信バーストからのブランチの元のデータへ
回旋することからトレースバックを最小限にするため
に、最初に短い長さのトレースバックをビタビ復号器内
に提供する技術の必要性がある。
号器は、符号化された記号を復号するために固定長さの
トレースバックを使用している。トレースバック長さが
長いほど、復号された記号を判断する際の精度が高くな
る。モジュールアドレス処理を使用する際には、トレリ
スは環状に現れる。まだオーバーライトされていない先
の送信バーストからの最初の長いトレースバックは、残
存するブランチデータを有するトレリスの一部内へ回旋
する。当該技術においては、まだオーバーライトされて
いない先の送信バーストからのブランチの元のデータへ
回旋することからトレースバックを最小限にするため
に、最初に短い長さのトレースバックをビタビ復号器内
に提供する技術の必要性がある。
【０００８】
【課題を解決するための手段】本発明によれば、残存す
るブランチデータのトレリスを通してパスをトレースす
るためにデジタル通信システムを動作させる方法が開示
されている。トレースバックは、復号された記号を判断
する。この残存するブランチデータのトレリスはレジス
ターのアレイに記憶されている。本発明の方法は、第１
の予め定められたトレースバック長さを有するトレース
バックを記号インスタント列から始めることを含む。各
トレースバックは、復号された記号を判断するため、ト
レリスを通して、第１の予め定められた数の記号インス
タントにおいてパスを戻してトレースする。これら復号
された記号は、典型的には無視される。まだトレースバ
ックがオーバーライトされていない先の送信バーストか
ら残存するブランチデータ内への回旋を最小限にするた
めに、第１の予め定められたトレースバック長さは小さ
い。予め定められた記号インスタントにおいてトレース
バック長さは第２の予め定められた長さまで増大する。
第２の予め定められた長さは、トレースバックが先の送
信バーストからの残存するブランチデータ内に回旋しな
いようにするため、予め定められた記号インスタントに
対して選択される。トレースバックから判断された符号
化された第２の予め定められた長さを持つ記号は、最後
の復号された記号として保持される。
るブランチデータのトレリスを通してパスをトレースす
るためにデジタル通信システムを動作させる方法が開示
されている。トレースバックは、復号された記号を判断
する。この残存するブランチデータのトレリスはレジス
ターのアレイに記憶されている。本発明の方法は、第１
の予め定められたトレースバック長さを有するトレース
バックを記号インスタント列から始めることを含む。各
トレースバックは、復号された記号を判断するため、ト
レリスを通して、第１の予め定められた数の記号インス
タントにおいてパスを戻してトレースする。これら復号
された記号は、典型的には無視される。まだトレースバ
ックがオーバーライトされていない先の送信バーストか
ら残存するブランチデータ内への回旋を最小限にするた
めに、第１の予め定められたトレースバック長さは小さ
い。予め定められた記号インスタントにおいてトレース
バック長さは第２の予め定められた長さまで増大する。
第２の予め定められた長さは、トレースバックが先の送
信バーストからの残存するブランチデータ内に回旋しな
いようにするため、予め定められた記号インスタントに
対して選択される。トレースバックから判断された符号
化された第２の予め定められた長さを持つ記号は、最後
の復号された記号として保持される。
【０００９】本発明の他の実施例においては、第３の予
め定められた長さを有する中間のトレースバックが実行
される。第３の予め定められた長さはの大きさは、第１
の予め定められた長さよりも大きく、また第２の予め定
められた長さよりも小さい。
め定められた長さを有する中間のトレースバックが実行
される。第３の予め定められた長さはの大きさは、第１
の予め定められた長さよりも大きく、また第２の予め定
められた長さよりも小さい。
【００１０】
【実施例】次に、本発明の実施例を添付図面を参照して
説明する。図１のブロックダイヤグラムに示されたトラ
ンシーバ１０は、本発明の図示的な実施例である。トラ
ンシーバ１０は、通信システムまたは移動デジタルセル
ラー電話のような通信システムの一部である。トランシ
ーバ１０は、送信器１２と受信器１４とから構成され
る。
説明する。図１のブロックダイヤグラムに示されたトラ
ンシーバ１０は、本発明の図示的な実施例である。トラ
ンシーバ１０は、通信システムまたは移動デジタルセル
ラー電話のような通信システムの一部である。トランシ
ーバ１０は、送信器１２と受信器１４とから構成され
る。
【００１１】図２は、トランシーバ１０の部分的なより
詳細なブロックダイヤグラムである。トランシーバ１０
は、誤差補正コプロセッサ３０を備えたデジタル信号プ
ロセッサ（ＤＳＰ）２０を有している。誤差補正コプロ
セッサ３０は、ＤＳＰ２０内に埋め込まれる。ＤＳＰ２
０のランダムアクセスメモリ（ＲＡＭ）は、トレースバ
ックＲＡＭ２８として割り当てられている。選択的に
は、専用のＲＡＭを設けても良い。トレースバックＲＡ
Ｍ２８は、ＤＳＰ２０とコプロセッサ３０の双方にアク
セス可能である。
詳細なブロックダイヤグラムである。トランシーバ１０
は、誤差補正コプロセッサ３０を備えたデジタル信号プ
ロセッサ（ＤＳＰ）２０を有している。誤差補正コプロ
セッサ３０は、ＤＳＰ２０内に埋め込まれる。ＤＳＰ２
０のランダムアクセスメモリ（ＲＡＭ）は、トレースバ
ックＲＡＭ２８として割り当てられている。選択的に
は、専用のＲＡＭを設けても良い。トレースバックＲＡ
Ｍ２８は、ＤＳＰ２０とコプロセッサ３０の双方にアク
セス可能である。
【００１２】コプロセッサ３０にデータを書き込むおよ
びこれからデータを読み出すために仕様される間接アド
レス技術が用いられる。コプロセッサ３０内のアドレス
にあるレジスタにデータを書き込むためには、アドレス
レジスタ２４にアドレスを書き込む、またデータレジス
タ２６にデータを書き込む。アドレスはＤＳＰ２０から
コプロセッサ３０内のアドレス発生器に転送されて、対
応するレジスタのアドレスに変換される。コプロセッサ
３０内のアドレスにあるレジスタからデータを読み出す
ためには、ＤＳＰ２０のアドレスレジスタ２４内にアド
レスが書き込まれる。このアドレスは、コプロセッサに
転送され、コプロセッサ内の対応するレジスタのアドレ
スには変換される。コプロセッサのレジスタにアドレス
されたデータは、ＤＳＰ２０のデータ読取りレジスタ２
６により読み出される。指示レジスタ２２内に指示を書
き込むことで、指示はコプロセッサに渡される。
びこれからデータを読み出すために仕様される間接アド
レス技術が用いられる。コプロセッサ３０内のアドレス
にあるレジスタにデータを書き込むためには、アドレス
レジスタ２４にアドレスを書き込む、またデータレジス
タ２６にデータを書き込む。アドレスはＤＳＰ２０から
コプロセッサ３０内のアドレス発生器に転送されて、対
応するレジスタのアドレスに変換される。コプロセッサ
３０内のアドレスにあるレジスタからデータを読み出す
ためには、ＤＳＰ２０のアドレスレジスタ２４内にアド
レスが書き込まれる。このアドレスは、コプロセッサに
転送され、コプロセッサ内の対応するレジスタのアドレ
スには変換される。コプロセッサのレジスタにアドレス
されたデータは、ＤＳＰ２０のデータ読取りレジスタ２
６により読み出される。指示レジスタ２２内に指示を書
き込むことで、指示はコプロセッサに渡される。
【００１３】上記の方法において、混合受信信号ＺＩと
ＺＱ、混合タップ重みＨＩ（ｎ）およびＨＱ（ｎ）、ｎ
＝１，２，…，５、ソフト記号Ｓ0 からＳ5 並びに発生
された多項式Ｇ0 からＧ5 は、コプロセッサ１０内部の
ブランチ距離ユニット１５４の入力として提供される。
ブランチ距離ユニットは、個々の更新ユニット３２あた
り２つのブランチ距離値ＢＭ０とＢＭ１を提供する。ブ
ランチ距離値は、蓄積コストを更新するために当該分野
で公知のように利用される。
ＺＱ、混合タップ重みＨＩ（ｎ）およびＨＱ（ｎ）、ｎ
＝１，２，…，５、ソフト記号Ｓ0 からＳ5 並びに発生
された多項式Ｇ0 からＧ5 は、コプロセッサ１０内部の
ブランチ距離ユニット１５４の入力として提供される。
ブランチ距離ユニットは、個々の更新ユニット３２あた
り２つのブランチ距離値ＢＭ０とＢＭ１を提供する。ブ
ランチ距離値は、蓄積コストを更新するために当該分野
で公知のように利用される。
【００１４】更新ユニット３２はトレースバックユニッ
ト３６に、最小蓄積コスト（ＭＡＣ）レジスタ４２に記
憶されている最小蓄積コストを提供する。更新ユニット
３２は同様に、その内で最小蓄積コストが発生したトレ
ースバックＲＡＭ２８のアドレスを提供し、またこのア
ドレスをＭＩＤＸレジスタ４０に記憶する。
ト３６に、最小蓄積コスト（ＭＡＣ）レジスタ４２に記
憶されている最小蓄積コストを提供する。更新ユニット
３２は同様に、その内で最小蓄積コストが発生したトレ
ースバックＲＡＭ２８のアドレスを提供し、またこのア
ドレスをＭＩＤＸレジスタ４０に記憶する。
【００１５】トレースバックユニット３６は、トレース
バックＲＡＭ２８に、トレリスを通る最小蓄積コスト経
路を規定する個々の状態情報、並びに復号された記号中
のソフト判断機密レベルを提供する。トレースバックの
最後に、更新ユニット３２はまた、復号された記号のレ
ジスタ（ＤＳＲ）３４を経由してＤＳＰ２０に復号され
た記号を提供する。
バックＲＡＭ２８に、トレリスを通る最小蓄積コスト経
路を規定する個々の状態情報、並びに復号された記号中
のソフト判断機密レベルを提供する。トレースバックの
最後に、更新ユニット３２はまた、復号された記号のレ
ジスタ（ＤＳＲ）３４を経由してＤＳＰ２０に復号され
た記号を提供する。
【００１６】トレースバック長さレジスタ（ＴＢＬＲ）
４０は、トレースバック長さが記憶されたレジスタであ
る、トレースバック長さは、ＴＢＬＲ４０内に記憶され
た現在のトレースバック長さをオーバーライトすること
で変更することができる。この方法において、トレース
バック長さはプログラム可能である。ＤＳＰ２０からコ
プロセッサ３０へのトレースバック指示により開始され
るトレースバックは、実行することができ、またトレー
スバック長さは先のまたは次のトレースバックとは異な
ることができる。ＤＳＰ２０からの更新指示により、ト
レースバックＲＡＭの他のセルは、トレリスが構成され
るのと共に満たされる。トレースバックは２つの更新指
示の間、または更新指示の後のトレリスが完了して更新
すべき記号がない時にも、実行することができる。この
ようなトレースバックは、異なる長さとすることがで
き、また多数のトレースバックを単一の記号インスタン
トに実行することもできる。
４０は、トレースバック長さが記憶されたレジスタであ
る、トレースバック長さは、ＴＢＬＲ４０内に記憶され
た現在のトレースバック長さをオーバーライトすること
で変更することができる。この方法において、トレース
バック長さはプログラム可能である。ＤＳＰ２０からコ
プロセッサ３０へのトレースバック指示により開始され
るトレースバックは、実行することができ、またトレー
スバック長さは先のまたは次のトレースバックとは異な
ることができる。ＤＳＰ２０からの更新指示により、ト
レースバックＲＡＭの他のセルは、トレリスが構成され
るのと共に満たされる。トレースバックは２つの更新指
示の間、または更新指示の後のトレリスが完了して更新
すべき記号がない時にも、実行することができる。この
ようなトレースバックは、異なる長さとすることがで
き、また多数のトレースバックを単一の記号インスタン
トに実行することもできる。
【００１７】図３に、典型的には、基地局または移動デ
ジタルセルラー電話により他のものに送信される情報の
提示的なフレーム、あるいは送信バースト１００を示し
た。送信バーストは、予め定めた数のビットを含んでい
る。各フレームは開始ビット１０２、第１セットの情報
ビット１０４、トレーニングビット１０６、第２セット
の情報ビット１０８並びに終了ビット１１０を含んでい
る。典型的には、３つの開始および終了ビット、各セッ
トの情報ビット内の５８ビット、並びに２６トレーニン
グビット、合計でフレーム当たり１４８ビットがある。
トレーニングビットは同様に公知である。開始および終
了ビットは公知であり、典型的には０である。
ジタルセルラー電話により他のものに送信される情報の
提示的なフレーム、あるいは送信バースト１００を示し
た。送信バーストは、予め定めた数のビットを含んでい
る。各フレームは開始ビット１０２、第１セットの情報
ビット１０４、トレーニングビット１０６、第２セット
の情報ビット１０８並びに終了ビット１１０を含んでい
る。典型的には、３つの開始および終了ビット、各セッ
トの情報ビット内の５８ビット、並びに２６トレーニン
グビット、合計でフレーム当たり１４８ビットがある。
トレーニングビットは同様に公知である。開始および終
了ビットは公知であり、典型的には０である。
【００１８】トレーニングビットは、送信する基地局と
受信する移動デジタルセルラー電話との間のチャネルの
最初の評価を計算するために使用される。完全なデジタ
ル信号が送信される。しかしながら、受信した信号はノ
イズや干渉により破壊される。移動デジタルセルラー電
話はその周囲を通って移動するため、信号が送信および
受信されるチャネルの特性が変化する。
受信する移動デジタルセルラー電話との間のチャネルの
最初の評価を計算するために使用される。完全なデジタ
ル信号が送信される。しかしながら、受信した信号はノ
イズや干渉により破壊される。移動デジタルセルラー電
話はその周囲を通って移動するため、信号が送信および
受信されるチャネルの特性が変化する。
【００１９】図４は、トレースバックＲＡＭ２８内のト
レリスダイアグラムを示したものである。各状態または
記号インスタント（水平に示した）において、範囲が０
から２C-1 である多くの状態（垂直に示した）がある。
ここで、Ｃは制限長である。これらの２C-1 の状態は、
個別状態と称される。図４に示したトレリスダイヤグラ
ムは、当該分野で公知なように、時間において１つの記
号インスタントで構成される。セルを含む各記号インス
タントにトレリスが入っている。ＤＳＰ２０からコプロ
セッサ３０への単一の更新指示により、更新ユニット３
２による更新動作が開始されてトレリスが入るセルが生
成される。各記号インスタントにおいて、図４に示した
図示的な実施例のそれぞれの個別状態は、次の記号イン
スタントにおいて２つの可能性のある個別状態だけに遷
移する。よって、次の記号インスタントにおける個別状
態は、それへの遷移が始まった２つだけの可能性のある
先の個別状態を有している。他の符号器は次の状態への
３つ以上の状態を持つ。
レリスダイアグラムを示したものである。各状態または
記号インスタント（水平に示した）において、範囲が０
から２C-1 である多くの状態（垂直に示した）がある。
ここで、Ｃは制限長である。これらの２C-1 の状態は、
個別状態と称される。図４に示したトレリスダイヤグラ
ムは、当該分野で公知なように、時間において１つの記
号インスタントで構成される。セルを含む各記号インス
タントにトレリスが入っている。ＤＳＰ２０からコプロ
セッサ３０への単一の更新指示により、更新ユニット３
２による更新動作が開始されてトレリスが入るセルが生
成される。各記号インスタントにおいて、図４に示した
図示的な実施例のそれぞれの個別状態は、次の記号イン
スタントにおいて２つの可能性のある個別状態だけに遷
移する。よって、次の記号インスタントにおける個別状
態は、それへの遷移が始まった２つだけの可能性のある
先の個別状態を有している。他の符号器は次の状態への
３つ以上の状態を持つ。
【００２０】ある記号インスタントにおける個別状態か
ら次の記号インスタントにおける個別状態へのそれぞれ
の可能性のある遷移のために、各記号インスタントにお
いてブランチ距離が計算される。ブランチ距離を計算す
るための種々の方法は当該分野では公知である。与えら
れた次の個別状態への２つのブランチ遷移におけるブラ
ンチ距離が計算され、次いでそれぞれの元の個別状態の
蓄積コストが加えられる。これにより２つの可能な蓄積
コスト合計が得られる。これら２つの可能な蓄積コスト
合計の比較が行われる。２つの合計のより小さいものの
ような外項ブランチ距離が、次の状態の蓄積コストとし
て選択される。より小さい合計に対応する遷移が、２つ
の可能性のある元の個別状態から与えられた次の個別状
態へのより望ましい遷移である。より望ましい遷移の残
存するブランチデータは、当該分野において公知のよう
に、与えられた次の個別状態への残存するブランチとし
て、トレースバックＲＡＭ２８（図４のトレリスを構成
する）内に記憶される。より小さい合計は、次の個別状
態の蓄積コストである。この処理が次の個別状態のそれ
ぞれに対して繰り返され、また、ビットストリーム内の
すべての記号が復号されるまで各記号インスタントに対
しても繰り返される。
ら次の記号インスタントにおける個別状態へのそれぞれ
の可能性のある遷移のために、各記号インスタントにお
いてブランチ距離が計算される。ブランチ距離を計算す
るための種々の方法は当該分野では公知である。与えら
れた次の個別状態への２つのブランチ遷移におけるブラ
ンチ距離が計算され、次いでそれぞれの元の個別状態の
蓄積コストが加えられる。これにより２つの可能な蓄積
コスト合計が得られる。これら２つの可能な蓄積コスト
合計の比較が行われる。２つの合計のより小さいものの
ような外項ブランチ距離が、次の状態の蓄積コストとし
て選択される。より小さい合計に対応する遷移が、２つ
の可能性のある元の個別状態から与えられた次の個別状
態へのより望ましい遷移である。より望ましい遷移の残
存するブランチデータは、当該分野において公知のよう
に、与えられた次の個別状態への残存するブランチとし
て、トレースバックＲＡＭ２８（図４のトレリスを構成
する）内に記憶される。より小さい合計は、次の個別状
態の蓄積コストである。この処理が次の個別状態のそれ
ぞれに対して繰り返され、また、ビットストリーム内の
すべての記号が復号されるまで各記号インスタントに対
しても繰り返される。
【００２１】トレースバックＲＡＭ２８はモジュールア
ドレス処理を用いてアドレスされる。これにより、有限
の長さのアレイが環状となる。ここで、符号１から６４
で示した６４個の記号インスタントを有するアレイ内で
記号インスタント３０から開始される長さ６０のトレー
スバックを考える。トレースバックが完了した後、トレ
ースバックは記号インスタント３４内で終端する。トレ
ースバックが記号インスタント３０から開始すると、ト
レースは記号インスタント２９、２８、２７を通って記
号インスタント１、記号インスタント６４、６３、６２
…を通って、記号インスタント３４に達するまで下る。
記号インスタント３４においては、最小蓄積コストに関
連する個別状態は、復号された記号内に変換される。
ドレス処理を用いてアドレスされる。これにより、有限
の長さのアレイが環状となる。ここで、符号１から６４
で示した６４個の記号インスタントを有するアレイ内で
記号インスタント３０から開始される長さ６０のトレー
スバックを考える。トレースバックが完了した後、トレ
ースバックは記号インスタント３４内で終端する。トレ
ースバックが記号インスタント３０から開始すると、ト
レースは記号インスタント２９、２８、２７を通って記
号インスタント１、記号インスタント６４、６３、６２
…を通って、記号インスタント３４に達するまで下る。
記号インスタント３４においては、最小蓄積コストに関
連する個別状態は、復号された記号内に変換される。
【００２２】トレリスが完了するまで待つことで、各記
号インスタントにおいて復号された記号が得られる。次
いで、最小蓄積コストを有する最後の記号字内の個別状
態から開始し、トレースをトレリスを一度通って戻る。
この記号インスタントは当該分野では公知であるので、
このトレースバックの各記号インスタントにおいて、元
の個別状態は復号された記号内に変換される。
号インスタントにおいて復号された記号が得られる。次
いで、最小蓄積コストを有する最後の記号字内の個別状
態から開始し、トレースをトレリスを一度通って戻る。
この記号インスタントは当該分野では公知であるので、
このトレースバックの各記号インスタントにおいて、元
の個別状態は復号された記号内に変換される。
【００２３】選択的には、トレリスの構成の間における
各記号インスタントにおいて、先の記号インスタントに
おいて復号された記号を得るために、予め定めた長さの
トレースバック動作を開始することができる。先の記号
インスタントは、トレースバックが開始された記号イン
スタントである現在の記号インスタントに、トレースバ
ック長さだけ先立つ。トレースバックＲＡＭはブランチ
からのデータで満たされているので、ＡＳＰ２０は更新
とトレースバックとの間で指示を変える。各トレースバ
ックは記号を復号する。すべての更新が完了した後は、
更新指示は省かれて、続くトレースバックは残りの記号
を復号する。これにより記号インスタントが増加し、そ
の他のトレースバックが実施され、またその他の復号さ
れた記号を提供する。こうして、決まった長さのトレー
スバックのために、続いている記号インスタントにおい
て一連の復号された記号が復号される。
各記号インスタントにおいて、先の記号インスタントに
おいて復号された記号を得るために、予め定めた長さの
トレースバック動作を開始することができる。先の記号
インスタントは、トレースバックが開始された記号イン
スタントである現在の記号インスタントに、トレースバ
ック長さだけ先立つ。トレースバックＲＡＭはブランチ
からのデータで満たされているので、ＡＳＰ２０は更新
とトレースバックとの間で指示を変える。各トレースバ
ックは記号を復号する。すべての更新が完了した後は、
更新指示は省かれて、続くトレースバックは残りの記号
を復号する。これにより記号インスタントが増加し、そ
の他のトレースバックが実施され、またその他の復号さ
れた記号を提供する。こうして、決まった長さのトレー
スバックのために、続いている記号インスタントにおい
て一連の復号された記号が復号される。
【００２４】本発明によれば、トレリスがトレースバッ
クＲＡＭ２８内に構成されているので、第１の予め定め
られた長さのトレースバックが各記号インスタントにお
いて実行される。トレースバックがオーバーライトされ
ていない先の送信バーストから残存するブランチデータ
内への回旋するのを最小限にするために、第１の予め定
められたトレースバック長さは小さい。予め定められた
記号インスタントにおいて、トレースバック長さは第２
の予め定められた長さまで増大する。第２の予め定めら
れた長さは、トレースバックが先の送信バーストからの
残存するブランチデータ内に回旋しないようにするた
め、予め定められた記号インスタントに対して選択され
る。トレースバックから判断された符号化された第２の
予め定められた長さを持つ記号は、最後の復号された記
号として保持される。選択的には、第３の予め定められ
た長さを有する中間のトレースバックが実行される。第
３の予め定められた長さはの大きさは、第１の予め定め
られた長さよりも大きく、また第２の予め定められた長
さよりも小さい。これらの中間長さのトレースバックを
採用して復号された記号はチャネル順応に用いられる。
クＲＡＭ２８内に構成されているので、第１の予め定め
られた長さのトレースバックが各記号インスタントにお
いて実行される。トレースバックがオーバーライトされ
ていない先の送信バーストから残存するブランチデータ
内への回旋するのを最小限にするために、第１の予め定
められたトレースバック長さは小さい。予め定められた
記号インスタントにおいて、トレースバック長さは第２
の予め定められた長さまで増大する。第２の予め定めら
れた長さは、トレースバックが先の送信バーストからの
残存するブランチデータ内に回旋しないようにするた
め、予め定められた記号インスタントに対して選択され
る。トレースバックから判断された符号化された第２の
予め定められた長さを持つ記号は、最後の復号された記
号として保持される。選択的には、第３の予め定められ
た長さを有する中間のトレースバックが実行される。第
３の予め定められた長さはの大きさは、第１の予め定め
られた長さよりも大きく、また第２の予め定められた長
さよりも小さい。これらの中間長さのトレースバックを
採用して復号された記号はチャネル順応に用いられる。
【００２５】図５に一例を示し、図において矢印はトレ
ースバックを図式ために使用されている。矢印の後部
は、トレースバックが開始される記号インスタントの上
部に位置している。矢印の長さは、トレースバックの長
さを表している。矢印の頭部は、記号が復号された先の
記号インスタントの上部に位置している。各記号インス
タントのためのトレースバック長さは図６に示した。
ースバックを図式ために使用されている。矢印の後部
は、トレースバックが開始される記号インスタントの上
部に位置している。矢印の長さは、トレースバックの長
さを表している。矢印の頭部は、記号が復号された先の
記号インスタントの上部に位置している。各記号インス
タントのためのトレースバック長さは図６に示した。
【００２６】最初のトレースバック長さは、トレースバ
ック長さレジスタ３８に書き込まれる。トレリスが形成
されると、第１のトレースバック長さを持つトレースバ
ック５０１が実行される。ＤＳＰ２０からコプロセッサ
３０へのの単一の指示によりトレースバックユニット３
６によりトレースバックが開始される。第１のトレース
バック長さは、例１のように、非常に短い。トレースバ
ックは、先の送信バーストからの残存するブランチデー
タを有したトレリスの一部内に回旋する。このトレース
バックの最後における復号された記号は一般的には無視
される。
ック長さレジスタ３８に書き込まれる。トレリスが形成
されると、第１のトレースバック長さを持つトレースバ
ック５０１が実行される。ＤＳＰ２０からコプロセッサ
３０へのの単一の指示によりトレースバックユニット３
６によりトレースバックが開始される。第１のトレース
バック長さは、例１のように、非常に短い。トレースバ
ックは、先の送信バーストからの残存するブランチデー
タを有したトレリスの一部内に回旋する。このトレース
バックの最後における復号された記号は一般的には無視
される。
【００２７】続くトレースバック５０２、５０３、５０
４および５０５は、トレースバックユニットい繰り返し
て指示を与えることで、第１のフィードバック長さを有
して実行することができる。このようなトレースバック
の最後において復号された記号は、一般的には無視され
る。復号された記号が無視される非常に短いトレースバ
ック長さを持ったトレースバックを実行することは、機
密レベルが低い記号を発生させるのに費やされた時間と
エネルギーの資源を最小にする。
４および５０５は、トレースバックユニットい繰り返し
て指示を与えることで、第１のフィードバック長さを有
して実行することができる。このようなトレースバック
の最後において復号された記号は、一般的には無視され
る。復号された記号が無視される非常に短いトレースバ
ック長さを持ったトレースバックを実行することは、機
密レベルが低い記号を発生させるのに費やされた時間と
エネルギーの資源を最小にする。
【００２８】トレリスの構成の間における第１の予め定
められた記号インスタントにおいて、フィードバック長
さは第２のトレースバック長さに変更される。これは、
トレースバック長さレジスタ３８に第２のトレースバッ
ク長さをオーバーライトすることで、達成される。典型
的には、第２のトレースバック長さは、第１のトレース
バック長さよりも大きい。トレースバックは、先のバー
ストから残存するブランチデータを有するトレリスの一
部内に回旋しないように、第２のトレースバック長さを
有したトレースバックが、第１の予め定められた記号イ
ンスタントから開始される。例えば、記号インスタント
３２において、長さ３１のトレースバック５３２は、記
号インスタント１内の復号された記号の結果として開始
することができる。記号インスタント列内で開始された
第２のトレースバック長さを持つトレースバックからの
復号された記号は、復号された記号の列となる。第２の
トレースバック長さを持ったトレースバックからの結果
としての復号された記号は、復号処理の間における機密
レベルのために、最後の復号された記号と称される。ト
レースバック長さを長くする程、復号された記号を判断
する際の正確さが大きくなり、このため、復号された記
号内の機密が高まる。最後に復号された記号は２進数で
ある。最後に復号された信号がどのように使用されるか
は、当該分野では公知である。
められた記号インスタントにおいて、フィードバック長
さは第２のトレースバック長さに変更される。これは、
トレースバック長さレジスタ３８に第２のトレースバッ
ク長さをオーバーライトすることで、達成される。典型
的には、第２のトレースバック長さは、第１のトレース
バック長さよりも大きい。トレースバックは、先のバー
ストから残存するブランチデータを有するトレリスの一
部内に回旋しないように、第２のトレースバック長さを
有したトレースバックが、第１の予め定められた記号イ
ンスタントから開始される。例えば、記号インスタント
３２において、長さ３１のトレースバック５３２は、記
号インスタント１内の復号された記号の結果として開始
することができる。記号インスタント列内で開始された
第２のトレースバック長さを持つトレースバックからの
復号された記号は、復号された記号の列となる。第２の
トレースバック長さを持ったトレースバックからの結果
としての復号された記号は、復号処理の間における機密
レベルのために、最後の復号された記号と称される。ト
レースバック長さを長くする程、復号された記号を判断
する際の正確さが大きくなり、このため、復号された記
号内の機密が高まる。最後に復号された記号は２進数で
ある。最後に復号された信号がどのように使用されるか
は、当該分野では公知である。
【００２９】トレースバック５０１が先の送信バースト
からの元のブランチデータを有するトレースバックＲＡ
Ｍ２８内のトレリスのセル内に回旋する一方で、トレー
スバック５０２から５３６はしない。１つ以上のトレー
スバックが先に送信されたバーストからトレリスのセル
内に回旋できることも、本発明の範囲内である。
からの元のブランチデータを有するトレースバックＲＡ
Ｍ２８内のトレリスのセル内に回旋する一方で、トレー
スバック５０２から５３６はしない。１つ以上のトレー
スバックが先に送信されたバーストからトレリスのセル
内に回旋できることも、本発明の範囲内である。
【００３０】選択的な図式的な実施例においては、トレ
ースバックのいくつかは第３のトレースバック長さを有
して実行される。これらのトレースバックは短命な復号
された記号を生じる。第２の予め定められた記号インス
タントには、トレースバック長さレジスタ３８内の値を
オーバーライトすることで、トレースバック長さが第２
のトレースバック長さに変更される。典型的には、第３
のトレースバック長さは、第１のトレースバック長さよ
り大きく、第２のトレースバック長さよりも短い。典型
的には、第３のトレースバック長さの大きさは、第２の
予め定められた記号インスタントの大きさよりも大き
く、これによりトレースバックが先に送信バーストから
の残存するブランチデータを有するトレリスの部分に回
旋しない。図７と８に示した例では、第３の長さ５が記
号インスタント６において導入される。トレースバック
７０６がなされる。第３のトレースバック長さは、記号
インスタント３１の間保持される。第２のトレースバッ
ク長さを有したトレースバックの結果生じた復号記号
は、短命な復号された記号と称される。短命な復号され
た記号は２進数であり、当該分野において公知のように
チャネル順応などに使用される。
ースバックのいくつかは第３のトレースバック長さを有
して実行される。これらのトレースバックは短命な復号
された記号を生じる。第２の予め定められた記号インス
タントには、トレースバック長さレジスタ３８内の値を
オーバーライトすることで、トレースバック長さが第２
のトレースバック長さに変更される。典型的には、第３
のトレースバック長さは、第１のトレースバック長さよ
り大きく、第２のトレースバック長さよりも短い。典型
的には、第３のトレースバック長さの大きさは、第２の
予め定められた記号インスタントの大きさよりも大き
く、これによりトレースバックが先に送信バーストから
の残存するブランチデータを有するトレリスの部分に回
旋しない。図７と８に示した例では、第３の長さ５が記
号インスタント６において導入される。トレースバック
７０６がなされる。第３のトレースバック長さは、記号
インスタント３１の間保持される。第２のトレースバッ
ク長さを有したトレースバックの結果生じた復号記号
は、短命な復号された記号と称される。短命な復号され
た記号は２進数であり、当該分野において公知のように
チャネル順応などに使用される。
【００３１】第１の予め定められた記号インスタント、
この例では３２においては、トレースバック長さは、第
２のトレースバック長さ、この例では３１をトレースバ
ック長さレジスタ３８に書き込むことで変更される。ト
レースバックは第２のトレースバック長さを有して実行
され、最後の復号された記号が判断される。
この例では３２においては、トレースバック長さは、第
２のトレースバック長さ、この例では３１をトレースバ
ック長さレジスタ３８に書き込むことで変更される。ト
レースバックは第２のトレースバック長さを有して実行
され、最後の復号された記号が判断される。
【００３２】上記の説明において、例示的な数値は本発
明の種々の実施例を説明するためのものであり、本発明
はこれらに限定されるものではない。本発明の範囲内に
おいて、種々の長さおよび列のトレースバックを実施す
ることができる。
明の種々の実施例を説明するためのものであり、本発明
はこれらに限定されるものではない。本発明の範囲内に
おいて、種々の長さおよび列のトレースバックを実施す
ることができる。
【００３３】本発明は、通信システムおよびこの技術を
含んだ集積回路を用いた装置において特に有用である。
このような通信システムおよび装置は、トレースバック
をどの記号インスタントからでもプログラムされた長さ
で始めることができるという特徴がある。この方法によ
り、短いトレースバックを採用して電力消費を低減し、
計算時間が節約される。
含んだ集積回路を用いた装置において特に有用である。
このような通信システムおよび装置は、トレースバック
をどの記号インスタントからでもプログラムされた長さ
で始めることができるという特徴がある。この方法によ
り、短いトレースバックを採用して電力消費を低減し、
計算時間が節約される。
【００３４】以上の本発明の例示的な実施例では、配管
系を組み入れた説明はしなかったが、当業者であれば、
配管系のデザインに利用することで、計算効率が増大す
ることは理解できるものである。配管系は、先のデータ
組により計算を完了する前に、新しいデータ組により計
算を初期化することで達成できる。配管系において使用
されるラッチが多いほど、配管系の深さは大きくなる。
配管系は、配管を充填するために必要な計算時間におけ
る初期の潜在を生じるが、加算器や減算器などの資源の
使用を最大限とできる。結果として、本発明によれば、
電力消費を低減し、計算時間を節約することができる。
系を組み入れた説明はしなかったが、当業者であれば、
配管系のデザインに利用することで、計算効率が増大す
ることは理解できるものである。配管系は、先のデータ
組により計算を完了する前に、新しいデータ組により計
算を初期化することで達成できる。配管系において使用
されるラッチが多いほど、配管系の深さは大きくなる。
配管系は、配管を充填するために必要な計算時間におけ
る初期の潜在を生じるが、加算器や減算器などの資源の
使用を最大限とできる。結果として、本発明によれば、
電力消費を低減し、計算時間を節約することができる。
【図１】本発明の図示的な実施例による、トランシーバ
のブロックダイヤグラムである。
のブロックダイヤグラムである。
【図２】誤差補正コプロセッサを有したデジタル信号プ
ロセッサを示したトランシーバ受信器の部分的なブロッ
クダイヤグラムである。
ロセッサを示したトランシーバ受信器の部分的なブロッ
クダイヤグラムである。
【図３】例示的な送信バースト内の構成を示した説明図
である。
である。
【図４】本発明を説明するために有用なトレリスダイヤ
グラムを表したマトリックスの図式的な説明図である。
グラムを表したマトリックスの図式的な説明図である。
【図５】記号インスタントの変化の際に開始される、種
々の長さのトレースバックの図式的な説明図である。
々の長さのトレースバックの図式的な説明図である。
【図６】図５の種々のトレースバック長さを、記号イン
スタントによりグラフ的に表した説明図である。
スタントによりグラフ的に表した説明図である。
【図７】中間の長さのトレースバックを示した、図５に
類似した種々の長さのトレースバックの図式的な説明図
である。
類似した種々の長さのトレースバックの図式的な説明図
である。
【図８】図７の種々のトレースバック長さをグラフ的に
表した説明図である。
表した説明図である。
１０ トランシーバ １２ 送信器 １４ 受信器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー スチーヴン エラード イギリス国 アールジー12 ５ユーエー, バークシャー，ビンフィールド，ボルトン ズ レーン 29 (72)発明者 モハメッド シャフィウル モビン アメリカ合衆国 18052 ペンシルヴァニ ア，ホワイトホール，コーナーストーン プレイス 112
Claims (2)
- 【請求項１】 復号された記号を判断するために、現行
送信バーストの各種記号インスタントから残存ブランチ
データのトレリスを介してパスをトレースするビタビ復
合器を含むデジタル通信システム（例えば１０）の動作
方法において、トレリスはひとつの記憶レジスタアレイ
に記憶されており、前記方法には第１の記号インスタン
トから第１の予め決めた長さにわたるトレースバックを
開始する工程が含まれ、トレースバックは復号された記
号を判断するため残存ブランチデータを記憶する記憶レ
ジスタのトレリスを介してパスをトレースし、第１の予
め決めた長さを先行送信バーストからの残存ブランチデ
ータを含む記憶レジスタアレイへの周期を最小にするよ
う選択されるものであって、 第１の予め定めた記号インスタントに到達するまで、次
の記号インスタントから最初に定めた長さのトレースバ
ックを開始し、 トレースバックの長さを第１の予め定めた長さから第２
の予め定めた長さに増大し、および第１の予め定めた記
号インスタントから第２の予め定めた長さのトレースバ
ックを開始することを特徴とするデジタル通信システム
の動作方法。 - 【請求項２】 第２の予め定めた記号インスタントにお
いて、トレースバック長さを第１の予め定められた長さ
から第２の予め定められた長さに増大し、ここにおいて
第３の予め定められた長さはその大きさが第１の予め定
められた長さと第２の予め定められた長さとの間であ
り、第２の予め定められた記号インスタントは第１の記
号インスタントと第１の予め定められた記号インスタン
トとの間であり、 第３の予め定められた長さを有するトレースバックを第
２の予め定められた記号インスタントから始め、 第１の予め定められた記号インスタントに到達するまで
に第３の予め定められた長さを有するトレースバックを
後の記号インスタントから始め、 トレースバック長さを第３の予め定められた長さから第
２の予め定められた長さまで増大する、ことを特徴とす
る請求項１記載のデジタル通信システムの動作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US153333 | 1993-11-16 | ||
| US08/153,333 US5490178A (en) | 1993-11-16 | 1993-11-16 | Power and time saving initial tracebacks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202727A true JPH07202727A (ja) | 1995-08-04 |
| JP3256388B2 JP3256388B2 (ja) | 2002-02-12 |
Family
ID=22546757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28168994A Expired - Lifetime JP3256388B2 (ja) | 1993-11-16 | 1994-11-16 | 電力および時間を節約した初期トレースバック |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5490178A (ja) |
| EP (1) | EP0653867B1 (ja) |
| JP (1) | JP3256388B2 (ja) |
| KR (1) | KR100311837B1 (ja) |
| DE (1) | DE69425313T2 (ja) |
| TW (1) | TW266356B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08237144A (ja) * | 1994-09-05 | 1996-09-13 | Sgs Thomson Microelectron Sa | ビタビアルゴリズムを実施するための信号処理回路 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
| US5938790A (en) * | 1997-03-04 | 1999-08-17 | Silicon Systems Research Ltd. | Sequence error event detection and correction using fixed block digital sum codes |
| US6009128A (en) * | 1997-09-08 | 1999-12-28 | Lucent Technologies, Inc. | Metric acceleration on dual MAC processor |
| US6094739A (en) * | 1997-09-24 | 2000-07-25 | Lucent Technologies, Inc. | Trellis decoder for real-time video rate decoding and de-interleaving |
| US6317847B1 (en) * | 1998-08-31 | 2001-11-13 | Advanced Micro Devices, Inc. | Software read and write tracing using hardware elements |
| US6591395B1 (en) * | 2000-06-18 | 2003-07-08 | Silicon Integrated Systems Corporation | Memory reduction techniques in a viterbi decoder |
| US7661059B2 (en) * | 2001-08-06 | 2010-02-09 | Analog Devices, Inc. | High performance turbo and Viterbi channel decoding in digital signal processors |
| AU2002357739A1 (en) * | 2001-11-16 | 2003-06-10 | Morpho Technologies | Viterbi convolutional coding method and apparatus |
| US7020830B2 (en) * | 2001-12-24 | 2006-03-28 | Agere Systems Inc. | High speed add-compare-select operations for use in viterbi decoders |
| SG125064A1 (en) * | 2002-02-15 | 2006-09-29 | Panasonic Singapore Lab Pte Lt | Traceback operation in viterbi decoding for rate-k/n convolutional codes |
| KR100478462B1 (ko) * | 2002-05-10 | 2005-03-23 | 매그나칩 반도체 유한회사 | 격자 코드 데이타의 생존 경로 역추적장치 |
| US20040255230A1 (en) * | 2003-06-10 | 2004-12-16 | Inching Chen | Configurable decoder |
| US7861146B2 (en) * | 2004-05-27 | 2010-12-28 | Panasonic Corporation | Viterbi decoding apparatus and Viterbi decoding method |
| GB2475653B (en) * | 2007-03-12 | 2011-07-13 | Advanced Risc Mach Ltd | Select and insert instructions within data processing systems |
| TWI729755B (zh) * | 2020-04-01 | 2021-06-01 | 智原科技股份有限公司 | 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789360A (en) * | 1972-10-13 | 1974-01-29 | Harris Intertype Corp | Convolutional decoder |
| GB2088676B (en) * | 1980-11-14 | 1985-09-04 | Plessey Co Ltd | Transmission systems |
| GB8315363D0 (en) * | 1983-06-03 | 1983-07-06 | Gordon J A | Decoding errorcorrecting codes |
| US4583078A (en) * | 1984-11-13 | 1986-04-15 | Communications Satellite Corporation | Serial Viterbi decoder |
| US4868830A (en) * | 1985-09-27 | 1989-09-19 | California Institute Of Technology | Method and apparatus for implementing a traceback maximum-likelihood decoder in a hypercube network |
| JPS62105531A (ja) * | 1985-11-01 | 1987-05-16 | Kokusai Denshin Denwa Co Ltd <Kdd> | 逐次復号誤り訂正方式 |
| CA1260143A (en) * | 1986-02-24 | 1989-09-26 | Atsushi Yamashita | Path trace viterbi decoder |
| JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
| US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
| JPH0254639A (ja) * | 1988-08-19 | 1990-02-23 | Nec Corp | 誤り訂正機能付データ変復調装置 |
| US5220570A (en) * | 1990-11-30 | 1993-06-15 | The Board Of Trustees Of The Leland Stanford Junior University | Programmable viterbi signal processor |
| FR2686751B1 (fr) * | 1992-01-24 | 1997-03-28 | France Telecom | Procede de decodage a maximum de vraisemblance a treillis de decodage sous-echantillonne, et dispositif de decodage correspondant. |
-
1993
- 1993-11-16 US US08/153,333 patent/US5490178A/en not_active Expired - Lifetime
- 1993-12-06 TW TW082110303A patent/TW266356B/zh not_active IP Right Cessation
-
1994
- 1994-11-09 EP EP94308242A patent/EP0653867B1/en not_active Expired - Lifetime
- 1994-11-09 DE DE69425313T patent/DE69425313T2/de not_active Expired - Fee Related
- 1994-11-15 KR KR1019940029897A patent/KR100311837B1/ko not_active IP Right Cessation
- 1994-11-16 JP JP28168994A patent/JP3256388B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08237144A (ja) * | 1994-09-05 | 1996-09-13 | Sgs Thomson Microelectron Sa | ビタビアルゴリズムを実施するための信号処理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69425313D1 (de) | 2000-08-24 |
| TW266356B (ja) | 1995-12-21 |
| US5490178A (en) | 1996-02-06 |
| EP0653867A1 (en) | 1995-05-17 |
| KR100311837B1 (ko) | 2001-12-15 |
| DE69425313T2 (de) | 2001-01-04 |
| EP0653867B1 (en) | 2000-07-19 |
| JP3256388B2 (ja) | 2002-02-12 |
| KR950016068A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07202727A (ja) | 電力および時間を節約した初期トレースバック | |
| KR100335038B1 (ko) | 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더 | |
| US5502735A (en) | Maximum likelihood sequence detector | |
| US5432804A (en) | Digital processor and viterbi decoder having shared memory | |
| US5375129A (en) | Maximum likelihood sequence detector | |
| JP3294022B2 (ja) | 可変長トレースバック | |
| KR100227094B1 (ko) | 큰 제약조건 길이를 갖는 소프트 결정 비터비 디코딩의 방법 및 회로 | |
| MXPA01009713A (es) | Descodificador de map altamente paralelo. | |
| KR20010072498A (ko) | 맵 디코더용 분할 디인터리버 메모리 | |
| JPH0730439A (ja) | 巡回ビタビ復号器の操作方法 | |
| US6434203B1 (en) | Memory architecture for map decoder | |
| JP2007510337A (ja) | 移動通信システムのビタビ／ターボ統合デコーダ | |
| US5619514A (en) | In-place present state/next state registers | |
| US5533065A (en) | Decreasing length tracebacks | |
| KR100336246B1 (ko) | 디지탈프로세서및코-프로세서를구비한집적회로 | |
| US20050089121A1 (en) | Configurable architectrue and its implementation of viterbi decorder | |
| US7404139B2 (en) | Decoder with M-AT-A-Time Traceback | |
| AU5563899A (en) | Memory architecture for map decoder | |
| AU763225B2 (en) | Cached chainback ram for serial viterbi decoder | |
| JP2000224054A (ja) | ビタビデコ―ディングの速度を増大させる方法と装置 | |
| US5513220A (en) | Digital receiver with minimum cost index register | |
| Roy et al. | FEC decoder design optimization for mobile satellite communications | |
| JP2002111518A (ja) | ビタビ復号方法及びその装置 | |
| MXPA01001657A (en) | Memory architecture for map decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011031 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |