JPH07202253A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPH07202253A JPH07202253A JP5337968A JP33796893A JPH07202253A JP H07202253 A JPH07202253 A JP H07202253A JP 5337968 A JP5337968 A JP 5337968A JP 33796893 A JP33796893 A JP 33796893A JP H07202253 A JPH07202253 A JP H07202253A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- mask
- receiving element
- inalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 半導体受光素子の製造方法において、狭小マ
スクを用いた選択成長によるメサ構造形成と高抵抗Ｉｎ
ＡｌＡｓエピパッシベーションを用いる。 前者の目的
は、メサ表面へのウェットエッチングによる欠陥あるい
はキャリアトラップ準位形成を防ぎ、且つ、面内均一性
を大幅に向上すること。 また後者の目的は、半導体層
とパッシベーション膜界面のボンド結合を強固にし、リ
ーク電流抑圧及び信頼性向上が得ることである。 ま
た、両者を採用した製造方法においては、エピパッシベ
ーションまでを１回の成長ででき、製造工数の低減、ま
た、半導体表面を大気に曝さずにパッシベーション膜を
形成できるので良好な界面を得ることができる。 【構成】 半導体受光素子の製造方法において、狭小マ
スクを用いた選択成長によるメサ構造形成と高抵抗Ｉｎ
ＡｌＡｓエピパッシベーションを用いる。
スクを用いた選択成長によるメサ構造形成と高抵抗Ｉｎ
ＡｌＡｓエピパッシベーションを用いる。 前者の目的
は、メサ表面へのウェットエッチングによる欠陥あるい
はキャリアトラップ準位形成を防ぎ、且つ、面内均一性
を大幅に向上すること。 また後者の目的は、半導体層
とパッシベーション膜界面のボンド結合を強固にし、リ
ーク電流抑圧及び信頼性向上が得ることである。 ま
た、両者を採用した製造方法においては、エピパッシベ
ーションまでを１回の成長ででき、製造工数の低減、ま
た、半導体表面を大気に曝さずにパッシベーション膜を
形成できるので良好な界面を得ることができる。 【構成】 半導体受光素子の製造方法において、狭小マ
スクを用いた選択成長によるメサ構造形成と高抵抗Ｉｎ
ＡｌＡｓエピパッシベーションを用いる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子の製造方法に関す
るものである。
光計測等で用いられる半導体受光素子の製造方法に関す
るものである。
【０００２】
【従来の技術】従来、１〜１. ６μｍ帯の光通信用半導
体受光素子として、ＩｎＰ基板上に格子整合したＩｎ
0.53Ｇａ0.47Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光
吸収層とするＰＩＮ型半導体受光素子（「光通信素子工
学」、米津氏著、工学図書株式会社刊、３７１頁（１９
８３）に記載）、アバランシェ増倍型半導体受光素子
（エレクトロニクス・レタ−ズ（Ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｌｅｔｔｅｒｓ）１９８４年，２０巻，ｐｐ６５３
−６５４に記載）が知られている。特に、後者は、アバ
ランシェ増倍作用による内部利得効果及び高速応答を有
する点で、長距離通信用として実用化されている。
体受光素子として、ＩｎＰ基板上に格子整合したＩｎ
0.53Ｇａ0.47Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光
吸収層とするＰＩＮ型半導体受光素子（「光通信素子工
学」、米津氏著、工学図書株式会社刊、３７１頁（１９
８３）に記載）、アバランシェ増倍型半導体受光素子
（エレクトロニクス・レタ−ズ（Ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｌｅｔｔｅｒｓ）１９８４年，２０巻，ｐｐ６５３
−６５４に記載）が知られている。特に、後者は、アバ
ランシェ増倍作用による内部利得効果及び高速応答を有
する点で、長距離通信用として実用化されている。
【０００３】近年、アバランシェ増倍型半導体受光素子
において、増倍層に超格子構造を適用し、伝導帯不連続
エネルギーによる電子のイオン化促進を意図した超格子
ＡＰＤ（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）が研究される。特に、InAlAs/InAlGaAs 超
格子層を増倍層とした超格子ＡＰＤにおいて、利得帯域
幅積120GHzが報告されている（アイ・イ−・イ−・イ−
フォトニクス テクノロジー レターズ（ＩＥＥＥ
ｐｈｏｔｏｎｉｃｓ ＴｅｃｈｎｏｌｏｇｙＬｅｔｔｅ
ｒｓ）１９９３年、５巻、ｐｐ６７５−６７７に記
載）。図７に、典型的なInAlAs/InAlGaAs 超格子ＡＰＤ
の構造図を示す。また図８に従来の製造方法を示す。素
子形成は、まず気相成長法でｎ型ＩｎＰ基板１上にｎ+
型ＩｎＰバッファ層２、ｎ+ 型ＩｎＡｌＡｓバッファ層
３、ｎ- 型InAlAs/InAlGaAs 超格子増倍層４、ｐ+ 型Ｉ
ｎＰ電界緩和層５、ｐ- 型ＩｎＧａＡｓ光吸収層６、ｐ
+ 型ＩｎＰキャップ層７及びｐ+ 型ＩｎＧａＡｓキャッ
プ層８を順次積層する。その後、Ｂｒ系エッチャントで
メサ形成をし、ＳｉＮx をパッシベーション膜９として
表面に堆積させる。その後、ｎ側１０及びｐ側１１にオ
ーミック電極を蒸着して完成する。入射光１２は表面か
ら入射する。
において、増倍層に超格子構造を適用し、伝導帯不連続
エネルギーによる電子のイオン化促進を意図した超格子
ＡＰＤ（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）が研究される。特に、InAlAs/InAlGaAs 超
格子層を増倍層とした超格子ＡＰＤにおいて、利得帯域
幅積120GHzが報告されている（アイ・イ−・イ−・イ−
フォトニクス テクノロジー レターズ（ＩＥＥＥ
ｐｈｏｔｏｎｉｃｓ ＴｅｃｈｎｏｌｏｇｙＬｅｔｔｅ
ｒｓ）１９９３年、５巻、ｐｐ６７５−６７７に記
載）。図７に、典型的なInAlAs/InAlGaAs 超格子ＡＰＤ
の構造図を示す。また図８に従来の製造方法を示す。素
子形成は、まず気相成長法でｎ型ＩｎＰ基板１上にｎ+
型ＩｎＰバッファ層２、ｎ+ 型ＩｎＡｌＡｓバッファ層
３、ｎ- 型InAlAs/InAlGaAs 超格子増倍層４、ｐ+ 型Ｉ
ｎＰ電界緩和層５、ｐ- 型ＩｎＧａＡｓ光吸収層６、ｐ
+ 型ＩｎＰキャップ層７及びｐ+ 型ＩｎＧａＡｓキャッ
プ層８を順次積層する。その後、Ｂｒ系エッチャントで
メサ形成をし、ＳｉＮx をパッシベーション膜９として
表面に堆積させる。その後、ｎ側１０及びｐ側１１にオ
ーミック電極を蒸着して完成する。入射光１２は表面か
ら入射する。
【０００４】
【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子ＡＰＤはＢｒ系エッチャントによるエ
ッチングによりメサ形成され、またパッシベーション膜
は窒化膜が使われている。 しかしながら、ウェットエ
ッチングによるメサ形成は大面積の均一性が悪く、且
つ、エッチング側面に欠陥あるいはキャリアのトラップ
準位を形成し易いことが知られている。一方、エッチン
グを回避するため選択成長によるメサ形成も考えられる
が、通常の選択成長では、マスクの上に飛来した原子が
水平方向にマイグレーションし、よって、マスク端と成
長面の界面近傍で成長が加速される、いわゆるリッジ成
長を引き起こしてしまう。
たように、超格子ＡＰＤはＢｒ系エッチャントによるエ
ッチングによりメサ形成され、またパッシベーション膜
は窒化膜が使われている。 しかしながら、ウェットエ
ッチングによるメサ形成は大面積の均一性が悪く、且
つ、エッチング側面に欠陥あるいはキャリアのトラップ
準位を形成し易いことが知られている。一方、エッチン
グを回避するため選択成長によるメサ形成も考えられる
が、通常の選択成長では、マスクの上に飛来した原子が
水平方向にマイグレーションし、よって、マスク端と成
長面の界面近傍で成長が加速される、いわゆるリッジ成
長を引き起こしてしまう。
【０００５】また、窒化膜や酸化膜のパッシベーション
膜では、半導体層とのボンドの結合が完全でないため
に、経時的な信頼性がなく、また表面暗電流の原因にも
なる。
膜では、半導体層とのボンドの結合が完全でないため
に、経時的な信頼性がなく、また表面暗電流の原因にも
なる。
【０００６】本発明の目的は、上述の課題を解決し、高
均一且つ信頼性に優れた半導体受光素子を提供すること
にある。
均一且つ信頼性に優れた半導体受光素子を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に光吸収層等の積層部分を選択成長を用いて形成する半
導体受光素子の製造方法において、選択成長のマスク幅
を０．５μｍ以下としたことを特徴とする。
に光吸収層等の積層部分を選択成長を用いて形成する半
導体受光素子の製造方法において、選択成長のマスク幅
を０．５μｍ以下としたことを特徴とする。
【０００８】また、半導体受光素子の表面パッシベーシ
ョン膜まで選択成長をおこなうことを特徴とする。
ョン膜まで選択成長をおこなうことを特徴とする。
【０００９】また、前記パッシベーション膜が高抵抗Ｉ
ｎＡｌＡｓであることを特徴とする。
ｎＡｌＡｓであることを特徴とする。
【００１０】
【作用】図１は、本発明の請求項１の半導体受光素子の
製造方法の原理を説明するための図である。通常、選択
成長を行うときは、積層部分以外をすべてマスクで覆う
ことになる。このマスクは、ＳｉＯ2 あるいはＳｉＮx
等の堆積膜が使われる。この方法場合、図１（ａ）に示
すようにマスク幅は１００μｍ程度以上に広くなり、マ
クス上に飛来した原子が水平方向にマイグレーションす
る。この結果、マスク端と成長面の界面近傍で成長が加
速され、いわゆるリッジ成長を引き起こし、膜厚制御が
困難になる。一方、本発明の請求項１の製造方法による
と、マスク幅を０．５μｍ以下としている（図１(b) ）
ので、マスク上に飛来してくる原子の総量は少なく、上
記リッジ成長を防ぐことができる。
製造方法の原理を説明するための図である。通常、選択
成長を行うときは、積層部分以外をすべてマスクで覆う
ことになる。このマスクは、ＳｉＯ2 あるいはＳｉＮx
等の堆積膜が使われる。この方法場合、図１（ａ）に示
すようにマスク幅は１００μｍ程度以上に広くなり、マ
クス上に飛来した原子が水平方向にマイグレーションす
る。この結果、マスク端と成長面の界面近傍で成長が加
速され、いわゆるリッジ成長を引き起こし、膜厚制御が
困難になる。一方、本発明の請求項１の製造方法による
と、マスク幅を０．５μｍ以下としている（図１(b) ）
ので、マスク上に飛来してくる原子の総量は少なく、上
記リッジ成長を防ぐことができる。
【００１１】マスク幅とリッジ高の関係を図６に示す。
選択成長幅が５０μｍと広いので通常の選択成長のマス
クを用いた場合リッジ成長は不可避であるが図に示され
ているようにマスク幅Ｗを狭めることによりリッジ高が
低くなる。平坦成長部の高さに対して１割以下のリッジ
高にすることにより優れたデバイス特性を得ることがで
きる。
選択成長幅が５０μｍと広いので通常の選択成長のマス
クを用いた場合リッジ成長は不可避であるが図に示され
ているようにマスク幅Ｗを狭めることによりリッジ高が
低くなる。平坦成長部の高さに対して１割以下のリッジ
高にすることにより優れたデバイス特性を得ることがで
きる。
【００１２】マスクを狭小化したために、本来必要でな
い領域にも半導体層を形成することになるが、マスクを
除去すれば絶縁性は確保されるので、全く問題はない。
しかもこの方法だと、エッチングなしにメサ形成が可能
になるので、エッチングによるメサ壁面へのダメージが
ない、高品質のメサ構造を得ることができる。加えて、
ウェットエッチングに起因する面内のムラがなくなり、
大面積にわたって高均一なメサ構造を得ることができ
る。本発明の請求項２の半導体受光素子の製造方法は、
狭小マスクを用いて、選択成長によりメサ構造を作製
し、続けてパッシベーション膜を形成する。この方法で
は、図２の構造が１回の成長で形成可能となる。よっ
て、パッシベーション膜成長成長前にキャップ層表面を
大気に曝さずに済み、清浄表面にパッシベーション膜を
形成できるメリットがある。これにより、従来の製造方
法で得られる素子に比べ、パッシベーション膜とキャッ
プ層との界面に形成される欠陥やキャリアトラップ準位
を大幅に低減でき、リーク電流発生の抑圧及び信頼性向
上を図ることができる。また、１回の成長で形成可能で
あるので、製造工数の低減も図れる。
い領域にも半導体層を形成することになるが、マスクを
除去すれば絶縁性は確保されるので、全く問題はない。
しかもこの方法だと、エッチングなしにメサ形成が可能
になるので、エッチングによるメサ壁面へのダメージが
ない、高品質のメサ構造を得ることができる。加えて、
ウェットエッチングに起因する面内のムラがなくなり、
大面積にわたって高均一なメサ構造を得ることができ
る。本発明の請求項２の半導体受光素子の製造方法は、
狭小マスクを用いて、選択成長によりメサ構造を作製
し、続けてパッシベーション膜を形成する。この方法で
は、図２の構造が１回の成長で形成可能となる。よっ
て、パッシベーション膜成長成長前にキャップ層表面を
大気に曝さずに済み、清浄表面にパッシベーション膜を
形成できるメリットがある。これにより、従来の製造方
法で得られる素子に比べ、パッシベーション膜とキャッ
プ層との界面に形成される欠陥やキャリアトラップ準位
を大幅に低減でき、リーク電流発生の抑圧及び信頼性向
上を図ることができる。また、１回の成長で形成可能で
あるので、製造工数の低減も図れる。
【００１３】次に本発明の請求項３についてその作用を
説明する。通常、メサ構造の半導体受光素子の表面パッ
シベーション膜としては、ＳｉＯ2 やＳｉＮx 等の多結
晶膜が利用される。しかしながら、これらの膜では単結
晶半導体表面層とのボンドの結合が完全でないために、
表面リーク電流発生や径時的な信頼性劣化の原因にもな
っている。これらの問題解決のため、本発明では高抵抗
単結晶ＩｎＡｌＡｓを利用することを提案している。Ｉ
ｎＡｌＡｓの場合、単結晶膜であるので上記問題は解決
される。加えて、ＩｎＡｌＡｓでは禁制帯幅が広く、光
通信に利用される１．３μｍや１．５５μｍ帯の波長の
光に対しては吸収を生じない。高抵抗ＩｎＡｌＡｓの成
長方法として、Ｆｅをドーピングする方法もある。図３
は、ＺｎドーピングＩｎＡｌＡｓ濃度のＶ／III 比依存
性を示す。Ｚｎはｐ型ドーパントであるが、Ｖ／III 比
を低くした場合高抵抗特性を示すことが分かる。
説明する。通常、メサ構造の半導体受光素子の表面パッ
シベーション膜としては、ＳｉＯ2 やＳｉＮx 等の多結
晶膜が利用される。しかしながら、これらの膜では単結
晶半導体表面層とのボンドの結合が完全でないために、
表面リーク電流発生や径時的な信頼性劣化の原因にもな
っている。これらの問題解決のため、本発明では高抵抗
単結晶ＩｎＡｌＡｓを利用することを提案している。Ｉ
ｎＡｌＡｓの場合、単結晶膜であるので上記問題は解決
される。加えて、ＩｎＡｌＡｓでは禁制帯幅が広く、光
通信に利用される１．３μｍや１．５５μｍ帯の波長の
光に対しては吸収を生じない。高抵抗ＩｎＡｌＡｓの成
長方法として、Ｆｅをドーピングする方法もある。図３
は、ＺｎドーピングＩｎＡｌＡｓ濃度のＶ／III 比依存
性を示す。Ｚｎはｐ型ドーパントであるが、Ｖ／III 比
を低くした場合高抵抗特性を示すことが分かる。
【００１４】
【実施例】本発明の請求項１の実施例について、図面を
用いて詳細に説明する。図４は、本発明１の一実施例の
製造方法過程を説明するための図である。半導体基板上
にレジスト１３を塗布、マスクを堆積させる部分のみリ
フトオフする（図４(a) ）。次に化学気相成長法（ＣＶ
Ｄ）によりＳｉＯ2 １４を堆積させる（図４(b) ）。こ
のとき、ＳｉＯ2 マスク幅は０．５μｍとした。次にレ
ジストをリフトオフ（図４(c) ）した後、超格子ＡＰＤ
構造をＭＯＶＰＥ法により成長する（図４(d) ）。該構
造は、ｎ型ＩｎＰ基板１上にｎ+ 型ＩｎＰバッファ層２
を０．１μｍ、ｎ+ 型ＩｎＡｌＡｓバッファ層３を０．
１μｍ、ｎ- 型InAlAs/InAlGaAs 超格子増倍層４を０．
２μｍ、ｐ+ 型電界緩和層５を５００Ａ、ｐ- 型光吸収
層６を１．２μｍ、ｐ+ 型ＩｎＰキャップ層７を０．２
μｍ及びｐ+ 型ＩｎＧａＡｓコンタクト層８を０．１μ
ｍ順次積層する。その後、ＳｉＯ2 マスクを除去してメ
サ構造を完成する（図４(e) ）。
用いて詳細に説明する。図４は、本発明１の一実施例の
製造方法過程を説明するための図である。半導体基板上
にレジスト１３を塗布、マスクを堆積させる部分のみリ
フトオフする（図４(a) ）。次に化学気相成長法（ＣＶ
Ｄ）によりＳｉＯ2 １４を堆積させる（図４(b) ）。こ
のとき、ＳｉＯ2 マスク幅は０．５μｍとした。次にレ
ジストをリフトオフ（図４(c) ）した後、超格子ＡＰＤ
構造をＭＯＶＰＥ法により成長する（図４(d) ）。該構
造は、ｎ型ＩｎＰ基板１上にｎ+ 型ＩｎＰバッファ層２
を０．１μｍ、ｎ+ 型ＩｎＡｌＡｓバッファ層３を０．
１μｍ、ｎ- 型InAlAs/InAlGaAs 超格子増倍層４を０．
２μｍ、ｐ+ 型電界緩和層５を５００Ａ、ｐ- 型光吸収
層６を１．２μｍ、ｐ+ 型ＩｎＰキャップ層７を０．２
μｍ及びｐ+ 型ＩｎＧａＡｓコンタクト層８を０．１μ
ｍ順次積層する。その後、ＳｉＯ2 マスクを除去してメ
サ構造を完成する（図４(e) ）。
【００１５】本発明の請求項２の実施例について、図５
を用いて詳細に説明する。半導体基板上にレジスト１３
を塗布、マスクを堆積させる部分のみリフトオフする
（図５(a) ）。次に化学気相成長法（ＣＶＤ）によりＳ
ｉＯ2 １４を堆積させる（図５(b) ）。このとき、Ｓｉ
Ｏ2 マスク幅は０．５μｍとした。次にレジストをリフ
トオフ（図５(c) ）した後、超格子ＡＰＤ構造をＭＯＶ
ＰＥ法により成長する（図５(d) ）。該構造は、ｎ型Ｉ
ｎＰ基板１上にｎ+ 型ＩｎＰバッファ層２を０．１μ
ｍ、ｎ+ 型ＩｎＡｌＡｓバッファ層３を０．１μｍ、ｎ
- 型InAlAs/InAlGaAs 超格子増倍層４を０．２μｍ、ｐ
+ 型電界緩和層５を５００Ａ、ｐ- 型光吸収層６を１．
２μｍ、ｐ+ 型ＩｎＰキャップ層７を０．２μｍ及びｐ
+ 型ＩｎＧａＡｓコンタクト層８を０．１μｍ順次積層
する。その後続けて、Ｖ／III 比１００の条件下でＺｎ
ドーピングＩｎＡｌＡｓ１５を成長する（図５(e) ）。
このときのＺｎドーピング量は、 [ＤＥＺｎ] ／[III]
比で０．２７であった。この条件により高抵抗ＩｎＡｌ
Ａｓエピパッシベーション膜を作製した。この後、Ｓｉ
Ｏ2 マスクを除去してメサ構造を完成する（図５(f)
）。
を用いて詳細に説明する。半導体基板上にレジスト１３
を塗布、マスクを堆積させる部分のみリフトオフする
（図５(a) ）。次に化学気相成長法（ＣＶＤ）によりＳ
ｉＯ2 １４を堆積させる（図５(b) ）。このとき、Ｓｉ
Ｏ2 マスク幅は０．５μｍとした。次にレジストをリフ
トオフ（図５(c) ）した後、超格子ＡＰＤ構造をＭＯＶ
ＰＥ法により成長する（図５(d) ）。該構造は、ｎ型Ｉ
ｎＰ基板１上にｎ+ 型ＩｎＰバッファ層２を０．１μ
ｍ、ｎ+ 型ＩｎＡｌＡｓバッファ層３を０．１μｍ、ｎ
- 型InAlAs/InAlGaAs 超格子増倍層４を０．２μｍ、ｐ
+ 型電界緩和層５を５００Ａ、ｐ- 型光吸収層６を１．
２μｍ、ｐ+ 型ＩｎＰキャップ層７を０．２μｍ及びｐ
+ 型ＩｎＧａＡｓコンタクト層８を０．１μｍ順次積層
する。その後続けて、Ｖ／III 比１００の条件下でＺｎ
ドーピングＩｎＡｌＡｓ１５を成長する（図５(e) ）。
このときのＺｎドーピング量は、 [ＤＥＺｎ] ／[III]
比で０．２７であった。この条件により高抵抗ＩｎＡｌ
Ａｓエピパッシベーション膜を作製した。この後、Ｓｉ
Ｏ2 マスクを除去してメサ構造を完成する（図５(f)
）。
【００１６】
【発明の効果】本発明による半導体受光素子の製造方法
は、狭小マスクを用いた選択成長によるメサ構造形成と
高抵抗ＩｎＡｌＡｓエピパッシベーションを用いること
に特徴を有する。前者の効果は、メサ表面へのウェット
エッチングによる欠陥あるいはキャリアトラップ準位形
成を防ぎ、且つ、面内均一性を大幅に向上できる点にあ
る。また後者の効果は、半導体層とパッシベーション膜
界面のボンド結合を強固にし、リーク電流抑圧及び信頼
性向上が得られる点にある。
は、狭小マスクを用いた選択成長によるメサ構造形成と
高抵抗ＩｎＡｌＡｓエピパッシベーションを用いること
に特徴を有する。前者の効果は、メサ表面へのウェット
エッチングによる欠陥あるいはキャリアトラップ準位形
成を防ぎ、且つ、面内均一性を大幅に向上できる点にあ
る。また後者の効果は、半導体層とパッシベーション膜
界面のボンド結合を強固にし、リーク電流抑圧及び信頼
性向上が得られる点にある。
【００１７】また、両者を採用した製造方法において
は、エピパッシベーションまでを１回の成長ででき、製
造工数の低減、また、半導体表面を大気に曝さずにパッ
シベーション膜を形成できるので良好な界面を得ること
ができる。
は、エピパッシベーションまでを１回の成長ででき、製
造工数の低減、また、半導体表面を大気に曝さずにパッ
シベーション膜を形成できるので良好な界面を得ること
ができる。
【図１】請求項１の発明の原理を説明するための図であ
る。
る。
【図２】半導体受光素子の構造図である。
【図３】Ｚｎドーピング濃度とＶ／III 比の関係を示す
図である。
図である。
【図４】請求項１の実施例を説明するための図である。
【図５】請求項２の実施例を説明するための図である。
【図６】マスク幅とリッジ高の関係を示す図である。
【図７】従来例の超格子ＡＰＤの構造図である。
【図８】従来の半導体受光素子の製造方法を示す図であ
る。
る。
１ ｎ型ＩｎＰ基板 ２ ｎ+ 型ＩｎＰバッファ層 ３ ｎ+ 型ＩｎＡｌＡｓバッファ層 ４ ｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍
層 ５ ｐ+ 型ＩｎＰ電界緩和層 ６ ｐ- 型ＩｎＧａＡｓ光吸収層 ７ ｐ+ 型ＩｎＰキャップ層 ８ ｐ+ 型ＩｎＧａＡｓコンタクト層 ９ ＳｉＮx パッシベーション膜 １０ ｎ側オーミック電極 １１ ｐ側オーミック電極 １２ 入射光 １３ レジスト １４ ＳｉＯ2 パッシベーション膜 １５ ＩｎＡｌＡｓエピパッシベーション膜
層 ５ ｐ+ 型ＩｎＰ電界緩和層 ６ ｐ- 型ＩｎＧａＡｓ光吸収層 ７ ｐ+ 型ＩｎＰキャップ層 ８ ｐ+ 型ＩｎＧａＡｓコンタクト層 ９ ＳｉＮx パッシベーション膜 １０ ｎ側オーミック電極 １１ ｐ側オーミック電極 １２ 入射光 １３ レジスト １４ ＳｉＯ2 パッシベーション膜 １５ ＩｎＡｌＡｓエピパッシベーション膜
Claims (3)
- 【請求項１】 半導体基板上の光吸収層等の積層部分を
選択成長を用いて形成する半導体受光素子の製造方法に
おいて、選択成長のマスク幅を０．５μｍ以下としたこ
とを特徴とする半導体受光素子の製造方法。 - 【請求項２】 半導体受光素子の表面パッシベーション
膜まで選択成長をおこなうことを特徴とする請求項１記
載の半導体受光素子の製造方法。 - 【請求項３】 前記パッシベーション膜に高抵抗ＩｎＡ
ｌＡｓを用いたことを特徴とする請求項２記載の半導体
受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337968A JP2776228B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337968A JP2776228B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202253A true JPH07202253A (ja) | 1995-08-04 |
| JP2776228B2 JP2776228B2 (ja) | 1998-07-16 |
Family
ID=18313693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337968A Expired - Lifetime JP2776228B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776228B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0949935A (ja) * | 1995-08-09 | 1997-02-18 | Nec Corp | 半導体光波長弁別回路の製造方法 |
| JP2014138036A (ja) * | 2013-01-15 | 2014-07-28 | Sumitomo Electric Ind Ltd | 受光デバイス、その製造方法、およびセンシング装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254629A (ja) * | 1984-05-30 | 1985-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02156586A (ja) * | 1988-12-08 | 1990-06-15 | Sumitomo Electric Ind Ltd | 量子井戸構造の形成方法 |
| JPH05251738A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | 半導体光素子アレイの作製方法 |
-
1993
- 1993-12-28 JP JP5337968A patent/JP2776228B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254629A (ja) * | 1984-05-30 | 1985-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02156586A (ja) * | 1988-12-08 | 1990-06-15 | Sumitomo Electric Ind Ltd | 量子井戸構造の形成方法 |
| JPH05251738A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | 半導体光素子アレイの作製方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0949935A (ja) * | 1995-08-09 | 1997-02-18 | Nec Corp | 半導体光波長弁別回路の製造方法 |
| JP2014138036A (ja) * | 2013-01-15 | 2014-07-28 | Sumitomo Electric Ind Ltd | 受光デバイス、その製造方法、およびセンシング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776228B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| JP2762939B2 (ja) | 超格子アバランシェフォトダイオード | |
| JP2601231B2 (ja) | 超格子アバランシェフォトダイオード | |
| CN106784123B (zh) | 单行载流子光电探测器及其制作方法 | |
| US4099305A (en) | Fabrication of mesa devices by MBE growth over channeled substrates | |
| KR900004180B1 (ko) | 반도체 광검지기 및 그 제조방법 | |
| JPH022691A (ja) | 半導体受光素子 | |
| US20100148216A1 (en) | Semiconductor light receiving element and method for manufacturing semiconductor light receiving element | |
| JPH06291359A (ja) | 半導体受光素子 | |
| JPH05160426A (ja) | 半導体受光素子 | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JP2751846B2 (ja) | 半導体受光素子 | |
| JP2776228B2 (ja) | 半導体受光素子の製造方法 | |
| US20050056862A1 (en) | Photo-diode and method for fabricating the same | |
| US20230327041A1 (en) | Mesa avalanche photodiode with sidewall passivation | |
| JPH08274366A (ja) | 半導体受光素子 | |
| JP2730472B2 (ja) | 半導体受光素子 | |
| JPH05291605A (ja) | 半導体受光素子 | |
| US6787818B2 (en) | Diffused junction photodetector and fabrication technique | |
| JP7077889B2 (ja) | 半導体受光素子 | |
| US7687874B2 (en) | Surface illuminated photodiode and optical receiver module | |
| JPH03297173A (ja) | 半導体受光素子 | |
| JPH09270527A (ja) | 半導体受光素子 | |
| JP2666841B2 (ja) | アバランシェ型半導体受光素子の製造方法 |