JPH03297173A - 半導体受光素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光フアイバ通信等で用いられる半導体受光素
子に関し、特に、混晶散乱及び金属散乱の少ない、低雑
音及び高速応答に優れた半導体受光素子に関するもので
ある。

（従来の技術） 波長１〜１．６μｍ域における光通信用半導体受光素子
として、ＩｎＰとＩｎＧａＡｓからなるヘテロ接合型ア
バランシェフォトダイオード（以下ＡＰＤと略記）がほ
ぼ実用化されている。

ＡＰＤの高感度のためには、電子・正孔のいずれか一方
のキャリアのイオン化率が他方より十分大きい（α／１
３＞１、または、ｐ／ａ＞１）ことが必須となる。しか
しながら、このＡＰＤは、ＩｎＰをアバランシェ増倍層
としているが、ＩｎＰの電子イオン化率（α）と正孔イ
オン化率（１３）との比Ｉ３／αは、２程度であり、波
長０．８ｐｍ域の８ｉのＡＰＤのα／ｐ＝２０に比べ非
常に小さくなっている。

これに対し、高感度ＡＰＤ実現のため、ＧａＩｎＡｓＰ
系を光吸収層や光増倍層に用いること（ジャーナル。

アプライド・フィジックス（Ｊ、　Ａｐｐｌ、　Ｐｈｙ
ｓ、　）１９６７、３８゜ｐ３７０５）が提案されてい
る。しかしながら、前記ＧａＩｎＡｓＰを成長させると
、ストイキオメトリ−の揺らぎ、混晶散乱やＩＩＩ族原
子が局在することによる金属散乱等が発生し、イオン化
率を大幅に低減させること（ジャパニーズ・ジャーナル
・アプライド・フィジックス（Ｊｐｎ、　Ｊ、　Ａｐｐ
ｌ、　Ｐｈｙｓ）　１９８６．２５．　ｐ５６８）が指
摘されている。

また、ＰＩＮフォトダイオードにおいても、前述の散乱
等の影響により、キャリアの移動度が劣化し、応答特性
を悪くしている。

（発明が解決しようとする課題） 通常の成長方法では、前述したように混晶化合物半導体
を成長すると、ストイキオメトリ−が揺らぎ、混晶散乱
及び金属散乱が顕著なため、前記混晶化合物半導体を光
吸収層またはアバランシェ増倍層に適用すると、イオン
化効率の抑制やキャリア移動度の抑制等の原因になる。

本発明の目的は、ストイキオメトリ−が整合し、且つ、
混晶散乱及び金属散乱の少ない混晶化合物半導体を作製
し、低雑音・高速応答を有する半導体受光素子を提供す
ることにある。

（課題を解決するための手段） 本発明半導体受光素子は、光吸収層またはアバランシェ
増倍層が、３元以上の化合物半導体で構成されている半
導体受光素子において、（００１）面から［１１０］方
向にわずかに傾いた半導体基板上に少なくともストイキ
オメトリ−が整合され、且つ、混晶散乱及び金属散乱の
少ない、光吸収層またはアバランシェ増倍層を有するこ
とを特徴とする。−例として異なる２元化合物半導体が
１分子ラインずつ交互に形成され、全体としては３元以
上の化合物の光吸収層、あるいは増倍層を有することを
特徴とする。

（作用） 本発明は、上述の手段をとることにより、従来技術の問
題点を解決した。第１図には、本発明の受光素子のアバ
ランシェ増倍層の製造方法を示す。

前記アバランシェ増倍層には、具体例として、ＩｎｘＧ
ａ１−ｘＡｓ、Ｐｌ−ｙ（０≦Ｘ≦１）（０≦ｙ≦１）
の材料を用いている。基板は、（００１）面から［■１
０］方向にわずかに（α０）傾いた基板を用いる（第１
図（ａ））。基板表面には、定のステップが存在する。

そこでアバランシェ増倍層の成長において、ＩｎＰの１
分子ライン分の原料を供給すると、第１図（ｂ）のよう
にテラスエツジに沿って１分子ラインのＩｎＰ層が成長
する。これは、結晶成長速度が［１１０］方向より、［
１１０］方向に速いために、ステップエツジに吸着する
ように成長が進むことを利用したものである。次に続い
て、１分子ライン分のＧａＡｓ原料を供給すると１分子
ラインのＧａＡｓが形成され、あわせて２分子ラインの
成長が行われたことになる（第１図（Ｃ））。この方法
を繰り返すことにより、異なる２元化合物半導体が１分
子ラインずつ交互に形成される。この構造ではＩＩＩ族
・■族原子配置がそれぞれ正確に制御されているのでス
トイキオメトリ−が整合しかつ混晶散乱及び金属散乱の
ないアバランシェ増倍層を得ることができる。（第１図
（ｄ））。

本発明を光吸収層に適用した場合も同様である。例えば
ＩｎＧａＡｓ吸収層をＩｎＡｓとＧａＡｓを交互に１分
子ラインずつ形成することにより所望の構造が得られる
。

（実施例） 以下、本発明の実施例について、図面を用いて詳細に説
明する。第２図は、本発明の一実施例のより形成された
アバランシェ増倍型受光素子の断面図である。製造方法
としては、（００１）面から［１１０］方向にわずかに
傾いたｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２
を０．５ｐｍ、　ｎ型ＩｎＧａＡｓ光吸収層３を１．５
ｐｍ、ｎ型ＩｎＧａＡｓＰアバランシェ増倍層４を０．
５ｐｍ、　ｎ型ＩｎＰキャップ層５を０．５ｐｍ順次積
層する。ここで、アバランシェ増倍層は作用の項で述べ
た方法で作製する。その後、ｐ＋型型光光領域６ｐ−型
ガードリング領域７をそれぞれＺｎ拡散により、また、
パッシベーション膜８を１５０ＯＡ形成し、ｎ側オーミ
ック電極９として、ＡｕＧｅ／Ｎｉを１５００人、Ｔｉ
ＰｔＡｕを５００人堆積する。さらに、ｐ側オーミック
電極１０として、ＡｕＺｎを１５００人堆積することに
よって素子構造を完成した。

第３図（ａＸｂ）には、それぞれ速成らが示した電子と
ホールのイオン化率の組成依存性（ジャパニーズ。

ジャーナル、オブ・アプライド・フィジックス（Ｊｐｎ
、Ｊ。

Ａｐｐｌ、　Ｐｈｙｓ）　１９８６．２５．　ｐ５６８
））及び本発明による受光素子のイオン化率を示す。計
算値は破線、混晶散乱を有する場合の実験値は実線及び
本発明による混晶散乱の少ない受光素子のイオン化率の
実験値は、Ｘ印で示している。このときの電界強度は４
．５刈０５ｖ／Ｃｍである。

本発明による受光素子のイオン化率（Ｘ印）は、混晶散
乱を有する場合（実線）に比べて大きな値をとり、Ａｓ
組成比０．４においてイオン化率比（ｃ／１３）は、約
２倍に改善されていることが分かる。

本発明による製造方法は、具体的には、ＭＯＣＶＤ、Ｍ
ＢＥ、ガスンースＭＢＥ等の成長技術により作製するこ
とができる。

（発明の効果） 以上説明したように、本発明の実施例で示したアバラン
シェ増倍型受光素子は、アバランシェ増倍層がストイキ
オメトリ−に整合されているため、キャリアの混晶散乱
及び金属散乱が少ない。

よって、イオン化率の向上及びキャリア移動度の高速化
の効果が期待される。前記アバランシェ増倍層の材料系
は、ＩｎｘＧａ１−ｘＡｓ、Ｐｌ−ｙ（０≦Ｘ≦）（０
≦ｙ≦）以外の混晶化合物半導体、例えばＩｎｘＡｌ、
Ｇａ１−ｘ−ｙＡｓ（０≦Ｘ≦）（０≦ｙ≦）にも適用
できる。この系においては、ＩｎＡｓ、　ＡｌＡｓ、　
ＧａＡｓを１分子ラインづつ成長することにより、上記
効果と同様の効果が得られる。その他の化合物にも適用
できる。

また光吸収層に本発明の構造を用いると前述の散乱がな
いのでキャリアの移動度が高くなり、応答特性が改善で
きる。例えば高速のＰＩＮフォトダイオード等が得られ
る。また光吸収層と増倍層の両方に適用すればより低雑
音、高速、の受光素子が得られる。

【図面の簡単な説明】

第１図（ａＸｂＸｃＸｄ）は、本発明であるペテロ界面
が基板に垂直なペテロ周期構造アバランシェ増倍層の製
造方法を示す工程図。第２図は、本発明の一実施例によ
り形成されたアバランシェ増倍型受光素子の断面図を示
す。第３図（ａＸｂ）はそれぞれ電子とホールのイオン
化率の組成依存度を表わす図である。 １・・・ｎ型ＩｎＰ基板、２・・・ｎ型ＩｎＰバッファ
層、３・・・ｎ−型ＩｎＧａＡｓ光吸収層、４−ｎ型Ｉ
ｎＸＧａ１−ＸＡ５ｙＰ１−ｙ（０≦Ｘ≦１）（０≦ｙ
≦１）アバランシェ増倍層、５・−ｎ型ＩｎＰキャップ
層、６、ｐ＋型型光光領域７−ｐ−型ガードリング領域
８１１．パツシベーシヨン膜、 ９−ｎ側オーミック用電極、

Claims (1)

【特許請求の範囲】
1. 　光吸収層またはアバランシェ増倍層が、３元以上の化
   合物半導体で構成されている半導体受光素子において、
   （００１）面から［＠１＠１０］方向にわずかに傾いた
   半導体基板上に少なくともストイキオメトリーが整合さ
   れ、且つ、混晶散乱及び金属散乱の少ない、光吸収層ま
   たはアバランシェ増倍層を備えることを特徴とする半導
   体受光素子。