JPH07192963A - セラミック電子部品の外部電極形成方法 - Google Patents
セラミック電子部品の外部電極形成方法Info
- Publication number
- JPH07192963A JPH07192963A JP5331197A JP33119793A JPH07192963A JP H07192963 A JPH07192963 A JP H07192963A JP 5331197 A JP5331197 A JP 5331197A JP 33119793 A JP33119793 A JP 33119793A JP H07192963 A JPH07192963 A JP H07192963A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- plating layer
- electronic component
- ceramic electronic
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【目的】 セラミック電子部品の素体の所定の位置に外
部電極を精度良く、容易かつ効率的に形成する。 【構成】 側面１Ｃ，１Ｅに凹溝２Ａ，２Ｂを有する素
体１を製造した後、該素体１の少なくとも該凹溝形成側
面に外部電極組成のメッキ層４を形成し、次いで、前記
凹溝内のメッキ層が残留するように、該凹溝形成側面の
メッキ層を研削して除去する。 【効果】 素体の側面に、容易かつ効率的に、精度よく
良好な外部電極を形成することができる。小型、多端子
のセラミック電子部品を簡易な工程で精度良く製造する
ことができる。
部電極を精度良く、容易かつ効率的に形成する。 【構成】 側面１Ｃ，１Ｅに凹溝２Ａ，２Ｂを有する素
体１を製造した後、該素体１の少なくとも該凹溝形成側
面に外部電極組成のメッキ層４を形成し、次いで、前記
凹溝内のメッキ層が残留するように、該凹溝形成側面の
メッキ層を研削して除去する。 【効果】 素体の側面に、容易かつ効率的に、精度よく
良好な外部電極を形成することができる。小型、多端子
のセラミック電子部品を簡易な工程で精度良く製造する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明はセラミック電子部品の外
部電極形成方法に係り、特に、セラミック電子部品の素
体の側面の所定位置に、容易かつ効率的に、しかも高精
度に外部電極を形成する方法に関する。
部電極形成方法に係り、特に、セラミック電子部品の素
体の側面の所定位置に、容易かつ効率的に、しかも高精
度に外部電極を形成する方法に関する。
【０００２】
【従来の技術】従来、セラミック電子部品の外部電極の
形成には、通常、印刷法やディップ法が採用されてい
る。
形成には、通常、印刷法やディップ法が採用されてい
る。
【０００３】ところで、セラミック電子部品は近年益々
小型化が進み、一方、電極端子の形状も複雑な形状のも
のが要求されている。このため、小型のセラミック電子
部品の素体の特定の面、更には特定の箇所に外部電極を
精度良く形成することが必要とされるようになった。
小型化が進み、一方、電極端子の形状も複雑な形状のも
のが要求されている。このため、小型のセラミック電子
部品の素体の特定の面、更には特定の箇所に外部電極を
精度良く形成することが必要とされるようになった。
【０００４】
【発明が解決しようとする課題】従来の印刷法又はディ
ップ法により、セラミック電子部品の素体の特定の面、
或いは特定の箇所に外部電極を形成する場合、印刷法で
は位置決め用の治具や工具を必要としたり、作業が煩雑
となるなどの不具合がある。また、外部電極の形成箇所
が素体のエッジ部に及ぶ場合には、スクリーン版の汚れ
や印刷滲みなどにより、良好な電極を形成し得ないとい
う問題もある。
ップ法により、セラミック電子部品の素体の特定の面、
或いは特定の箇所に外部電極を形成する場合、印刷法で
は位置決め用の治具や工具を必要としたり、作業が煩雑
となるなどの不具合がある。また、外部電極の形成箇所
が素体のエッジ部に及ぶ場合には、スクリーン版の汚れ
や印刷滲みなどにより、良好な電極を形成し得ないとい
う問題もある。
【０００５】一方、素体の一端をディップするディップ
法では、ディップ深さ、即ち、電極液塗布量の制御にも
限界があり、小型の素体に精度良く電極を形成すること
は困難である。
法では、ディップ深さ、即ち、電極液塗布量の制御にも
限界があり、小型の素体に精度良く電極を形成すること
は困難である。
【０００６】本発明は上記従来の問題点を解決し、小型
のセラミック電子部品の素体に対しても、所定の位置に
外部電極を精度良く、容易かつ効率的に形成することが
できるセラミック電子部品の外部電極形成方法を提供す
ることを目的とする。
のセラミック電子部品の素体に対しても、所定の位置に
外部電極を精度良く、容易かつ効率的に形成することが
できるセラミック電子部品の外部電極形成方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】請求項１のセラミック電
子部品の外部電極形成方法は、セラミック電子部品の素
体の側面に外部電極を形成する方法において、側面に凹
溝を有する素体を製造した後、該素体の少なくとも該凹
溝形成側面に外部電極組成のメッキ層を形成し、次い
で、前記凹溝内のメッキ層が残留するように、該凹溝形
成側面のメッキ層を研削して除去することを特徴とす
る。
子部品の外部電極形成方法は、セラミック電子部品の素
体の側面に外部電極を形成する方法において、側面に凹
溝を有する素体を製造した後、該素体の少なくとも該凹
溝形成側面に外部電極組成のメッキ層を形成し、次い
で、前記凹溝内のメッキ層が残留するように、該凹溝形
成側面のメッキ層を研削して除去することを特徴とす
る。
【０００８】請求項２のセラミック電子部品の外部電極
形成方法は、請求項１の方法において、前記素体は対向
する一対の主面と該主面に直交する側面とを有し、前記
凹溝は、両主面に連通するように該側面に設けられ、か
つ、前記メッキ層は該素体の全表面に形成されることを
特徴とする。
形成方法は、請求項１の方法において、前記素体は対向
する一対の主面と該主面に直交する側面とを有し、前記
凹溝は、両主面に連通するように該側面に設けられ、か
つ、前記メッキ層は該素体の全表面に形成されることを
特徴とする。
【０００９】請求項３のセラミック電子部品の外部電極
形成方法は、請求項２の方法において、該素体はバレル
研磨によりコーナー部に丸みをつけた後、メッキ層が形
成されることを特徴とする。
形成方法は、請求項２の方法において、該素体はバレル
研磨によりコーナー部に丸みをつけた後、メッキ層が形
成されることを特徴とする。
【００１０】請求項４のセラミック電子部品の外部電極
形成方法は、請求項１ないし３のいずれか１項の方法に
おいて、前記メッキ層は、最下層の無電解ニッケルメッ
キ層、中間層の無電解銅又はニッケルメッキ層、及び、
最上層の電解はんだメッキ層の三層構造であることを特
徴とする。
形成方法は、請求項１ないし３のいずれか１項の方法に
おいて、前記メッキ層は、最下層の無電解ニッケルメッ
キ層、中間層の無電解銅又はニッケルメッキ層、及び、
最上層の電解はんだメッキ層の三層構造であることを特
徴とする。
【００１１】以下、本発明を詳細に説明する。
【００１２】本発明の方法においては、まず、セラミッ
ク誘電体材料よりなるグリーンチップを焼成して側面に
凹溝を有するチップ焼結体を得る。このチップ焼結体
は、予め凹溝を形成したものであっても良く、焼結後、
切削により凹溝を形成するものであっても良い。凹溝
は、凹溝形成側面と交叉する面に連通するように、該凹
溝形成側面を縦断又は横断するように形成する。このチ
ップ焼結体は、好ましくは、バレル研磨によりコーナー
部に丸みをつけて素体とする。
ク誘電体材料よりなるグリーンチップを焼成して側面に
凹溝を有するチップ焼結体を得る。このチップ焼結体
は、予め凹溝を形成したものであっても良く、焼結後、
切削により凹溝を形成するものであっても良い。凹溝
は、凹溝形成側面と交叉する面に連通するように、該凹
溝形成側面を縦断又は横断するように形成する。このチ
ップ焼結体は、好ましくは、バレル研磨によりコーナー
部に丸みをつけて素体とする。
【００１３】次いで、好ましくはこの素体の全外表面
に、外部電極組成のメッキ層を形成する。
に、外部電極組成のメッキ層を形成する。
【００１４】本発明において、このメッキ層としては、
最下層の第一層として無電解ニッケルメッキ、中間層の
第二層として無電解銅又はニッケルメッキ、最上層の第
三層として電解はんだメッキを形成するのが好ましい。
このような三層積層構造のメッキ層であれば、良好なは
んだ付け性、耐はんだ喰われ性を得ることができる。
最下層の第一層として無電解ニッケルメッキ、中間層の
第二層として無電解銅又はニッケルメッキ、最上層の第
三層として電解はんだメッキを形成するのが好ましい。
このような三層積層構造のメッキ層であれば、良好なは
んだ付け性、耐はんだ喰われ性を得ることができる。
【００１５】素体の全外表面に外部電極組成のメッキ層
を形成した後は、凹溝形成側面及び電極を必要としない
他の面のメッキ層を研削除去する。本発明において、こ
の研削に当り、凹溝内のメッキ層は残留するようにメッ
キ層の研削除去を行なうことが重要である。
を形成した後は、凹溝形成側面及び電極を必要としない
他の面のメッキ層を研削除去する。本発明において、こ
の研削に当り、凹溝内のメッキ層は残留するようにメッ
キ層の研削除去を行なうことが重要である。
【００１６】これにより、側面の凹溝内及び必要に応じ
て他の側面に、コーナー部を含め、容易かつ高精度に、
外部電極を形成することができる。
て他の側面に、コーナー部を含め、容易かつ高精度に、
外部電極を形成することができる。
【００１７】本発明のセラミック電子部品の外部電極形
成方法は、盤状、柱状等の直方体形状（立方体形状を含
む）の素体への外部電極の形成に有効であるが、円柱状
等、他の形状の素体にも有効に適用可能である。
成方法は、盤状、柱状等の直方体形状（立方体形状を含
む）の素体への外部電極の形成に有効であるが、円柱状
等、他の形状の素体にも有効に適用可能である。
【００１８】
【作用】凹溝形成側面に全面的にメッキ層を形成した
後、凹溝内のメッキ層を残してメッキ層を研削除去する
ため、該凹溝内に容易かつ確実に、精度良く、均一な外
部電極を形成することができる。
後、凹溝内のメッキ層を残してメッキ層を研削除去する
ため、該凹溝内に容易かつ確実に、精度良く、均一な外
部電極を形成することができる。
【００１９】本発明によれば、複数の外部電極端子を印
刷法等における汚れ、滲み、かすれ等の欠陥を生じるこ
となく、精度良く形成することができる。更に、印刷装
置や素子の整列治工具等の設備を要することなく、工程
が簡単になり生産性を高めることができる。
刷法等における汚れ、滲み、かすれ等の欠陥を生じるこ
となく、精度良く形成することができる。更に、印刷装
置や素子の整列治工具等の設備を要することなく、工程
が簡単になり生産性を高めることができる。
【００２０】請求項２、更に、請求項３の方法によれ
ば、素体のコーナー部をバリ取りし、従来の印刷法では
困難であったコーナー部にも外部電極を形成することが
でき、面実装における基盤電極とのはんだ付け時の接合
不良の発生を防止することができる。
ば、素体のコーナー部をバリ取りし、従来の印刷法では
困難であったコーナー部にも外部電極を形成することが
でき、面実装における基盤電極とのはんだ付け時の接合
不良の発生を防止することができる。
【００２１】請求項４の方法によれば、良好なはんだ付
け性、耐はんだ喰われ性を有する外部電極を形成するこ
とができる。
け性、耐はんだ喰われ性を有する外部電極を形成するこ
とができる。
【００２２】
【実施例】以下、図面を参照して本発明の実施例につい
て具体的に説明する。
て具体的に説明する。
【００２３】実施例１ 図１（ａ）〜（ｄ）（斜視図）に示す方法に従って、本
発明により外部電極の形成を実施した。
発明により外部電極の形成を実施した。
【００２４】図１（ａ）〜（ｄ）に示す方法は、三端子
形コンデンサチップを製造する方法であり、まず、セラ
ミック誘電体材料よりなるグリーンチップを焼成して、
図１（ａ）に示す如く、主面１Ａ，１Ｂと側面１Ｃ，１
Ｄ，１Ｅ，１Ｆとを有する直方体形状であり、側面１
Ｃ，１Ｅに、主面１Ａ，１Ｂに連通する凹溝２Ａ，２Ｂ
がそれぞれ形成されたチップ焼結体１を得た。前述の如
く、このチップ焼結体１は、予め凹溝２Ａ，２Ｂを有す
るように製造しても良く、焼結後、切削加工により凹溝
２Ａ，２Ｂを形成しても良い。
形コンデンサチップを製造する方法であり、まず、セラ
ミック誘電体材料よりなるグリーンチップを焼成して、
図１（ａ）に示す如く、主面１Ａ，１Ｂと側面１Ｃ，１
Ｄ，１Ｅ，１Ｆとを有する直方体形状であり、側面１
Ｃ，１Ｅに、主面１Ａ，１Ｂに連通する凹溝２Ａ，２Ｂ
がそれぞれ形成されたチップ焼結体１を得た。前述の如
く、このチップ焼結体１は、予め凹溝２Ａ，２Ｂを有す
るように製造しても良く、焼結後、切削加工により凹溝
２Ａ，２Ｂを形成しても良い。
【００２５】次に、バレル研磨を行って図１（ｂ）に示
す如く、焼結体１のコーナー部に丸みをつけてベアチッ
プ３を得た。
す如く、焼結体１のコーナー部に丸みをつけてベアチッ
プ３を得た。
【００２６】次いで、このベアチップ３の全表面に、ニ
ッケル無電解メッキ（第一層）、ニッケル無電解メッキ
（第二層）及びはんだ電解メッキ（第三層）よりなる三
層メッキ層４を形成した。
ッケル無電解メッキ（第一層）、ニッケル無電解メッキ
（第二層）及びはんだ電解メッキ（第三層）よりなる三
層メッキ層４を形成した。
【００２７】その後、両面研削機を用いて、１Ａ，２Ｂ
に相当する面及び１Ｃ，１Ｅに相当する面のメッキ層を
除去した。なお、１Ｃ，１Ｅに相当する面の研削に当
り、凹溝２Ａ，２Ｂ内のメッキ層は残留させる。これに
より、凹溝２Ａ，２Ｂ内と１Ｄ，１Ｆに相当する面とに
外部電極５Ａ，５Ｂ，５Ｄ，５Ｆが形成された三端子コ
ンデンサチップ６が製造された。
に相当する面及び１Ｃ，１Ｅに相当する面のメッキ層を
除去した。なお、１Ｃ，１Ｅに相当する面の研削に当
り、凹溝２Ａ，２Ｂ内のメッキ層は残留させる。これに
より、凹溝２Ａ，２Ｂ内と１Ｄ，１Ｆに相当する面とに
外部電極５Ａ，５Ｂ，５Ｄ，５Ｆが形成された三端子コ
ンデンサチップ６が製造された。
【００２８】得られた三端子コンデンサチップ６の外部
電極５Ａ，５Ｂ，５Ｄ，５Ｆは、各々、１Ａに相当する
面から１Ｂに相当する面にまで均一厚さで精度良く形成
されたものであり、このコンデンサチップ６を面実装手
法により、回路基盤上にリフロー及びフローの二方法で
実装したところ、良好なはんだ付け実装性を示した。
電極５Ａ，５Ｂ，５Ｄ，５Ｆは、各々、１Ａに相当する
面から１Ｂに相当する面にまで均一厚さで精度良く形成
されたものであり、このコンデンサチップ６を面実装手
法により、回路基盤上にリフロー及びフローの二方法で
実装したところ、良好なはんだ付け実装性を示した。
【００２９】実施例２ 図２（ａ）〜（ｄ）（斜視図）に示す方法に従って、本
発明により外部電極の形成を実施した。
発明により外部電極の形成を実施した。
【００３０】図２（ａ）〜（ｄ）に示す方法は、複合コ
ンデンサチップを製造する方法であり、まず、セラミッ
ク誘電体材料よりなるグリーンチップを焼成して、図２
（ａ）に示す如く、主面７Ａ，７Ｂと側面７Ｃ，７Ｄ，
７Ｅ，７Ｆとを有する直方体形状であり、側面７Ｃに凹
溝８Ａが、側面７Ｄに凹溝８Ｂ，８Ｃが側面７Ｅに凹溝
８Ｄ，８Ｅ，８Ｆが、側面７Ｅに凹溝８Ｇ，８Ｈ，８
Ｉ，８Ｊが、それぞれ主面７Ａ，７Ｂに連通するように
形成されたチップ焼結体７を得た。このチップ焼結体に
ついても、予め凹溝８Ａ〜８Ｊを有するように製造され
たものであっても良く、焼結後、切削加工により凹溝８
Ａ〜８Ｊを形成しても良い。
ンデンサチップを製造する方法であり、まず、セラミッ
ク誘電体材料よりなるグリーンチップを焼成して、図２
（ａ）に示す如く、主面７Ａ，７Ｂと側面７Ｃ，７Ｄ，
７Ｅ，７Ｆとを有する直方体形状であり、側面７Ｃに凹
溝８Ａが、側面７Ｄに凹溝８Ｂ，８Ｃが側面７Ｅに凹溝
８Ｄ，８Ｅ，８Ｆが、側面７Ｅに凹溝８Ｇ，８Ｈ，８
Ｉ，８Ｊが、それぞれ主面７Ａ，７Ｂに連通するように
形成されたチップ焼結体７を得た。このチップ焼結体に
ついても、予め凹溝８Ａ〜８Ｊを有するように製造され
たものであっても良く、焼結後、切削加工により凹溝８
Ａ〜８Ｊを形成しても良い。
【００３１】次に、バレル研磨を行って図２（ｂ）に示
す如く、焼結体７のコーナー部に丸みをつけてベアチッ
プ９を得た。
す如く、焼結体７のコーナー部に丸みをつけてベアチッ
プ９を得た。
【００３２】次いで、このベアチップ９の全表面に、ニ
ッケル無電解メッキ（第一層）、ニッケル無電解メッキ
（第二層）及びはんだ電解メッキ（第三層）よりなる三
層メッキ層１０を形成した。
ッケル無電解メッキ（第一層）、ニッケル無電解メッキ
（第二層）及びはんだ電解メッキ（第三層）よりなる三
層メッキ層１０を形成した。
【００３３】その後、両面研削機を用いて、７Ａ，７Ｂ
に相当する面、７Ｃ，７Ｅに相当する面、及び７Ｄ，７
Ｆに相当する面のメッキ層を除去した。なお、７Ｃ〜７
Ｆに相当する面の研削に当り、凹溝８Ａ〜８Ｊ内のメッ
キ層は残留させる。これにより、凹溝８Ａ〜８Ｊ内にそ
れぞれ外部電極１１Ａ〜１１Ｊが形成された複合コンデ
ンサチップ１２が製造された。
に相当する面、７Ｃ，７Ｅに相当する面、及び７Ｄ，７
Ｆに相当する面のメッキ層を除去した。なお、７Ｃ〜７
Ｆに相当する面の研削に当り、凹溝８Ａ〜８Ｊ内のメッ
キ層は残留させる。これにより、凹溝８Ａ〜８Ｊ内にそ
れぞれ外部電極１１Ａ〜１１Ｊが形成された複合コンデ
ンサチップ１２が製造された。
【００３４】得られた複合コンデンサチップ１２の外部
電極１１Ａ〜１１Ｊは、各々、凹溝８Ａ〜８Ｊ内に、７
Ａに相当する面から７Ｂに相当する面にまで均一厚さで
精度良く形成されたものであり、このコンデンサチップ
１２を面実装手法により、回路基盤上にリフロー及びフ
ローの二方法で実装したところ、良好なはんだ付け実装
性を示した。
電極１１Ａ〜１１Ｊは、各々、凹溝８Ａ〜８Ｊ内に、７
Ａに相当する面から７Ｂに相当する面にまで均一厚さで
精度良く形成されたものであり、このコンデンサチップ
１２を面実装手法により、回路基盤上にリフロー及びフ
ローの二方法で実装したところ、良好なはんだ付け実装
性を示した。
【００３５】
【発明の効果】以上詳述した通り、本発明のセラミック
電子部品の外部電極形成方法によれば、素体の側面に、
容易かつ効率的に、精度よく良好な外部電極を形成する
ことができる。
電子部品の外部電極形成方法によれば、素体の側面に、
容易かつ効率的に、精度よく良好な外部電極を形成する
ことができる。
【００３６】本発明のセラミック電子部品の外部電極形
成方法は、セラミックコンデンサ、バリスタ、サーミス
タ、その他あらゆるセラミック複合電子部品に広く適用
することができ、小型、多端子のセラミック電子部品を
簡易な工程で精度良く製造することができる。
成方法は、セラミックコンデンサ、バリスタ、サーミス
タ、その他あらゆるセラミック複合電子部品に広く適用
することができ、小型、多端子のセラミック電子部品を
簡易な工程で精度良く製造することができる。
【００３７】請求項２，３のセラミック電子部品の外部
電極形成方法によれば、面実装における基盤電極とのは
んだ付け時の接合不良を生じることのない良好な外部電
極を確実に形成することができる。
電極形成方法によれば、面実装における基盤電極とのは
んだ付け時の接合不良を生じることのない良好な外部電
極を確実に形成することができる。
【００３８】請求項４のセラミック電子部品の外部電極
形成方法によれば、良好なはんだ付け性、耐はんだ喰わ
れ性を有する外部電極を形成することができる。
形成方法によれば、良好なはんだ付け性、耐はんだ喰わ
れ性を有する外部電極を形成することができる。
【図１】本発明のセラミック電子部品の外部電極形成方
法の一実施例方法を説明する斜視図である。
法の一実施例方法を説明する斜視図である。
【図２】本発明のセラミック電子部品の外部電極形成方
法の他の実施例方法を説明する斜視図である。
法の他の実施例方法を説明する斜視図である。
１，７ チップ焼結体 ２Ａ，２Ｂ，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅ，８Ｆ，８
Ｇ，８Ｈ，８Ｉ，８Ｊ凹溝 ３，９ ベアチップ ４，１０ メッキ層 ５Ａ，５Ｂ，５Ｄ，５Ｆ，１１Ａ，１１Ｂ，１１Ｃ，１
１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，１１Ｈ，１１Ｉ，１１
Ｊ 外部電極 ６ 三端子コンデンサチップ １２ 複合コンデンサチップ
Ｇ，８Ｈ，８Ｉ，８Ｊ凹溝 ３，９ ベアチップ ４，１０ メッキ層 ５Ａ，５Ｂ，５Ｄ，５Ｆ，１１Ａ，１１Ｂ，１１Ｃ，１
１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ，１１Ｈ，１１Ｉ，１１
Ｊ 外部電極 ６ 三端子コンデンサチップ １２ 複合コンデンサチップ
Claims (4)
- 【請求項１】 セラミック電子部品の素体の側面に外部
電極を形成する方法において、 側面に凹溝を有する素体を製造した後、該素体の少なく
とも該凹溝形成側面に外部電極組成のメッキ層を形成
し、次いで、前記凹溝内のメッキ層が残留するように、
該凹溝形成側面のメッキ層を研削して除去することを特
徴とするセラミック電子部品の外部電極形成方法。 - 【請求項２】 請求項１の方法において、前記素体は対
向する一対の主面と該主面に直交する側面とを有し、前
記凹溝は、両主面に連通するように該側面に設けられ、
かつ、前記メッキ層は該素体の全表面に形成されること
を特徴とするセラミック電子部品の外部電極形成方法。 - 【請求項３】 請求項２の方法において、該素体はバレ
ル研磨によりコーナー部に丸みをつけた後、メッキ層が
形成されることを特徴とするセラミック電子部品の外部
電極形成方法。 - 【請求項４】 請求項１ないし３のいずれか１項の方法
において、前記メッキ層は、最下層の無電解ニッケルメ
ッキ層、中間層の無電解銅又はニッケルメッキ層、及
び、最上層の電解はんだメッキ層の三層構造であること
を特徴とするセラミック電子部品の外部電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331197A JPH07192963A (ja) | 1993-12-27 | 1993-12-27 | セラミック電子部品の外部電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331197A JPH07192963A (ja) | 1993-12-27 | 1993-12-27 | セラミック電子部品の外部電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07192963A true JPH07192963A (ja) | 1995-07-28 |
Family
ID=18240981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331197A Withdrawn JPH07192963A (ja) | 1993-12-27 | 1993-12-27 | セラミック電子部品の外部電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07192963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054989A (ja) * | 2006-09-22 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
-
1993
- 1993-12-27 JP JP5331197A patent/JPH07192963A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054989A (ja) * | 2006-09-22 | 2011-03-17 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101127870B1 (ko) | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 | |
| US6753218B2 (en) | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias | |
| US20190355518A1 (en) | Multilayer ceramic capacitor | |
| US8630080B2 (en) | Electronic component | |
| JP4339816B2 (ja) | 電子部品 | |
| GB2347383A (en) | Manufacturing electronic component of laminated ceramics | |
| JP4433909B2 (ja) | 表面実装型電子部品 | |
| KR101718307B1 (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
| US5295289A (en) | Method of manufacturing electronic components | |
| JP4849123B2 (ja) | 積層コンデンサの製造方法 | |
| KR101452127B1 (ko) | 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판 | |
| JPH07192963A (ja) | セラミック電子部品の外部電極形成方法 | |
| JPH03280412A (ja) | コンデンサネットワーク構造体及びその製造方法 | |
| JP4616177B2 (ja) | 表面実装型複合電子部品及びその製造法 | |
| JP2019117899A (ja) | 積層電子部品 | |
| JP2019117900A (ja) | 積層電子部品 | |
| KR101538594B1 (ko) | 세라믹 전자 부품 및 그 실장 구조체 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP2004200602A (ja) | セラミック電子部品およびその製造方法 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| JP7423340B2 (ja) | 積層セラミック電子部品、テープ包装体及び回路基板 | |
| JP2003007563A (ja) | コンデンサ | |
| JP4487849B2 (ja) | 電子部品の製造方法 | |
| JPH08236387A (ja) | 面実装電子部品とその製造方法 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |