JPH071872Y2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH071872Y2 JPH071872Y2 JP3087089U JP3087089U JPH071872Y2 JP H071872 Y2 JPH071872 Y2 JP H071872Y2 JP 3087089 U JP3087089 U JP 3087089U JP 3087089 U JP3087089 U JP 3087089U JP H071872 Y2 JPH071872 Y2 JP H071872Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は半導体集積回路に関し、特に電話用スピーチ
ネットワークとして使用する半導体集積回路に関するも
のである。
ネットワークとして使用する半導体集積回路に関するも
のである。
［従来の技術］ 第２図は従来のこの種の回路を示す接続図であって、図
において１はブリッジ回路、２はバイアス部、３は送話
部、４は受話部であり、VLは回線上の電圧、RLは回線の
抵抗、VFBはブリッジ回路１の整流素子の順方向電圧、V
CCはこの半導体集積回路で利用できる電圧である。６は
抵抗、７はキャパシタ、８はバイアス回路、９は増幅
器、10、11、13、14はそれぞれトランジスタで、トラン
ジスタ10,11と13,14はそれぞれダーリントン回路を形成
している。12,15はそれぞれ抵抗、16は信号入力端子、1
7はキャパシタ、18,19,20,21,22はそれぞれ抵抗、23,24
はそれぞれキャパシタ、25は増幅器、26はキャパシタ、
27はスピーカである。
において１はブリッジ回路、２はバイアス部、３は送話
部、４は受話部であり、VLは回線上の電圧、RLは回線の
抵抗、VFBはブリッジ回路１の整流素子の順方向電圧、V
CCはこの半導体集積回路で利用できる電圧である。６は
抵抗、７はキャパシタ、８はバイアス回路、９は増幅
器、10、11、13、14はそれぞれトランジスタで、トラン
ジスタ10,11と13,14はそれぞれダーリントン回路を形成
している。12,15はそれぞれ抵抗、16は信号入力端子、1
7はキャパシタ、18,19,20,21,22はそれぞれ抵抗、23,24
はそれぞれキャパシタ、25は増幅器、26はキャパシタ、
27はスピーカである。
また、101,102,103,104,105,106,107はこの半導体集積
回路を外部回路と接続するための接続端子で、ピンとし
て構成され、第２図に示す部分のうち、これら接続端子
から外にある部分は外付部品である。
回路を外部回路と接続するための接続端子で、ピンとし
て構成され、第２図に示す部分のうち、これら接続端子
から外にある部分は外付部品である。
次に、第２図に示す回路の動作について説明する。フッ
クスイッチ５がオフになっている状態ではキャパシタ24
の電圧は抵抗19,18を介して放電されており、従ってフ
ックスイッチ５をオンした瞬間では、端子103の電圧は
接地点電圧であり、増幅器９の出力は０でダーリントン
回路10,11及び13,14は共にオフ状態にあり、従ってこの
半導体集積回路に流れる全電流はITのみとなり比較的小
さくその時点のVCCの値VCC1は VCC1＝VL−２・（IT・RL＋VFB） ・・・（１） となり、比較的高い。
クスイッチ５がオフになっている状態ではキャパシタ24
の電圧は抵抗19,18を介して放電されており、従ってフ
ックスイッチ５をオンした瞬間では、端子103の電圧は
接地点電圧であり、増幅器９の出力は０でダーリントン
回路10,11及び13,14は共にオフ状態にあり、従ってこの
半導体集積回路に流れる全電流はITのみとなり比較的小
さくその時点のVCCの値VCC1は VCC1＝VL−２・（IT・RL＋VFB） ・・・（１） となり、比較的高い。
次の段階では抵抗20,22,21を経てキャパシタ24が充電さ
れこの充電が完了すると、端子103すなわちＡ点の電位V
Aは VA＝VCC1・R18／（R20＋R22＋R21＋R19＋R18） ・・・
（２） となる。但しR18，R19，R20，R21，R22はそれぞれ抵抗1
8,19,20,21,22の抵抗値である。
れこの充電が完了すると、端子103すなわちＡ点の電位V
Aは VA＝VCC1・R18／（R20＋R22＋R21＋R19＋R18） ・・・
（２） となる。但しR18，R19，R20，R21，R22はそれぞれ抵抗1
8,19,20,21,22の抵抗値である。
増幅器９はボルテージフォロワで構成され、Ｂ点の電圧
VBは VB＝VAとなる。またトランジスタ10,13のベースには同
一電圧が加えられえおり、抵抗12,15の抵抗値は互いに
同一であるのでＣ点の電圧VCはVC＝Bとなる。
VBは VB＝VAとなる。またトランジスタ10,13のベースには同
一電圧が加えられえおり、抵抗12,15の抵抗値は互いに
同一であるのでＣ点の電圧VCはVC＝Bとなる。
この状態のとき各ダーリントン回路に流れる電流を
I12，I15とすると I12＝VB／R12，I15＝VC／R15となる。
I12，I15とすると I12＝VB／R12，I15＝VC／R15となる。
またこの場合のVCCの値VCCOは VCCO＝VL−2.｛（I12＋I15＋IT）・RL＋VFB｝ ・・・
（３）となる。
（３）となる。
端子16から信号入力がある場合は、信号電圧がVAに重畳
し、これにともなってVB，VC，I12，I15の値が変化して
VCCの値が変化する。この変化したVCCが回線を経て送出
されて相手に対し送話が行われる。
し、これにともなってVB，VC，I12，I15の値が変化して
VCCの値が変化する。この変化したVCCが回線を経て送出
されて相手に対し送話が行われる。
回線上の電圧変化は端子101,抵抗20,22,キャパシタ23を
経て増幅器25で増幅されてスピーカ27から出力され相手
からの送話が受話される。自己の送話もまた増幅器25を
介してスピーカから出力される。
経て増幅器25で増幅されてスピーカ27から出力され相手
からの送話が受話される。自己の送話もまた増幅器25を
介してスピーカから出力される。
バイアス回路８は増幅器9,25に必要な各種のバイアス電
圧を生成する。このバイアス電圧はVCCから生成するの
であるが、信号入力の瞬間値に従ってVCCの瞬間値は大
幅に変化し、特に回線が長距離でRLが大きい場合はその
変化が大きく、VCCの最低値はダーリントントランジス
タの飽和電圧値である約1V程度に対応する点まで下がる
ことがあるので、このようなVCCをバイアス回路８に入
力するにはその電圧変動を充分に平滑化しておかねばな
らぬ。抵抗６とキャパシタ７とはこのために設けられた
平滑回路である。この平滑回路の時定数は充分に大きく
しなければならぬが、抵抗６を大きくすると電圧降下が
大きくなるので、キャパシタ７を大きくして、たとえば
電解コンデンサを外付部品とし、そのための接続端子10
2を設ける。
圧を生成する。このバイアス電圧はVCCから生成するの
であるが、信号入力の瞬間値に従ってVCCの瞬間値は大
幅に変化し、特に回線が長距離でRLが大きい場合はその
変化が大きく、VCCの最低値はダーリントントランジス
タの飽和電圧値である約1V程度に対応する点まで下がる
ことがあるので、このようなVCCをバイアス回路８に入
力するにはその電圧変動を充分に平滑化しておかねばな
らぬ。抵抗６とキャパシタ７とはこのために設けられた
平滑回路である。この平滑回路の時定数は充分に大きく
しなければならぬが、抵抗６を大きくすると電圧降下が
大きくなるので、キャパシタ７を大きくして、たとえば
電解コンデンサを外付部品とし、そのための接続端子10
2を設ける。
［考案が解決しようとする課題］ 従来の回路は以上のように構成されているので次のよう
な問題点がある。すなわち、外付部品として大きなキャ
パシタを必要とし、ポケット用電話などではスペース的
に問題があり、抵抗６の存在のため、バイアス回路８に
入力する電流のばらつきに従って端子102上に電圧もば
らつき、VCCが低下した状態での動作が不安定になると
いう問題があった。
な問題点がある。すなわち、外付部品として大きなキャ
パシタを必要とし、ポケット用電話などではスペース的
に問題があり、抵抗６の存在のため、バイアス回路８に
入力する電流のばらつきに従って端子102上に電圧もば
らつき、VCCが低下した状態での動作が不安定になると
いう問題があった。
この考案は従来の回路における上記の課題を解決し、V
CCの低下を制限することによって平滑回路を省略し、こ
れにともなって外付キャパシタとその接続ピンを省略す
ることのできる半導体集積回路を提供することを目的と
している。
CCの低下を制限することによって平滑回路を省略し、こ
れにともなって外付キャパシタとその接続ピンを省略す
ることのできる半導体集積回路を提供することを目的と
している。
［課題を解決するための手段］ この考案では、ダーリントン回路の入力トランジスタの
コレクタに直列に順方向ダイオードを接続し、かつ出力
トランジスタに流れる電流の大きさ及び出力トランジス
タのｈパラメータの大きさにも関係なく上記順方向ダイ
オードにバイアス電流を供給することができるよう出力
トランジスタのベース・エミッタ間に抵抗を挿入した。
コレクタに直列に順方向ダイオードを接続し、かつ出力
トランジスタに流れる電流の大きさ及び出力トランジス
タのｈパラメータの大きさにも関係なく上記順方向ダイ
オードにバイアス電流を供給することができるよう出力
トランジスタのベース・エミッタ間に抵抗を挿入した。
［作用］ 以上のような接続にするとダーリントン回路の飽和電圧
にダイオードの順方向電圧降下を加えた電圧値に対応す
る電圧値よりVCCが低くなることはないので、平滑回路
を省略し、この省略にともないピン数を減少し、外付コ
ンデンサを省略することができる。
にダイオードの順方向電圧降下を加えた電圧値に対応す
る電圧値よりVCCが低くなることはないので、平滑回路
を省略し、この省略にともないピン数を減少し、外付コ
ンデンサを省略することができる。
［実施例］ 以下、この考案の実施例を図面について説明する。第１
図はこの考案の一実施例を示す接続図で、第２図と同一
符号は同一または相当部分を示し（第１図では第２図に
示す外付部品の一部を省略する。省略した部分は第２図
と同様である）、1Dはダイオード、1Rは抵抗である。
図はこの考案の一実施例を示す接続図で、第２図と同一
符号は同一または相当部分を示し（第１図では第２図に
示す外付部品の一部を省略する。省略した部分は第２図
と同様である）、1Dはダイオード、1Rは抵抗である。
第１図の回路においてバイアス部２とダーリントン回路
以外の部分は第２図の同一符号の部分と同様に動作する
ので重複した説明は省略する。
以外の部分は第２図の同一符号の部分と同様に動作する
ので重複した説明は省略する。
ダーリントン回路では制御信号がそのベースに入力され
る方のトランジスタ10,13を仮に入力トランジスタと称
し、入力トランジスタのエミッタがそのベースに接続さ
れるトランジスタ11,14を仮に出力トランジスタと称す
ることにすれば、入力トランジスタのコレクタにダイオ
ードD1を順方向接続で接続し、出力トランジスタのベー
スとエミッタ間に抵抗1Rを接続する。
る方のトランジスタ10,13を仮に入力トランジスタと称
し、入力トランジスタのエミッタがそのベースに接続さ
れるトランジスタ11,14を仮に出力トランジスタと称す
ることにすれば、入力トランジスタのコレクタにダイオ
ードD1を順方向接続で接続し、出力トランジスタのベー
スとエミッタ間に抵抗1Rを接続する。
このような接続にすると入力トランジスタ10（13も同様
であるので、以下一方のダーリントン回路だけについて
説明する）のコレクタ電流はダイオード1Dを経て流れる
ことになる。この電流はトランジスタ11の状態に関係な
く抵抗1Rを流れることができる。トランジスタ10のベー
ス電圧が高くなって、このダーリントン回路に飽和電流
が流れるときトランジスタ10のコレクタとトランジスタ
11のエミッタ間電圧は約1Vとなるが、トランジスタ11の
コレクタ・エミッタ間はこれにダイオード1Dの順方向電
圧約0.7Vが加わったものとなり、このときのVCCの値は
上記電圧にＢ点の電圧が加わったものになり、従来のV
CCの最低電圧値よりダイオード1Dの電圧降下0.7Vだけ高
い値に保たれる。
であるので、以下一方のダーリントン回路だけについて
説明する）のコレクタ電流はダイオード1Dを経て流れる
ことになる。この電流はトランジスタ11の状態に関係な
く抵抗1Rを流れることができる。トランジスタ10のベー
ス電圧が高くなって、このダーリントン回路に飽和電流
が流れるときトランジスタ10のコレクタとトランジスタ
11のエミッタ間電圧は約1Vとなるが、トランジスタ11の
コレクタ・エミッタ間はこれにダイオード1Dの順方向電
圧約0.7Vが加わったものとなり、このときのVCCの値は
上記電圧にＢ点の電圧が加わったものになり、従来のV
CCの最低電圧値よりダイオード1Dの電圧降下0.7Vだけ高
い値に保たれる。
このようにして、従来の回路よりVCCの変動量が小さく
その最低値も高く保たれるのでバイアス回路８にはVCC
をそのまま入力し、平滑回路を省略することができる。
その最低値も高く保たれるのでバイアス回路８にはVCC
をそのまま入力し、平滑回路を省略することができる。
以上のようにして、第２図に示す従来の回路において必
要であったキャパシタ７、抵抗６、端子102を省略し、
式（３）に示すVCC0の値が小さい場合においても安定し
た動作を可能にする。
要であったキャパシタ７、抵抗６、端子102を省略し、
式（３）に示すVCC0の値が小さい場合においても安定し
た動作を可能にする。
なお、上記説明では端子16からはマイクロホン出力が入
力される場合に就いて述べたが、デュアル・トーン・マ
ルチ・フリケンシー（DTMF）が入力される場合も同様で
ある。
力される場合に就いて述べたが、デュアル・トーン・マ
ルチ・フリケンシー（DTMF）が入力される場合も同様で
ある。
［考案の効果］ 以上のようにこの考案によれば、ダーリントン回路の飽
和電圧をダイオードの順方向電圧だけ高くし、バイアス
回路の電源入力の平滑回路を省略したので、大きな容量
の電界コンデンサを外付部品として必要とすることな
く、接続用のピン数を減少することができ、新しく付加
するダイオードと抵抗はIC化に適しており、回路の動作
が安定化されるという効果がある。
和電圧をダイオードの順方向電圧だけ高くし、バイアス
回路の電源入力の平滑回路を省略したので、大きな容量
の電界コンデンサを外付部品として必要とすることな
く、接続用のピン数を減少することができ、新しく付加
するダイオードと抵抗はIC化に適しており、回路の動作
が安定化されるという効果がある。
第１図はこの考案の一実施例を示す接続図、第２図は従
来の回路を示す接続図。 １……ブリッジ回路、２……バイアス部、３……送話
部、４……受話部、５……フックスイッチ、８……バイ
アス回路、10,13……ダーリントン回路の入力トランジ
スタ、11,14……ダーリントン回路の出力トランジス
タ、1D……ダイオード、1R……抵抗。 なお、図中同一符号は同一または相当部分を示す。
来の回路を示す接続図。 １……ブリッジ回路、２……バイアス部、３……送話
部、４……受話部、５……フックスイッチ、８……バイ
アス回路、10,13……ダーリントン回路の入力トランジ
スタ、11,14……ダーリントン回路の出力トランジス
タ、1D……ダイオード、1R……抵抗。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】電話用スピーチネットワークとして使用さ
れ、電話回線上の直流電圧をブリッジ回路を介して電源
電圧としてダーリントン回路に供給し、このダーリント
ン回路により信号入力を増幅して上記電話回線上に上記
直流電圧と重畳して送出する半導体集積回路において、 上記ダーリントン回路は、制御信号がそのベースに入力
される入力トランジスタと、この入力トランジスタのエ
ミッタが直接そのベースに接続される出力トランジスタ
とから構成され、上記入力トランジスタのコレクタと上
記直流電圧との間には順方向にダイオードを接続し、上
記入力トランジスタのエミッタと上記出力トランジスタ
のエミッタ間には抵抗を接続して上記出力トランジスタ
の状態に関係なく上記ダイオードに電流を流し、上記ダ
ーリントン回路に飽和電流が流れる時の上記直流電圧の
最低値を上記ダイオードの順方向電圧降下分と、出力ト
ランジスタのベース・エミッタ間順方向電圧降下分、さ
らに入力トランジスタのコレクターエミッタ飽和電圧が
加えられた電圧分だけ上昇した値に保ち、 上記直流電圧から当該半導体集積回路内で使用する各バ
イアス電圧を直接生成する ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087089U JPH071872Y2 (ja) | 1989-03-20 | 1989-03-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087089U JPH071872Y2 (ja) | 1989-03-20 | 1989-03-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123148U JPH02123148U (ja) | 1990-10-09 |
| JPH071872Y2 true JPH071872Y2 (ja) | 1995-01-18 |
Family
ID=31256306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087089U Expired - Fee Related JPH071872Y2 (ja) | 1989-03-20 | 1989-03-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071872Y2 (ja) |
-
1989
- 1989-03-20 JP JP3087089U patent/JPH071872Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02123148U (ja) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| JPH0710082B2 (ja) | 電話回路 | |
| JPS596549B2 (ja) | 電話機用３端子電源回路 | |
| US4314106A (en) | Line circuit | |
| JPH071872Y2 (ja) | 半導体集積回路 | |
| JPH09190229A (ja) | 電気通信端末装置および集積回路 | |
| GB2120498A (en) | Regulator circuit | |
| JPS585594B2 (ja) | 整流回路 | |
| JP3398950B2 (ja) | フィールドバスインターフェース回路 | |
| US4649235A (en) | Telephone circuit with a class-B amplifier output stage | |
| JPS632487B2 (ja) | ||
| JPH08328672A (ja) | 安定化直流電圧回路および該回路を付随したスイッチング電源 | |
| US5027392A (en) | Speaker drive arrangement for loudspeaker telephone | |
| US3597698A (en) | Integratable gyrator | |
| US4450412A (en) | Balanced amplifier output stage | |
| JPH0568142B2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JP2621418B2 (ja) | 電話機 | |
| EP0194723A1 (en) | Variable reference voltage-transmission amplifier in the form of a line voltage stabiliser | |
| JPS62176290A (ja) | 電流制限機能付き電子化チヨ−ク回路 | |
| JPS586466U (ja) | ケ−ブル周波数特性補償装置 | |
| JPS58212249A (ja) | 電子化電話機回路 | |
| JPH01176148A (ja) | 電話機回路 | |
| JPH0411150B2 (ja) | ||
| JPH03217151A (ja) | 電話機回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |