JPH07184162A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタルＶＴＲからのダビング時において初
期符号化時のブロックを推定することにより画質の劣化
を防ぐことのできる画像処理装置を提供する。 【構成】 画像処理装置は、画像信号と共に、前記画像
信号に以前に施されたブロック化処理に係るブロック化
情報を入力する入力手段と、前記画像信号を所定の画像
データ毎にブロック化するブロック化手段とを備え、前
記ブロック化手段は、前記ブロック化情報を用いてブロ
ック形態を決定するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号をブロック符
号化する画像処理装置に関する。

【０００２】

【従来の技術】従来より、この種の装置として画像信号
をデジタル化し、ブロック符号化した後に記録・再生を
行うデジタルＶＴＲが知られている。

【０００３】このようなデジタルＶＴＲにおいては、通
常、デジタル画像信号を圧縮・符号化する際に１フレー
ム内での各フィールドの相関を判別し、この相関に基づ
いてフレーム処理・フィールド処理を切り換えている。
これは、より相関の高い方の処理を行うことにより符号
化した際の符号量を削減し、各デジタルＶＴＲのフォー
マットにより定められた所定の符号量になるように符号
量の制御を行うためである。

【０００４】このように記録・再生を行うデジタルＶＴ
Ｒにおいて、他のＶＴＲ等の装置からのダビングは、図
９に示すように通常、画像信号（音声信号）のみがデジ
タルＶＴＲ９１から再生されデジタルＶＴＲ９２にて記
録される。そして、このように１度デジタルＶＴＲにて
記録・再生された画像信号をダビングする際にも、１度
目の記録時と同様に各フィールドの相関を判断し、フレ
ーム・フィールド処理を切り換えている。

【０００５】また、図９に示すようにＶＨＳ方式等のア
ナログ記録方式ＶＴＲから前述のようなデジタルＶＴＲ
にダビングする場合も考えられる。

【０００６】

【発明が解決しようとしている課題】しかしながら、前
述のデジタルＶＴＲどうしのダビングの場合、画像信号
のみをデジタル記録すると、フレーム・フィールド処理
の切り換えは、記録側のＶＴＲにて再びフィールド間の
相関に基づいて行うため、記録側ＶＴＲにおける再符号
化時の処理が初期の（ダビングを行う前の）符号化時の
処理と異なってしまうことが起こり得る。この結果、大
きな画像劣化が発生することが考えられる。

【０００７】また、アナログＶＴＲからの再生信号をダ
ビングする場合は、この再生信号に一般的に含まれるジ
ッター（主にメカニカルな要因）等の時間軸変動成分に
よる画像の相関の低下が、最適な画素ブロックの形成を
妨げ、画質を劣化させることも考えられる。

【０００８】このような背景において、本発明は、前述
のようなデジタルＶＴＲからのダビング時において初期
符号化時のブロックを推定することにより画質の劣化を
防ぐことのできる画像処理装置を提供することを目的と
する。

【０００９】また、本発明の他の目的は、アナログＶＴ
Ｒからのダビング時において時間軸変動成分による画質
の劣化を防止することのできる画像処理装置を提供する
処にある。

【００１０】

【課題を解決するための手段】従来抱えている課題を解
決し、前記目的を達成するため、本発明は、画像信号と
共に、前記画像信号に以前に施されたブロック化処理に
係るブロック化情報を入力する入力手段と、前記画像信
号を所定の画像データ毎にブロック化するブロック化手
段とを備え、前記ブロック化手段は、前記ブロック化情
報を用いてブロック形態を決定するように構成されてい
る。

【００１１】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１２】まず、図１を用いて本発明の第１の実施例
について説明する。図１は本発明の実施例としてのデジ
タルＶＴＲの構成を示すブロック図である。

【００１３】図１において、アナログ入力端子１より入
力したアナログ画像信号はＡ／Ｄ変換回路２にてデジタ
ル信号に変換され、スイッチ４を介してフレームメモリ
６に記憶される。

【００１４】また、デジタル入力端子３より入力したデ
ジタル画像信号はスイッチ４を介してフレームメモリ６
に記憶される。フレームメモリ６は入力画像信号にシャ
フリング処理を施すと共に、１フレーム単位で垂直方向
８画素×水平方向８画素分の画像信号を毎に後段のフィ
ールドメモリ７及び減算回路８に出力する。減算回路８
では、現在入力された画像信号とフィールドメモリ７に
て１フィールド遅延された画像信号との差分を８×８画
素単位で求め、モード判別回路９に出力する。モード判
別回路９はこの差分値を元に現フィールドと前フィール
ドとの相関を判別し、スイッチ１０を介してアドレス制
御回路１２及び圧縮・符号化回路１３に出力する。ま
た、初回の符号化時の符号化処理モードを示すモード判
別信号が入力端子５より入力されている場合には、スイ
ッチ１０は入力端子５側を選択するように切り換わる。
なお、これらスイッチ４及び１０の切り換えは不図示の
制御回路からの制御信号により行われる。

【００１５】フィールドメモリ７から読み出された画像
信号はブロック化回路１１に入力し、ここで、後段の圧
縮・符号化に適したフィールド８×４×２単位の画素ブ
ロックもしくはフレーム８×８単位の画素ブロックにブ
ロック化される。

【００１６】この各処理モード時におけるブロック化の
様子を図２に示す。

【００１７】フレーム処理モードでは、図２（ａ）に示
すように画像は８画素×８画素にブロック化される。ま
た、フィールド処理モードでは、図２（ｂ）に示すよう
に１フィールド８画素×４画素の２フィールド分でブロ
ック化される。

【００１８】このブロック化の制御は、モード判別回路
９からの判別信号を受けたアドレス制御回路１２により
制御されている。ブロック化回路１１で所定の単位でブ
ロック化された画像信号は、圧縮・符号化回路１３に入
力し、ここで、ＤＣＴ，量子化，可変長符号化等の周知
の技術により圧縮・符号化を施され、記録・再生系１４
にて磁気テープに記録される。また、この際スイッチ１
０からのフィールド・フレーム判別信号も共に記録され
る。

【００１９】再生時は、圧縮・符号化された画像信号及
びモード判別信号が記録・再生系１４から再生され、復
号化・伸長回路１５にて復号化及び伸長処理が施され
る。この復号化された信号は逆ブロック化回路１６にて
記録時とは逆の処理が施されて１フィールドづつフレー
ムメモリ１８に出力される。フレームメモリ１８では入
力された画像信号にデシャフリング処理を施してもとの
データ順に並び変えた後Ｄ／Ａ変換回路１９に出力し、
Ｄ／Ａ変換回路１９でアナログ信号に変換した後アナロ
グ出力端子２２から外部に出力される。

【００２０】また、フレームメモリ１８から読み出され
た画像信号はデジタル信号の状態のままデジタル出力端
子２１から出力され、これと共に、モード判別信号も出
力端子２０から外部に出力される。

【００２１】前述のように、初回の符号化時には、フィ
ールド・フレーム処理の判別には画像の動き検出あるい
は相関検出等の適当な手法を用いることができるが、す
でに符号化されたことのある画像信号に対しては、誤判
別の危険性がある。本実施例においては、モード判別情
報を再符号化の際に用いることにより、初回の符号化時
のブロックパターンと同様の画素ブロックを形成するこ
とが可能となり、再符号化時の画質劣化を最小限にする
ことが可能である。

【００２２】次に、図３乃至図６を用いて本発明の第２
の実施例について説明する。

【００２３】本実施例では、図３に示すように、一旦符
号化された画像信号を復号化し、アナログ信号として出
力されたものをデジタル信号として再符号化し、記録す
る場合に、初回の符号化処理モードを推定する初回モー
ド推定回路３０４を設け、この初回モード推定回路３０
４にて初回の符号化処理モードを推定し、この推定結果
に基づいて符号化処理を行う。

【００２４】以下、図３に示した本実施例における初回
モード推定回路３０４の具体的な構成を説明すると共
に、本実施例における画像信号の記録について図４乃至
図６を用いて説明する。なお、図３と同様の構成要素に
ついては同一符号を付して説明を省略する。

【００２５】まず、図４を用いて初回モード推定回路３
０４の第１の構成例を説明する。図４において、入力端
子３０１から入力したアナログ画像信号は、Ａ／Ｄ変換
回路３０２にてデジタル信号に変換され、１フレーム以
上の容量を有する画像メモリ４０１に記憶される。

【００２６】画像メモリ４０１は入力画像信号にシャフ
リング処理を施すと共に、１フレーム単位で垂直方向８
画素×水平方向８画素分の画像信号毎に８×８ブロック
化回路４０２及び８×４ブロック化回路４０４に出力す
る。８×８ブロック化回路４０２は入力した画像信号を
８×８画素のブロックのまま圧縮・符号化回路４０３に
出力し、圧縮・符号化回路４０３において周知の圧縮・
符号化処理を施された後、比較回路４０６及びスイッチ
４０７に出力する。

【００２７】また、８×４ブロック化回路４０４は入力
した画像信号をフィールド単位で８×４画素毎にブロッ
ク化し、圧縮・符号化回路４０５にて圧縮・符号化処理
を施した後比較回路４０６及びスイッチ４０７に出力す
る。

【００２８】比較回路４０６では、圧縮・符号化回路４
０３，４０５からの圧縮・符号化された画像信号の符号
量を比較し、より適切な方を出力するようにスイッチ４
０７を制御する。この適切なというのは、つまり、１度
ブロック符号化が施された画像データであれば、前回の
圧縮・符号化時に、それぞれのフォーマットにて定めら
れた所定の符号量になるようにその符号量が調整されて
いるはずである。従って、本構成例では、所定数のブロ
ックごとに符号量を比較し、本実施例におけるデジタル
ＶＴＲのフォーマットで定められた符号量に近いものを
選択することにする。

【００２９】スイッチ４０７から出力された画像信号
は、記録回路３０５にて磁気テープに記録される。

【００３０】次に、初回モード推定回路３０４の第２の
構成例を図５に示す。本構成例では、データ量比較回路
４０６において、各圧縮・符号化回路４０３，４０５か
ら出力された画像データのデータ量と所定値とを比較す
る。この所定値は、前述のように各デジタルＶＴＲのフ
ォーマットにて決められている単位時間あたり（ここで
は１画面とする）のデータ量であり、各圧縮・符号化回
路の出力データ量とこの所定値とを比較して近い方の画
像データを選択回路４０７にて選択する。このように構
成しても前述の構成例と同様に、初回の符号化モードと
同様の再符号化処理を行うことが可能になる。

【００３１】次に、初回モード推定回路３０４の第３の
構成例について図６を用いて説明する。図６において、
各圧縮・符号化回路４０３，４０５からの符号化された
画像データはそれぞれ、局部復号回路４０８，４１０に
より局部復号されて符号化歪比較回路４０９に出力され
る。符号化歪比較回路４０９では、局部復号回路４０
８，４１０により局部復号された画像データと、メモリ
４０１に記憶されている元の画像データとの差分を求
め、フレーム・フィールド各処理時の符号化誤差を算出
する。そして、この符号化歪比較回路４０９の出力によ
り、符号化誤差の少ない方の画像データをスイッチ４０
７にて選択し、記録回路３０５にて記録する。このよう
な第３の構成でも前回と同様のブロック構成を始めとす
る各種符号化処理が可能となる。

【００３２】以上説明したように、本実施例によれば、
入力した画像信号のフィールド間の相関により処理モー
ドを決定せず、入力画像信号をそれぞれフレーム・フィ
ールド処理して比較することにより初回のブロック化状
態を推定しているので、再符号化時に前回と同様の画素
ブロック構成が可能になった。

【００３３】次に、本発明の第３の実施例について図７
及び図８を用いて説明する。

【００３４】本実施例では、他のＶＴＲより再生された
アナログ画像信号を記録する場合について説明する。ま
た、本実施例では、このアナログ画像信号として既に他
のデジタルＶＴＲ等でブロック符号化された経歴をもつ
『既符号化アナログ信号』とアナログＶＴＲ等から再生
された『時間軸変動アナログ信号』に応じた２つの処理
について説明する。

【００３５】まず、『既符号化アナログ信号』の場合に
ついて説明する。図７において、入力端子７０１から入
力した画像信号はＡ／Ｄ変換回路７０２及び後述のライ
ン変動検出回路７０３に出力される。Ａ／Ｄ変換回路７
０２は入力されたアナログ画像信号をデジタル画像信号
に変換し、１フレーム以上の容量を持つ画像メモリ７０
４に出力し、画像メモリ７０４にデジタル画像信号が書
き込まれる。そして、画像メモリ７０４からデジタル画
像信号がフレーム単位で８×８画素毎に読み出され、ブ
ロック化回路７０９，相関検出回路７０７及び初回モー
ド推定回路７１０に出力される。また、このＡ／Ｄ変換
回路７０２の動作（サンプリング）タイミング及び画像
メモリ７０４からの画像信号の読み出しアドレス・タイ
ミングはタイミング制御回路７０６により制御されてい
る。

【００３６】相関検出回路７０７は、入力された画像の
１フィールド間の相関を８×８画素毎に検出し、この相
関検出結果を所定の閾値と比較してフレーム・フィール
ドの２つのモードを推定し、このモードを示す信号をス
イッチＳＷ１に出力する。また、初回モード推定回路７
１０は前述の実施例における回路と同様の動作を行い、
この入力画像データに以前に施されたブロック化処理に
おける処理モードを推定し、この推定結果をスイッチＳ
Ｗ１に出力する。スイッチＳＷ１には入力画像データの
種類、すなわち『既符号化アナログ信号』または『時間
軸変動アナログ信号』を示す信号が入力され、スイッチ
ＳＷ１はこの信号に応じて相関検出回路７０７または初
回モード検出回路７１０からの処理モード情報を選択す
る。本実施例では入力画像信号は『既符号化アナログ信
号』であるので、初回モード推定回路７１０からのモー
ド情報を選択して、アドレス制御回路７０９及び圧縮・
符号化回路７１１に出力する。アドレス制御回路７０９
は前述の実施例と同様にブロック化回路７０８の読み出
しアドレスを制御して、各モードに応じた順番で画像信
号を出力する。つまり、モード推定回路７１０でフレー
ム処理モードと推定された場合には、アドレス制御回路
７０９は画像信号をフレーム単位で８×８画素毎に出力
するように読み出しアドレスを制御する。また、フィー
ルド処理モードと推定された場合には、フィールド単位
で８×４画素毎に出力するように読み出しアドレスを制
御する。その後、ブロック化回路７０８にてブロック化
された画像信号は圧縮・符号化回路７１１にてフレーム
・フィールドの各処理モードに応じた前述のような圧縮
・符号化処理が施され、記録回路７１２にて磁気テープ
に記録される。

【００３７】このように、既に符号化されたことのある
信号の場合には、その処理モードを推定することにより
初回と同様の処理ブロックを構成することができ、画像
の劣化を防ぐことができる。

【００３８】次に、『時間軸変動アナログ信号』の処理
について説明する。

【００３９】アナログＶＴＲからの再生画像信号は各水
平ライン毎に時間軸に変動がある場合が考えられ、その
場合、図８に示すように横方向のシフトが発生する。そ
こで本実施例では、Ａ／Ｄ変換の際に、この水平方向の
シフトを調整するために水平方向に１ブロック分（８画
素分）だけ余裕をもたせたサンプリングを行う。つま
り、画像の有効エリアを縦４８０画素、横７２０画素と
した場合に、サンプリングの有効エリアを左右に４画素
分づつ追加し、縦４８０画素、横７２８画素とする。

【００４０】図７において、前述のような時間軸の変動
を有するアナログ画像信号が入力した場合、ライン変動
検出回路７０３は、入力画像信号中の水平同期信号を検
出することによりこのライン変動を検出する。タイミン
グ制御回路７０６はライン変動検出回路７０２からの出
力信号に基づいてＡ／Ｄ変換回路７０２におけるサンプ
リングのタイミングを調整し、また、図８における変動
を打ち消すように書き込みアドレスを制御する。これに
より画像メモリ５０４に書き込まれている画像信号は時
間軸で水平方向に変動のない信号になっている。なお、
ここでは画像メモリ７０４の書き込みアドレスを制御す
ることで変動を消去したが、書き込みは一律で、読み出
しアドレスを制御することにより変動を打ち消すように
してもよい。このように、時間軸の変動がなくなった画
像信号は、相関検出回路７０７からのモード情報に基づ
いて前述と同様にブロック化・圧縮・符号化が施されて
磁気テープに記録される。

【００４１】ここで、本実施例における相関検出回路７
０７における検出動作について説明する。本実施例にお
ける相関検出は、圧縮・符号化回路７１１におけるＤＣ
Ｔ演算を流用している。つまり、画像の相関、特に垂直
方向の相関を検出するには、各画面において水平ライン
間の差分を検出すればよいが、本実施例のようにＤＣＴ
による画像処理ユニットを有する場合にはこのＤＣＴユ
ニットを利用した相関検出が有効となる。ＤＣＴ演算の
結果、低周波成分が大きいと相関が高く、高周波成分が
大きいと相関が低いと判断できるので、アナログＶＴＲ
の出力信号の相関を検出するためには垂直成分の各周波
数成分に注目すればよい。そこで、本実施例において
は、このＤＣＴ演算を圧縮・符号化処理に先立って相関
検出の際に行い、画像の相関を検出することにする。こ
のように、ＤＣＴ演算を用いると、より精度の高い相関
検出を行うことが可能になる。

【００４２】なお、前述の各実施例では、入力される画
像信号は現在のＮＴＳＣインターレース方式の場合につ
いて説明したが、処理モードの設定は、ビデオデータフ
ォーマットに応じて決定するようにしてもよい。たとえ
ば、現行のテレビ方式はインターレースが基本なのでフ
ィールド処理を行い、ＨＤＴＶ（High Definition Tele
vision：高精細テレビ）等の高画質テレビ方式はノンイ
ンターレースカメラ撮影が基本なのでフレーム処理とす
る。

【００４３】

【発明の効果】以上説明したように、本発明では、画像
データをブロック化する際にその画像データに対して以
前に施されたブロック化処理に関するブロック化情報を
用いてそのブロック形態を決定している。そのため、以
前に行われたブロック化と同様のブロック形態にて画像
データを再度ブロック化することが可能になり、例え
ば、本発明をブロック符号化を用いたデジタルＶＴＲ等
に適用することにより、再符号化の際の、画素ブロック
が以前と異なることによる画像信号の劣化を防ぐことが
可能になる。

【００４４】また、本願の他の発明では、ブロック化の
際に以前のブロック形態を推定し、その推定結果を用い
てブロック形態を決定しているので、やはり、再符号化
に伴う画質の劣化を防止することができる。

【００４５】更に、本願の他の発明では、ブロック化の
際に、以前にブロック化されたことのある画像データに
対しては以前のブロック形態を推定し、また、そうでな
い画像データの場合にはその相関を検出し、これらの推
定結果または検出結果を用いてブロック化・圧縮符号化
の処理モードを決定しているので、再ブロック化におけ
る画質の劣化を防ぎ、入力画像信号の状態に合わせたブ
ロック形態にて画像データをブロック化し、適切な圧縮
・符号化処理を施すことができる。

【図面の簡単な説明】

【図１】本発明の実施例であるデジタルＶＴＲの構成を
示すブロック図である。

【図２】本発明の実施例におけるブロックの様子を示す
図である。

【図３】本発明の第２の実施例としてのデジタルＶＴＲ
の構成を示すブロック図である。

【図４】本発明の第２の実施例としてのデジタルＶＴＲ
の具体的な構成を示すブロック図である。

【図５】第２の実施例としてのデジタルＶＴＲの他の構
成例を示すブロック図である。

【図６】第２の実施例としてのデジタルＶＴＲの更に他
の構成例を示すブロック図である。

【図７】本発明の第３の実施例としてのデジタルＶＴＲ
の構成を示すブロック図である。

【図８】本発明の第３の実施例における画像信号の変動
の様子を説明するための図である。

【図９】従来技術を説明するための図である。

【符号の説明】

９ モード判別回路 １１ ブロック化回路 １２ アドレス制御回路 １３ 圧縮・符号化回路 １４ 記録・再生系 １５ 復号化・伸長回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/91 Ｈ０４Ｎ 5/91 Ｐ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 画像信号と共に、前記画像信号に以前に
   施されたブロック化処理に係るブロック化情報を入力す
   る入力手段と、 前記ブロック化情報を用いて、前記画像信号を所定の画
   像データ毎にブロック化するブロック化手段とを備えた
   ことを特徴とする画像処理装置。
2. 【請求項２】 画像信号に以前に施されたブロック化処
   理における処理モードを推定する推定手段と、 前記推定手段の推定結果を用いて、前記画像信号を所定
   の画像データ毎にブロック化するブロック化手段とを備
   えたことを特徴とする画像処理装置。
3. 【請求項３】 画像信号の相関を検出する相関検出手段
   と、 前記画像信号に以前に施されたブロック化処理における
   処理モードを推定する推定手段とを備え、 前記相関検出手段の検出結果または前記推定手段の推定
   結果を用いて、前記画像信号を所定の画像データ毎にブ
   ロック化するブロック化手段とを備えたことを特徴とす
   る画像処理装置。
4. 【請求項４】 請求項３の画像処理装置において、 アナログ画像信号をデジタル信号に変換するＡ／Ｄ変換
   手段と、 前記アナログ画像信号の時間軸変動を検出する時間軸変
   動検出手段と、 前記時間軸変動検出手段の検出結果に基づいて前記Ａ／
   Ｄ変換手段におけるサンプリングタイミングを制御する
   タイミング制御手段とを備えたことを特徴とする画像処
   理装置。