JPH07182200A - 一致回路の診断方式と診断システム - Google Patents

Abstract

(57)【要約】 【目的】 外部から専用のテストデータを設定すること
なく一致回路の診断ができる診断方式を提供する。 【構成】 システム１ａ、１ｂ、システム１ａ、１ｂの
出力を比較して一致／不一致を検出する一致回路１ｃ、
疑似エラー生成器１ｄから構成される。疑似エラー生成
器１ｄは、ビット反転器１ｅとパターン生成器１ｆとか
ら構成される。パターン発生器１ｆは、システム出力の
ｎビットと同ビット数の複数のパターンＲを順次出力す
る。ビット反転器１ｅは、これらパターンＲに従ってシ
ステム１ｂの出力を１ビットづつ反転させて一致回路１
ｃに入力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一致回路の診断方式に
関し、特に、２重化冗長システムなどで出力監視に使用
される一致回路における診断方式に関するものである。

【０００２】

【従来の技術】従来の２重化冗長システムの構成を図６
に示した。このシステムでは、同一のシステム２ａ、２
ｂを並列に並べ、これらシステムに同一データに対して
同じ動作をさせるとともに、それらの動作結果である出
力Ａ、Ｂを一致回路２ｃにより比較し、これら出力Ａ、
Ｂの一致／不一致を検出する構成としている。そしてこ
のようなシステム構成は、システム２ａあるいはシステ
ム２ｂの障害が、オンラインで検出できるという特徴が
あり、高い信頼性が要求されるシステムで採用されてい
る。

【０００３】ところが、図６の構成の２重化冗長システ
ムでは、一致回路２ｃに生じた障害をオンラインで検出
できない。このため、一致回路２ｃを定期的にオフライ
ンで診断を行うことで、早期に障害検出を行う必要があ
る。

【０００４】即ち、一致回路２ｃの診断をする場合、少
なくとも、一致回路２ｃの入力の各ビットを０および１
に設定することと、これに対応した０および１が一致回
路２ｃの出力に出現することを確認することが必要とな
る。しかし、図６の構成では、システム２ａ、２ｂは入
力が共通であり、これらシステム２ａ、２ｂに障害がな
い限り、一致回路２ｃは「一致」を意味する”０”しか
出力しない。そして図６の回路の場合、一致回路２ｃに
「不一致」を意味する”１”を出力させることができ
ず、一致回路２ｃの診断が実施できない。

【０００５】上記の欠点を解消するため、図７に例示し
た回路構成が従来一般的に用いられている。この回路
は、システム３ａ、３ｂ、一致回路３ｃ、並びにセレク
タ３ｄから構成され、一方のシステム３ｂの出力をセレ
クタ３ｄを介して一致回路３ｃに出力している。そして
通常の運用時にはセレクタ３ｄによってシステム３ｂの
出力を一致回路に入力させ、また一致回路３ｃの診断時
には診断入力をセレクタ３ｄを介して一致回路３ｃに入
力するようにしている。そしてこの構成とすれば、診断
時には一致回路３ｃに診断入力を介して任意のデータを
入力できる、これにより一致回路３ｃの診断が実行でき
る。

【０００６】

【発明が解決しようとする課題】しかしながら、図７の
構成の場合、診断時において診断入力にテストデータを
設定する機能を別途付加する必要がある。尚、この方法
としては、スキャン法（スキャンイン／アウト）などが
用いられている。そしてこのように外部から診断用のテ
ストデータを設定する必要があり、またこの機能を付加
するためにハード量が大きくなるという問題がある。

【０００７】本発明の目的は、以上のような問題を解決
し、外部から専用のテストデータを設定することなし
に、一致回路の診断が実行できる、一致回路の診断方式
を提供することにある。

【０００８】

【課題を解決するための手段】本発明の一致回路の診断
方式では、複数のシステムの出力がそれぞれ入力されて
これら出力を比較する一致回路と、前記複数のシステム
を構成する１つのシステムの出力を１ビットづつ反転さ
せる疑似エラー生成器とを備え、前記１つのシステムか
らの出力を前記疑似エラー生成器により１ビットづつ順
次反転して前記一致回路に入力し、前記一致回路で一致
／不一致を検出するようにした。

【０００９】

【作用】本発明では、一致回路の診断時には、１つのシ
ステムからの出力は、疑似エラー生成器によって１ビッ
トづつ反転させて一致回路に入力される。ここで一致回
路が正常であれば、疑似エラー生成器によりビット反転
された１つのシステムからの出力が他のシステムからの
出力と異なるため、一致回路からの該当するビット出力
は不一致の出力が観測される。また一致回路に異常があ
る場合には、一致回路からの該当するビット出力が一致
の出力が観測される。このように、疑似エラー生成器に
よりシステムからの出力を反転させ、一致回路における
一致／不一致を検出することで、外部から専用のテスト
パターンを入力することなく、通常の入力だけで、一致
回路の診断を行うことができる。

【００１０】

【実施例】本発明の実施例を説明する。図１は実施例の
回路構成を示したもので、並設された同一の２つのシス
テム１ａ、１ｂ、システム１ａ、１ｂの出力Ａ、Ｂを比
較してこれらの一致／不一致を検出する一致回路１ｃ、
並びにこれらシステム１ａ、１ｂと一致回路１ｃからな
る２重化システムに付加された疑似エラー生成器１ｄか
ら構成される。疑似エラー生成器１ｄは、ビット反転器
１ｅとパターン生成器１ｆとから構成され、システム１
ｂと一致回路１ｃとの間に挿入される。

【００１１】ビット反転器１ｅは、例えば図２のよう
に、システム１ｂの出力のビット数ｎに対応するｎ個の
ＥＸＯＲゲート４an〜４a1から構成される。このビット
反転器１ｅにおけるｉビット目の出力Ｂ´は下式で与え
られる。

【００１２】

【数１】

【００１３】尚、下式で、Ｂｉはシステム１ｂの出力の
ｉビット目を、ｒｉはパターン生成器１ｆの出力のｉビ
ット目をそれぞれ示し、また

【００１４】

【数２】

【００１５】は排他的論理和を示す。

【００１６】パターン生成器１ｆは、例えば、ｎ＋１ビ
ットのリングカウンタで構成したものが用いられる。こ
の場合、図３に例示したように、ｎ＋１個のＤタイプの
フリップフロップ５a1〜５an＋1 で構成される。このパ
ターン生成器１ｆの出力ｒ1〜ｒn から構成されるパタ
ーンＲがビット反転器１ｅに供給される。パターン生成
器１ｆにおけるパターンの生成シーケンスを、図４に示
した。パターン生成器１ｆの出力の初期値は、出力ｒn
＋1 だけが”１”であり、その他の出力ｒ1 〜ｒn は”
０”である。そして、フリップフロップ５a1〜５an＋1
へのクロック入力に従って、出力ｒ1 だけが”１”のパ
ターン１、出力ｒ2 だけが”１”のパターン２、…、出
力ｒn だけが”１”のパターンｎが順次生成され、パタ
ーンｎの次は初期値に戻る。

【００１７】このように構成される実施例における、一
致回路１ｃの診断の手順を図５のフローチャートに従っ
て説明する。尚、以下は一致回路１ｃの出力に「不一
致」を意味する”１”を出力させるためのテストデータ
を生成し、これにより一致回路１ｃの診断をする手順を
説明する。そして、一致回路１ｃの出力に「一致」を意
味する”０”を出力させるテストデータにより一致回路
１ｃを診断する場合は、通常のシステム診断と同じ方法
でシステム１ａ、１ｂにおいて特定のデータが生成で
き、このデータにより行うことができるため、説明は省
略する。

【００１８】診断が開始される（７ａ）と、まずシステ
ム１ａ、１ｂに所定のパターンのテストデータが設定
（７ｂ）される。この設定は、通常のシステム診断の時
の設定と同じである。次に、パターン生成器１ｆにクロ
ックを入力し、上記のパターン１を発生させて、疑似エ
ラー生成を行う（７ｃ）。このパターン１がビット反転
器１ｅに入力されることで、システム１ｂから疑似エラ
ー生成器１ｄを介して一致回路１ｃに入力される出力Ｂ
の１ビット目が反転し、このため一致回路１ｃが正常で
あれば一致回路１ｃは「不一致」を出力する。よって、
この時に一致回路１ｃの出力を観測し（７ｄ）、これが
「一致」であれば一致回路１ｃに障害が検出されたこと
になり、診断は異常終了する（７ｈ）。

【００１９】また上記の一致回路１ｃの出力観測（７
ｄ）において、観測結果が「不一致」の場合には、パタ
ーン生成器１ｆにおいてクロック入力により上記のパタ
ーン２が発生し、システム１ｂから一致回路１ｃに入力
される出力Ｂの２ビット目が反転した疑似エラー生成
（７ｃ）の処理が行われ、上記同様な一致回路の出力観
測（７ｄ）の処理が行われて、これが「一致」であれば
診断は上記同様にここで異常終了する（７ｈ）。このよ
うにして、観測結果が「不一致」であれば「一致」とな
るまで処理（７ｃ、７ｄ）が繰り返される。これは、パ
ターン生成器１ｆがｎ個のパターンを生成し終えるまで
繰り返される。即ち、処理（７ｂ）で設定したパターン
の入力テストデータに対して、システム１ｂの出力Ｂの
全てのビットを順次判定してゆき、一致回路１ｃの「不
一致」の出力の観測が行われる。

【００２０】次に、他のパターンのテストデータで診断
を実行するか否かが判定され（７ｆ）、他のテストデー
タでの診断が必要であれば処理がテストデータ設定（７
ｂ）に戻り、次のテストデータが設定され、以上の処理
（７ｂ〜７ｆ）が繰り返される。そして、十分なテスト
データに対して上記の診断が実行され、異常終了（７
ｈ）がない場合には、一致回路１ｃの診断は正常終了
（７ｇ）する。尚、テストデータとしては、少なくと
も、システム１ａ、１ｂの出力、つまり一致回路１ｃの
ｎビットの入力の全ビットが、少なくとも１度は”０”
および”１”となるようなパターンが必要である。

【００２１】このように構成される実施例では、通常の
システムの出力を反転して一致回路に入力して一致回路
の診断が実行できる。このため、外部から専用のテスト
データを供給することなく、通常の入力を使用するだけ
で一致回路の診断を行うことができる。

【００２２】

【発明の効果】本発明の一致回路の診断方式によれば、
疑似エラー生成器により１つのシステムからの出力を１
ビットづつ反転させて一致回路に入力し、一致回路にお
いてその一致／不一致を検出するようにしたので、外部
から専用のテストデータを設定することなく、通常の入
力を用いて一致回路の診断を行うことができる。

【図面の簡単な説明】

【図１】本発明の実施例を示したブロック図である。

【図２】実施例の疑似エラー生成器を構成するビット反
転器の回路図である。

【図３】実施例の疑似エラー生成器を構成するパターン
生成器の回路図である。

【図４】パターン生成器におけるパターン生成のシーケ
ンスを示した説明図である。

【図５】実施例における一致回路の診断の手順を示した
フローチャートである。

【図６】従来の２重化冗長システムの説明図である。

【図７】従来の２重化冗長システムの他例の説明図であ
る。

【符号の説明】

１ａ、１ｂ システム １ｃ 一致回路 １ｄ 疑似エラー生成器 １ｅ ビット反転器 １ｆ パターン生成器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のシステムの出力がそれぞれ入力さ
   れてこれら出力を比較する一致回路と、 前記複数のシステムを構成する１つのシステムの出力を
   １ビットづつ反転させる疑似エラー生成器とを備え、 前記１つのシステムからの出力を前記疑似エラー生成器
   により１ビットづつ順次反転して前記一致回路に入力
   し、前記一致回路で一致／不一致を検出することを特徴
   とする一致回路の診断方式。