JPH07175433A - 表示駆動装置 - Google Patents

表示駆動装置

Info

Publication number
JPH07175433A
JPH07175433A JP34493293A JP34493293A JPH07175433A JP H07175433 A JPH07175433 A JP H07175433A JP 34493293 A JP34493293 A JP 34493293A JP 34493293 A JP34493293 A JP 34493293A JP H07175433 A JPH07175433 A JP H07175433A
Authority
JP
Japan
Prior art keywords
timing
counter
timing counter
dimmer
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34493293A
Other languages
English (en)
Other versions
JP2669334B2 (ja
Inventor
Kazutoshi Yoshizawa
和俊 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34493293A priority Critical patent/JP2669334B2/ja
Publication of JPH07175433A publication Critical patent/JPH07175433A/ja
Application granted granted Critical
Publication of JP2669334B2 publication Critical patent/JP2669334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【目的】 僅かな部品を追加するのみで、従来からのダ
イナミック駆動に加えて各桁毎に任意の時間表示させる
駆動方法を採用することもできるようにする。 【構成】 従来通りのダイナミック駆動する場合、マス
クフラグ113を“1”に、ディマーフラグ115を
“0”に設定する。クロックはディマーカウンタ106
でカウントされ、更にその分周クロックがタイミングカ
ウンタ101でカウントされる。カウンタ101の出力
はタイミングデコーダに入力され桁信号を形成するのに
用いられ、アドレスデコーダ108に入力されて表示デ
ータを読み出すのに用いられる。各桁に異なる表示時間
を割り当てるには、フラグ113を“0”としてカウン
タ106、ディマー制御回路107、比較回路103の
動作を停止させ、データバス111を介してタイミング
カウンタ101に表示桁のデータを入力し、ディマーフ
ラグ115により各桁毎の表示時間を指示する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表示駆動装置に関し、
特に、蛍光表示管のような多桁の表示装置を駆動するた
めの表示駆動装置に関するものである。
【0002】
【従来の技術】この種表示駆動装置は、表示データを記
憶する表示データメモリ、表示桁数および表示セグメン
ト数の設定手段を有し、表示装置各桁をダイナミック駆
動する機能を備えるものであり、例えばシングルチップ
マイクロコンピュータに内蔵された蛍光表示管コントロ
ーラ/ドライバとして提供されている。
【0003】図3は、従来の蛍光表示管コントローラ部
のブロック図であり、図4はその動作タイミング図であ
る。簡単のためにこの例では16桁16セグメント表示
の場合が示されている。図3に示されるように、ソース
クロックは、4ビットのディマーカウンタ206に入力
され、ディマーカウンタ206の出力は4ビットのタイ
ミングカウンタ201される。すなわち、タイミングカ
ウンタ201は16クロック毎に1ずつカウントアップ
される。桁数指定レジスタ202は、データバス211
を介してマイクロコンピュータ側より有効表示桁数が入
力されるレジスタであり、比較回路203は、タイミン
グカウンタ201のカウント値が桁数指定レジスタの設
定値に達したときにタイミングカウンタ201をクリア
する。タイミングデコーダ204はタイミングカウンタ
201の出力をデコードし、図4に示すタイミングでタ
イミング信号t1、t2、…、t16を出力する。
【0004】ディマー制御回路207は、実際に出力さ
れる桁信号出力幅をタイミング信号t1〜t16より狭
くすることにより、隣の桁信号出力の影響による漏れ発
光を防止したり輝度を暗くするように調整する回路で、
ディマー制御回路内にt1〜t16に対する出力カット
幅を指定するレジスタが設けられており、該レジスタと
ディマーカウンタ206の内容とを比較することにより
カット幅を決定している。すなわち、1桁の表示期間を
4ビットのディマーカウンタ206のカウント値に対応
させ、ディマー制御回路207の出力がハイレベルに切
り替わるべきカウント値とローレベルに切り替わるべき
カウント値とをレジスタに記憶させておきその間の期間
にハイレベル信号を出力する。各タイミング信号t1〜
t16とディマー制御回路207の出力信号とが論理積
ブロック212で各々論理積が採られた後、高耐圧・大
電流出力バッファ205に入力され、該バッファ205
より、図4に示すように、ディマー制御回路207によ
り制御された幅の桁信号T1〜T16が外部に出力され
る。
【0005】タイミングカウンタ201の出力信号はア
ドレスデコーダ208にも入力され、タイミング信号に
対応した表示データメモリ209のアドレスが指定さ
れ、予めデータバス211を介して表示データメモリ2
09に書き込まれたセグメントデータが読み出され、高
耐圧・大電流出力バッファ210を介してセグメント信
号S1〜S16として外部に出力される。
【0006】
【発明が解決しようとする課題】以上に示した従来の構
成では、各桁の桁信号出力時間は、ディマー制御回路2
07内のレジスタの設定値により決定されて一定であ
り、したがって、表示パネル上の表示パターンの大きさ
や配置、色に応じて特定の桁だけ駆動時間を変えること
が困難であった。従来、特定の桁の表示時間を変える場
合には、図3に示すコントローラによりハードウェア上
で制御するのではなく、高耐圧・大電流出力バッファ2
05、210に代え、各桁分のラッチ付きの高耐圧ポー
トを備えたマイコンを別に設け、これをソフトウェア上
で制御して、直接、桁信号とセグメント信号を出力する
ようにしていた。例えば、16桁セグメント表示しよう
とする場合、32本の出力ラッチ付き高耐圧ポートを備
えたマイコンを、各桁毎にソフトウェアで制御して16
本の桁信号と16本のセグメント信号を得ていた。従っ
て、従来例では、桁毎に表示時間を変えることは、ハー
ドウェアおよびソフトウェアの大幅な増加を招くもので
あった。
【0007】よって、本発明の目的とするところは、僅
かなハードウェアを追加するのみでかつ大きなソフトウ
ェア上の負担を招くことなく、一つの表示駆動装置を、
各桁に等しい表示時間を割り当てて駆動することも、ま
た各桁毎に任意の出力時間だけ表示させる駆動方法を採
用することもできるようにすることである。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、所定周波数のソースクロックをカ
ウントする所定ビット長のタイミングカウンタ(10
1)と、前記タイミングカウンタの出力をデコードして
表示装置のダイナミック駆動のためのタイミング信号を
発生するタイミングデコーダ(104)と、表示すべき
データを記憶しておき前記タイミングカウンタによって
指定されたアドレスのデータを出力する表示データメモ
リ(109)と、前記タイミングカウンタへのソースク
ロックの供給を禁止するクロック供給禁止手段(11
3、114)と、前記タイミングカウンタへの任意の値
の書き込みを可能にする書き込み手段(116)と、を
備えたことを特徴とする表示駆動装置が提供される。そ
して、好ましくは、前記タイミングカウンタへのソース
クロックの供給が禁止されたときに前記タイミング信号
を所定期間だけ非アクティブにする手段(114)が備
えられる。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は、本発明の一実施例のコントローラ
部を示すブロック図であり、図2はその動作を説明する
ためのタイミング図である。図1において、101〜1
12は図3の201〜212と同一機能のものであるの
で、重複した説明は省略する。図1において、マスクフ
ラグ113は、本実施例コントローラの動作モードを指
定するフラグであって、これに“1”が書き込まれてい
るときは、ソースクロックがANDゲート114を介し
てディマーカウンタ106に供給され従来どうりのダイ
ナミック駆動動作が行われる(このとき、ディマーフラ
グ115は“0”に固定されている)。
【0010】一方、データバス111を介してマスクフ
ラグ113に“0”を書き込まれると、ANDゲート1
14によりソースクロックの供給がマスクされる。ま
た、マスクフラグ113出力により比較回路103の動
作が停止され、タイミングカウンタ101へのクリア信
号は供給されないようになる。マスクフラグ113は、
さらに、ディマー制御回路107にも入力され、ディマ
ー制御回路107の出力を0に固定する。ディマー制御
回路107に代わるものとしてデータバス111を介し
てセット、リセットされるディマーフラグ115が設け
られており、セット、リセットのタイミングによって、
表示時間の制御が行われる。ディマーフラグ115の出
力は、ディマー制御回路107の出力とともにORゲー
ト117を介して論理積ブロック112に入力されてい
る。
【0011】マスクフラグ113に“0”が設定された
状態において、図2に示す書き込みタイミングWRにて
データバス111からタイミングカウンタ書き込みパス
116を介してタイミングカウンタ101にデータが書
き込まれる。タイミングカウンタ101の出力信号は、
従来同様タイミングデコーダ104およびアドレスデコ
ーダ108に供給され、タイミングカウンタ101の内
容に応じたタイミング信号t1〜t16およびセグメン
ト信号S1〜S16が出力される。ここで、図2に示す
タイミングでディマーフラグ115のセット/リセット
が行われたものとすると、そのセット時間に応じたパル
ス幅の桁信号T1〜T16が高耐圧・大電流出力バッフ
ァ105を介して出力される。
【0012】このように桁毎の表示時間を可変とするた
めに追加されるハードウェアはマスクフラグ113、A
NDゲート114、ディマーフラグ115、ORゲート
117のみであり、タイミングカウンタ101、タイミ
ングデコーダ104、アドレスデコーダ108、表示デ
ータメモリ109、高耐圧・大電流出力バッファ10
5、110はそのまま使用することができるため、ハー
ド上での負担増加は僅かである。そして、セグメント信
号は従来同様タイミングカウンタのカウント値に応じて
表示データメモリ内容が出力されるため、予め表示デー
タメモリ109に表示データを書き込んでおけば、その
後にタイミングカウンタ101とディマーフラグ115
の入力をプログラムによりコントロールすることによ
り、所望の時間幅の表示が可能となる。したがって、従
来のように、各桁の出力毎にラッチ付き高耐圧ポートを
制御する必要はなくなりソフトウェアの負担も軽減され
る。
【0013】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるされるものではなく、
特許請求の範囲に記載された本願発明の要旨内において
各種の変更が可能である。例えば、実施例では、マスク
フラグ113の切り替えをデータバス111を介して行
っていたが、これに代えスィッチ回路を設けておきその
切り替えにより同様の機能を行わせるようにしてもよ
い。
【0014】
【発明の効果】以上説明したように、本発明によれば、
表示用コントローラを内蔵したマイクロコンピュータに
おいて、タイミングカウンタをソフトウェアで書き込み
ができるようにすることにより、従来のダイナミック駆
動に加えて、各桁毎に任意の期間表示することのできる
機能を、少ないハードウェアの追加で実現することがで
き、使用者が用途に応じて使い分けることが可能な表示
装置駆動用マイクロコンピュータを提供することができ
る。
【図面の簡単な説明】
【図1】 本発明の一実施例を示すブロック図。
【図2】 本発明の一実施例の動作を説明するためのタ
イミング図。
【図3】 従来例のブロック図。
【図4】 従来例の動作を説明するためのタイミング
図。
【符号の説明】
101、201 タイミングカウンタ 102、202 桁数指定レジスタ 103、203 比較回路 104、204 タイミングデコーダ 105、205、110、210 高耐圧・大電流出力
バッファ 106、206 ディマーカウンタ 107、207 ディマー制御回路 108、208 アドレスデコーダ 109、209 表示データメモリ 111、211 データバス 112、212 論理積ブロック 113 マスクフラグ 114 ANDゲート 115 ディマーフラグ 116 タイミングカウンタ書き込みパス 117 ORゲート

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 所定周波数のソースクロックをカウント
    する所定ビット長のタイミングカウンタと、前記タイミ
    ングカウンタの出力をデコードして表示装置のダイナミ
    ック駆動のためのタイミング信号を発生するタイミング
    デコーダと、表示すべきデータを記憶しておき前記タイ
    ミングカウンタによって指定されたアドレスのデータを
    出力する表示データメモリと、前記タイミングカウンタ
    へのソースクロックの供給を禁止するクロック供給禁止
    手段と、前記タイミングカウンタへの任意の値の書き込
    みを可能にする書き込み手段と、を備えたことを特徴と
    する表示駆動装置。
  2. 【請求項2】 前記タイミングカウンタへのソースクロ
    ックの供給が禁止されたときに前記タイミング信号を所
    定期間だけ非アクティブにする手段が備えられているこ
    とを特徴とする請求項1記載の表示駆動装置。
  3. 【請求項3】 前記タイミングカウンタへのソースクロ
    ックの供給が禁止されたときに前記タイミング信号を所
    定期間だけ非アクティブにする第1の手段と、前記タイ
    ミングカウンタへソースクロックが供給されているとき
    に前記タイミング信号を所定期間だけ非アクティブにす
    る第2の手段と、が備えられており、前記第1の手段の
    出力信号と前記第2の手段の出力信号とは論理和回路を
    介して前記タイミングデコーダの出力信号をコントロー
    ルすることを特徴とする請求項1記載の表示駆動装置。
  4. 【請求項4】 前記タイミングカウンタの前段にディマ
    ーカウンタが備えられており、前記タイミングカウンタ
    は前記ディマーカウンタによって分周されたソースクロ
    ックをカウントすることをことを特徴とする請求項1記
    載の表示駆動装置。
  5. 【請求項5】 前記タイミングカウンタへ前記ディマー
    カウンタを介してソースクロックが供給されていると
    き、前記タイミング信号を所定の期間だけ非アクティブ
    にする手段が備えられており、該手段によって非アクテ
    ィブとなる所定の期間は前記ディマーカウンタのカウン
    ト値に従って定められることを特徴とする請求項4記載
    の表示駆動装置。
  6. 【請求項6】 前記タイミングカウンタの有効桁数を設
    定する桁数指定レジスタと、該桁数指定レジスタの設定
    値に従って前記タイミングカウンタのカウント値をクリ
    アするクリア手段とが備えられ、前記タイミングカウン
    タへのソースクロックの供給が禁止されているときに該
    クリア手段の機能が非アクティブになされることを特徴
    とする請求項1記載の表示駆動装置。
  7. 【請求項7】 内部にデータバスが備えられており、前
    記書き込み手段は、前記データバスと前記タイミングカ
    ウンタとの間に設けられたタイミングカウンタ書き込み
    バスを有していることを特徴とする請求項1記載の表示
    駆動装置。
JP34493293A 1993-12-20 1993-12-20 表示駆動装置 Expired - Fee Related JP2669334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34493293A JP2669334B2 (ja) 1993-12-20 1993-12-20 表示駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34493293A JP2669334B2 (ja) 1993-12-20 1993-12-20 表示駆動装置

Publications (2)

Publication Number Publication Date
JPH07175433A true JPH07175433A (ja) 1995-07-14
JP2669334B2 JP2669334B2 (ja) 1997-10-27

Family

ID=18373129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34493293A Expired - Fee Related JP2669334B2 (ja) 1993-12-20 1993-12-20 表示駆動装置

Country Status (1)

Country Link
JP (1) JP2669334B2 (ja)

Also Published As

Publication number Publication date
JP2669334B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
US5821910A (en) Clock generation circuit for a display controller having a fine tuneable frame rate
US3973254A (en) Arrangement for a dynamic display system
US5699085A (en) Display device
US5218352A (en) Liquid crystal display circuit
JPH0237386A (ja) 輝度切換システム
KR100552290B1 (ko) 액정표시장치의구동회로및구동방법
JP2579362B2 (ja) 画面表示装置
CA2325028C (en) Internal row sequencer for reducing bandwidth and peak current requirements in a display driver circuit
JP2669334B2 (ja) 表示駆動装置
JP3589649B2 (ja) 表示装置
KR900005116B1 (ko) 평면 표시장치
JP2761335B2 (ja) 画面表示装置
US5822572A (en) Electronic equipment that changes active time of signals for a peripheral circuit from a microprocessor that switches its operating clock frequency
JPH08335056A (ja) 表示装置
JP2885580B2 (ja) 蛍光表示管制御装置
JP2802995B2 (ja) プラズマ表示装置
SU1075252A1 (ru) Устройство дл отображени информации
JP3128475B2 (ja) 蛍光表示管駆動回路
JPH0798644A (ja) キャラクタ表示データ書込み装置
RU1791811C (ru) Устройство дл отображени информации
JPH01116693A (ja) ドットマトリックス表示装置
SU970438A1 (ru) Устройство дл отображени информации
JPS607478A (ja) 画像表示装置
JPH05265419A (ja) 表示制御装置
JPS59100629A (ja) プログラマブル集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees