JPH07175082A - アクティブマトリクスパネル及びその製造方法 - Google Patents
アクティブマトリクスパネル及びその製造方法Info
- Publication number
- JPH07175082A JPH07175082A JP31990293A JP31990293A JPH07175082A JP H07175082 A JPH07175082 A JP H07175082A JP 31990293 A JP31990293 A JP 31990293A JP 31990293 A JP31990293 A JP 31990293A JP H07175082 A JPH07175082 A JP H07175082A
- Authority
- JP
- Japan
- Prior art keywords
- line group
- source line
- sample
- active matrix
- matrix panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
前記サンプルホールド容量のリーク電流を止めることが
できるアクティブマトリクスパネル構造及び製造方法の
実現を目的とする。 【構成】 本発明のアクティブマトリクスパネルは、絶
縁基板上に設けられたゲート線群、ソース線群、該ゲー
ト線群と該ソース線群を駆動する薄膜ドライバー回路、
該ソース線群に設けられたサンプルホールド容量及び該
ゲート線群と該ソース線群の各交点に設けられた薄膜ト
ランジスタアレイによって液晶を駆動する場合におい
て、前記サンプルホールド容量は、前記ソース線群の各
ソース線毎に並列に複数具備されるか、又は、少なくと
も一方側のサンプルホールド容量電極は複数に分割され
た枝電極の結合体形状とされる。そして、前記サンプル
ホールド容量に静電破壊が発生した場合、その破壊部の
属するサンプルホールド容量又はサンプルホールド容量
の破壊部分周辺だけをレーザー光線等によって切断可能
となる。
Description
下、TFTと略記する。)より成るアクティブマトリク
スパネル、特にドライバー回路を一体化したアクティブ
マトリクスパネルに関する。
特開昭62−178296号公報に示される様に、図5
に示す様な構造を持っていた。同図において、1はソー
ス駆動回路、S1〜Snは該ソース駆動回路1に具備され
たアナログスイッチ、2は前記ソース駆動回路1に具備
され前記アナログスイッチS1〜Snに線順次動作でON
/OFF信号を送るシフトレジスタ、3は映像信号線、
4はゲート駆動回路、X1〜Xnは該ゲート駆動回路4か
ら送られたゲート信号が印加されるゲート線、Y1〜Yn
は前記ソース駆動回路1から送られたソース信号が印加
されるソース線、5はゲート線X1〜Xnとソース線Y1
〜Ynの交点に形成されたTFT、6は該TFT5から
信号が書き込まれる液晶セル、7は前記液晶セルのそれ
ぞれに設けられた付加容量、8はサンプルホールド容
量、9はサンプルホールド容量に接続された共通配線を
示す。
クスパネル、特にサンプルホールド容量の動作を説明す
る。図5において、映像信号線3を通して映像信号が伝
送される。一方、ソース駆動回路1に具備されたシフト
レジスタ2は、線順次走査でアナログスイッチS1〜Sn
に信号を送ることにより、一つ毎に時分割で各アナログ
スイッチをオン状態にする。そして、該アナログスイッ
チがオン状態の間、該アナログスイッチを介して前記映
像信号線からの映像信号を各ソース線Y1〜Ynにサンプ
リングする。サンプリングされた信号は各ソース線、該
ソース線に接続された液晶セル及び付加容量によって、
電荷としてチャージされる。このような動作を各ソース
線で線順次に繰り返して、全てのソース線に電荷のチャ
ージが終了した時に、全ゲート線X1〜Xnの内から選択
された1本のゲート線がON状態となり、その選択され
たゲート線に接続された横1列の液晶セルに信号が送ら
れる。以降、ゲート線X1〜Xnについて1列毎に前記動
作が線順次で行われて1画面を完成する。しかし、この
ような動作を行う場合、それぞれのソース線にチャージ
される電荷は、少なくとも全ソース線に電荷がチャージ
される間に亙って、確実にホールドされている必要があ
る。このため、従来のアクティブマトリクスパネルに
は、各ソース線にチャージされた電荷のホールドを十分
に行うため、サンプルホールド容量8を設ける必要があ
った。
示す従来のアクティブマトリクスパネルによると、パネ
ル完成後の工程(例えば、液晶配向膜のラビング処理
等)において発生する静電気等により、前記サンプルホ
ールド容量が図4の10に示すような静電気破壊が起こ
り、リーク電流が発生することがあった。そして、前記
リーク電流の発生したサンプルホールド容量が接続され
たソース線では、チャージされた電荷のホールドが不可
能となる。このため、該ソース線に接続された液晶セル
は、正常な液晶セルに対してコントラストが著しく異な
る表示となり、結果として、液晶表示装置の表示品位を
低下させるという問題があった。
点を解決するために成されたものであり、本発明におい
ては、絶縁基板上に設けられたゲート線群、ソース線
群、該ゲート線群と該ソース線群を駆動する薄膜ドライ
バー回路、該ソース線群に接続されたサンプルホールド
容量及び該ゲート線群と該ソース線群の各交点に設けら
れた薄膜トランジスタアレイによって液晶を駆動して成
るアクティブマトリクスパネルにおいて、前記サンプル
ホールド容量は、前記ソース線群の各ソース線毎に並列
に複数具備されて成ることを特徴とするアクティブマト
リクスパネルを提供する。
ゲート線群、ソース線群、該ゲート線群と該ソース線群
を駆動する薄膜ドライバー回路、該ソース線群に接続さ
れたサンプルホールド容量及び該ゲート線群と該ソース
線群の交点に設けられた薄膜トランジスタアレイによっ
て液晶を駆動して成るアクティブマトリクスパネルにお
いて、前記サンプルホールド容量は上下一対の電極を有
し、少なくとも一方側の電極が複数に分割された枝電極
の結合体であることを特徴とするアクティブマトリクス
パネルを提供する。
ゲート線群、ソース線群、該ゲート線群と該ソース線群
を駆動する薄膜ドライバー回路、該ソース線群に接続さ
れたサンプルホールド容量及び該ゲート線群と該ソース
線群の各交点に設けられた薄膜トランジスタアレイによ
って液晶を駆動して成るアクティブマトリクスパネルの
製造方法において、前記サンプルホールド容量を、前記
ソース線群の各ソース線毎に並列に複数設け、レーザー
光線を用いて、前記サンプルホールド容量のうち欠陥が
発生したものを、電気的に切断することを特徴とするア
クティブマトリクスパネルの製造方法を提供する。
ゲート線群、ソース線群、該ゲート線群と該ソース線群
を駆動する薄膜ドライバー回路、該ソース線群に接続さ
れたサンプルホールド容量及び該ゲート線群と該ソース
線群の交点に設けられた薄膜トランジスタアレイによっ
て液晶を駆動して成るアクティブマトリクスパネルの製
造方法において、前記サンプルホールド容量を上下一対
の電極に形成し、少なくとも一方側の電極を複数に分割
された枝電極の結合体に形成し、レーザー光線を用い
て、前記サンプルホールド容量の欠陥が発生した枝電極
部分を、電気的に切断することを特徴とするアクティブ
マトリクスパネルの製造方法を提供する。
れば、サンプルホールド容量が複数具備された構造又は
サンプルホールド容量の少なくとも一方側の電極が複数
に分割された枝電極の結合体とされたことにより、サン
プルホールド容量に静電気破壊が生じた場合に、その破
壊部の属するサンプルホールド容量又はサンプルホール
ド容量電極の破壊部分周辺だけをレーザー光線等によっ
て切断可能とする。 そして、上記した理由から、サン
プルホールド容量に静電気破壊が生じた場合でも、表示
コントラストに与える影響が少ないアクティブマトリク
スパネルが得られる。
て説明する。図1は本発明に係る第1実施例のアクティ
ブマトリクスパネルに具備されたサンプルホールド容量
周辺部分についての説明図である。
サンプルホールド容量、9は各サンプルホールド容量に
接続される共通配線、Yはソース線、Sはアナログスイ
ッチ、3は映像信号線、2は前記アナログスイッチSに
ON/OFF信号を送るシフトレジスタである。
ブマトリクスパネルに具備されたサンプルホールド容量
周辺部分についての説明図である。
量、9はサンプルホールド容量に接続される共通配線、
Yはソース線である。
パネルから説明する。第1実施例のアクティブマトリク
スパネルは、図5に示す従来のアクティブマトリクスパ
ネルのサンプルホールド容量8を、図1に示すサンプル
ホールド容量8a,8b,8cに置き換えた構造であ
る。そして、第1実施例のアクティブマトリクスパネル
の駆動方法は、図5に示す従来のアクティブマトリクス
パネルと同じ動作になる。 第1実施例のアクティブマ
トリクスパネルによれば、1本のソース線Yに対して、
3個のサンプルホールド容量8a,8b,8cを備え
る。このような構造によれば、前記3個のサンプルホー
ルド容量の内、1個のサンプルホールド容量にリーク電
流が発生した場合、リーク電流の生じたサンプルホール
ド容量のソース側又はアース側の配線部を切断すること
によりリーク電流を止める。そして、残る2個のサンプ
ルホールド容量は正常であり、この2個のサンプルホー
ルド容量に映像信号に必要な電荷を溜めることができ
る。従って、前記サンプルホールド容量に接続された液
晶セルは、正常な液晶セルと比べて視認者が表示を見る
場合に異常を感じない程度のコントラストになる。この
ため、サンプルホールド容量にリーク電流が発生した場
合でも、液晶セルの表示を良好に保つことができる。
また、図2に示すように、第1実施例の3個のサンプル
ホールド容量8a,8b,8cに、それぞれ共通配線9
を設けることもできる。このような構成によれば、それ
ぞれの共通配線について導通検査をすることにより、容
易にリーク電流の発生したサンプルホールド容量を特定
できる。
ネルを説明する。第2実施例のアクティブマトリクスパ
ネルは、図5に示す従来のアクティブマトリクスパネル
のサンプルホールド容量8を、図3に示すサンプルホー
ルド容量8´に置き換えた構造とする。そして、第2実
施例の駆動方法は、図5に示す従来のアクティブマトリ
クスパネルと同じ動作になる。
によれば、サンプルホールド容量の一方側の電極を枝電
極に分けて櫛形状とする。この櫛形状であれば櫛の根元
部分を切断することにより、複数の領域に分割可能であ
る。そして、分割可能な形状とした理由を以下に示す。
通常、サンプルホールド容量にリーク電流が発生する場
合、図4に示される様に容量電極の一部に静電気破壊1
0が発生してリーク電流が発生する。このため、容量電
極を分割可能な形状にしておけば、容量電極中の破壊部
の属する部分だけを切り離すことにより、破壊によるリ
ーク電流を止めることができる。一方、分割後のサンプ
ルホールド容量は映像信号のサンプルデータを十分にホ
ールドし得る程度の容量値を確保するように形成されて
いる。従って、分割後のサンプルホールド容量に接続さ
れた液晶セルにおいても、正常な液晶セルと比べて視認
者が表示を見る場合に異常を感じない程度のコントラス
トになる。このため、サンプルホールド容量にリーク電
流が発生した場合でも、液晶セルの表示を良好に保つこ
とができる。
ルド容量電極の双方を櫛形状にしても良い。
容量の切断は、レーザー光線の照射によって切断するこ
とが望ましい。更に、サンプルホールド容量の切断予定
箇所を細い形状に加工しておけば、前記レーザー光線に
よる切断を確実に行うことができる。また、第2実施例
において、枝電極の結合部分と他方側の電極が重畳して
いなければ、該結合部分の切断が容易になる。
て、前記レーザー光線による切断を行う時期は、サンプ
ルホールド容量の欠陥を電気的に検出する場合は、アク
ティブマトリクスパネルの完成した段階で行う。また、
サンプルホールド容量の欠陥を光学的に検出する場合
は、アクティブマトリクスパネルと対向基板の間に液晶
を注入して液晶表示素子を完成した段階で行う。
よれば、サンプルホールド容量を複数具備された構造又
はサンプルホールド容量の少なくとも一方側の電極を複
数に分割された枝電極の結合体としたため、サンプルホ
ールド容量に静電気による破壊が生じた場合に、その破
壊部の属するサンプルホールド容量又はそのサンプルホ
ールド容量の破壊部分周辺だけをレーザー光線等によっ
て切断可能である。このため、サンプルホールド容量に
静電気による破壊が生じた場合でも、表示コントラスト
に与える影響が少ないアクティブマトリクスパネルを得
ることができる。
1実施例に具備されたサンプルホールド容量周辺部分に
ついての説明図である。
1実施例に具備されたサンプルホールド容量周辺部分に
ついて、共通配線を多数接続した場合の説明図である。
2実施例に具備されたサンプルホールド容量周辺部分に
ついての説明図である。
場合の説明図である。
ある。
ド容量 8´ 本発明第2実施例のサンプルホールド容量 9 共通配線 10 静電気破壊
Claims (4)
- 【請求項1】絶縁基板上に設けられたゲート線群、ソー
ス線群、該ゲート線群と該ソース線群を駆動する薄膜ド
ライバー回路、該ソース線群に接続されたサンプルホー
ルド容量及び該ゲート線群と該ソース線群の各交点に設
けられた薄膜トランジスタアレイによって液晶を駆動し
て成るアクティブマトリクスパネルにおいて、 前記サンプルホールド容量は、前記ソース線群の各ソー
ス線毎に並列に複数具備されて成ることを特徴とするア
クティブマトリクスパネル。 - 【請求項2】絶縁基板上に設けられたゲート線群、ソー
ス線群、該ゲート線群と該ソース線群を駆動する薄膜ド
ライバー回路、該ソース線群に接続されたサンプルホー
ルド容量及び該ゲート線群と該ソース線群の各交点に設
けられた薄膜トランジスタアレイによって液晶を駆動し
て成るアクティブマトリクスパネルにおいて、 前記サンプルホールド容量は上下一対の電極を有し、少
なくとも一方側の電極が複数に分割された枝電極の結合
体であることを特徴とするアクティブマトリクスパネ
ル。 - 【請求項3】絶縁基板上に設けられたゲート線群、ソー
ス線群、該ゲート線群と該ソース線群を駆動する薄膜ド
ライバー回路、該ソース線群に接続されたサンプルホー
ルド容量及び該ゲート線群と該ソース線群の各交点に設
けられた薄膜トランジスタアレイによって液晶を駆動し
て成るアクティブマトリクスパネルの製造方法におい
て、 前記サンプルホールド容量を、前記ソース線群の各ソー
ス線毎に並列に複数設け、レーザー光線を用いて、前記
サンプルホールド容量のうち欠陥が発生したものを、電
気的に切断することを特徴とするアクティブマトリクス
パネルの製造方法。 - 【請求項4】絶縁基板上に設けられたゲート線群、ソー
ス線群、該ゲート線群と該ソース線群を駆動する薄膜ド
ライバー回路、該ソース線群に接続されたサンプルホー
ルド容量及び該ゲート線群と該ソース線群の各交点に設
けられた薄膜トランジスタアレイによって液晶を駆動し
て成るアクティブマトリクスパネルの製造方法におい
て、 前記サンプルホールド容量を上下一対の電極に形成し、
少なくとも一方側の電極を複数に分割された枝電極の結
合体に形成し、レーザー光線を用いて、前記サンプルホ
ールド容量の欠陥が発生した枝電極部分を、電気的に切
断することを特徴とするアクティブマトリクスパネルの
製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31990293A JP3059872B2 (ja) | 1993-12-20 | 1993-12-20 | アクティブマトリクスパネル及びその製造方法 |
TW083111025A TW255032B (ja) | 1993-12-20 | 1994-11-26 | |
US08/358,012 US5798742A (en) | 1993-12-20 | 1994-12-16 | Active matrix panel and method for fabricating the same |
CN94120770A CN1087435C (zh) | 1993-12-20 | 1994-12-20 | 有源矩阵面板及其制造方法 |
DE4445431A DE4445431C2 (de) | 1993-12-20 | 1994-12-20 | Aktivmatrixtafel |
KR1019940035806A KR0168478B1 (ko) | 1993-12-20 | 1994-12-20 | 액티브매트릭스 패널 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31990293A JP3059872B2 (ja) | 1993-12-20 | 1993-12-20 | アクティブマトリクスパネル及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07175082A true JPH07175082A (ja) | 1995-07-14 |
JP3059872B2 JP3059872B2 (ja) | 2000-07-04 |
Family
ID=18115513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31990293A Expired - Fee Related JP3059872B2 (ja) | 1993-12-20 | 1993-12-20 | アクティブマトリクスパネル及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3059872B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006267545A (ja) * | 2005-03-24 | 2006-10-05 | Sanyo Epson Imaging Devices Corp | 電気光学装置および電子機器 |
-
1993
- 1993-12-20 JP JP31990293A patent/JP3059872B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006267545A (ja) * | 2005-03-24 | 2006-10-05 | Sanyo Epson Imaging Devices Corp | 電気光学装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3059872B2 (ja) | 2000-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506516A (en) | Method of inspecting an active matrix substrate | |
US5657139A (en) | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines | |
JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
US6256076B1 (en) | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof | |
US4717244A (en) | Active matrix addressed liquid crystal display wherein the number of overlap regions of the address line is reduced | |
JPH02165125A (ja) | 表示装置 | |
JPH0990318A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
JPH05188395A (ja) | 液晶表示素子 | |
JPH05303114A (ja) | 液晶表示素子 | |
EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
US4772099A (en) | Capacitive electrode configuration for liquid crystal displays | |
JP3971222B2 (ja) | 液晶表示装置 | |
KR100379291B1 (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
JP3263365B2 (ja) | 液晶表示パネルおよびその検査方法 | |
JPH0772513A (ja) | アクティブマトリックス表示装置 | |
JP2003322874A (ja) | 液晶表示素子 | |
JPH07175082A (ja) | アクティブマトリクスパネル及びその製造方法 | |
JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
JPH08262485A (ja) | 液晶表示装置 | |
JPH05333376A (ja) | 液晶表示装置及びその駆動方法 | |
JP3029319B2 (ja) | 液晶表示装置 | |
JP4298819B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
JP2002277896A (ja) | 液晶表示装置及び画面表示応用装置 | |
JPH0750278B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |