JPH07175050A - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JPH07175050A JPH07175050A JP32266793A JP32266793A JPH07175050A JP H07175050 A JPH07175050 A JP H07175050A JP 32266793 A JP32266793 A JP 32266793A JP 32266793 A JP32266793 A JP 32266793A JP H07175050 A JPH07175050 A JP H07175050A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel portion
- crystal panel
- top coat
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】本発明は、液晶層の厚さを制御する段差を高精
度かつ再現性よく形成して、ノーマリーブラックモード
における色再現性を改善することができるマルチギャッ
プ方式の液晶パネルを提供することを目的とする。 【構成】カラーフィルタ基板２０下方に液晶層３２を介
して対向する対向基板３０において、Ｂ画素部のＩＴＯ
電極２４上には厚さ１．７μｍのトップコート２６が形
成され、Ｇ画素部のＩＴＯ電極２４上には厚さ０．６μ
ｍのトップコート２６が形成され、Ｒ画素部のＩＴＯ電
極２４上にはトップコートが形成されていない。こうし
て対向基板３０のＩＴＯ電極２４上のトップコート２６
により段差が形成され、この段差により、Ｒ画素部、Ｇ
画素部、Ｂ画素部に対応する液晶層３２の厚さがそれぞ
れ５．４μｍ、４．８μｍ、３．７μｍに制御されてい
る。
度かつ再現性よく形成して、ノーマリーブラックモード
における色再現性を改善することができるマルチギャッ
プ方式の液晶パネルを提供することを目的とする。 【構成】カラーフィルタ基板２０下方に液晶層３２を介
して対向する対向基板３０において、Ｂ画素部のＩＴＯ
電極２４上には厚さ１．７μｍのトップコート２６が形
成され、Ｇ画素部のＩＴＯ電極２４上には厚さ０．６μ
ｍのトップコート２６が形成され、Ｒ画素部のＩＴＯ電
極２４上にはトップコートが形成されていない。こうし
て対向基板３０のＩＴＯ電極２４上のトップコート２６
により段差が形成され、この段差により、Ｒ画素部、Ｇ
画素部、Ｂ画素部に対応する液晶層３２の厚さがそれぞ
れ５．４μｍ、４．８μｍ、３．７μｍに制御されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は液晶パネルに係り、特に
Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色カラーフィルタ
を使用すると共に、Ｒ、Ｇ、Ｂにそれぞれ対応する液晶
層の厚さが互いに異なっているマルチギャップ方式の液
晶パネルに関する。
Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色カラーフィルタ
を使用すると共に、Ｒ、Ｇ、Ｂにそれぞれ対応する液晶
層の厚さが互いに異なっているマルチギャップ方式の液
晶パネルに関する。
【０００２】
【従来の技術】従来のマルチギャップ方式の液晶パネル
を、図７を用いて説明する。ここで、図７（ａ）は従来
のマルチギャップ方式の液晶パネルを示す断面図、図７
（ｂ）はその一部拡大図である。図７（ａ）に示される
ように、ガラス基板８０下面には、Ｒ画素部、Ｇ画素
部、Ｂ画素部にそれぞれ対応してＲ、Ｇ、Ｂの色版８２
が形成されている。そしてこれらＲ、Ｇ、Ｂの色版８２
下面にはトップコート８４による段差が形成されてい
る。即ち、Ｂ画素部には例えば厚さ１．７μｍのトップ
コート８４が形成され、Ｇ画素部には厚さ０．６μｍの
トップコート８４が形成され、Ｒ画素部にはトップコー
トが形成されていない。
を、図７を用いて説明する。ここで、図７（ａ）は従来
のマルチギャップ方式の液晶パネルを示す断面図、図７
（ｂ）はその一部拡大図である。図７（ａ）に示される
ように、ガラス基板８０下面には、Ｒ画素部、Ｇ画素
部、Ｂ画素部にそれぞれ対応してＲ、Ｇ、Ｂの色版８２
が形成されている。そしてこれらＲ、Ｇ、Ｂの色版８２
下面にはトップコート８４による段差が形成されてい
る。即ち、Ｂ画素部には例えば厚さ１．７μｍのトップ
コート８４が形成され、Ｇ画素部には厚さ０．６μｍの
トップコート８４が形成され、Ｒ画素部にはトップコー
トが形成されていない。
【０００３】また、このトップコート８４の有無及びそ
の膜厚の差により形成された段差上には、ＩＴＯ電極８
６がストライプ状に形成され、更にこれらトップコート
８４及びＩＴＯ電極８６下の全面には、配向膜８８が形
成されている。こうしてカラーフィルタ基板９０が構成
されている。また、カラーフィルタ基板９０下方には、
ガラス基板９２が対向して設置されている。そしてこの
ガラス基板９２上面には、ＩＴＯ電極９４が、カラーフ
ィルタ基板９０のＩＴＯ電極８６と直交する方向にスト
ライプ状に形成されている。更にその全面に、配向膜９
６が形成されている。こうして対向基板９８が構成され
る。
の膜厚の差により形成された段差上には、ＩＴＯ電極８
６がストライプ状に形成され、更にこれらトップコート
８４及びＩＴＯ電極８６下の全面には、配向膜８８が形
成されている。こうしてカラーフィルタ基板９０が構成
されている。また、カラーフィルタ基板９０下方には、
ガラス基板９２が対向して設置されている。そしてこの
ガラス基板９２上面には、ＩＴＯ電極９４が、カラーフ
ィルタ基板９０のＩＴＯ電極８６と直交する方向にスト
ライプ状に形成されている。更にその全面に、配向膜９
６が形成されている。こうして対向基板９８が構成され
る。
【０００４】また、カラーフィルタ基板９０の配向膜８
８と対向基板９８の配向膜９６との間隙には、液晶層１
００が充填されている。そしてこの液晶層１００は、カ
ラーフィルタ基板９０のトップコート膜８４によって形
成された段差により、Ｒ画素部、Ｇ画素部、Ｂ画素部に
対応して互いに異なる厚さをもっている。即ち、Ｒ画素
部、Ｇ画素部、Ｂ画素部にそれぞれ対応する液晶層１０
０の厚さは例えば５．４μｍ、４．８μｍ、３．７μｍ
である。
８と対向基板９８の配向膜９６との間隙には、液晶層１
００が充填されている。そしてこの液晶層１００は、カ
ラーフィルタ基板９０のトップコート膜８４によって形
成された段差により、Ｒ画素部、Ｇ画素部、Ｂ画素部に
対応して互いに異なる厚さをもっている。即ち、Ｒ画素
部、Ｇ画素部、Ｂ画素部にそれぞれ対応する液晶層１０
０の厚さは例えば５．４μｍ、４．８μｍ、３．７μｍ
である。
【０００５】
【発明が解決しようとする課題】しかし、上記従来のマ
ルチギャップ方式の液晶パネルにおいては、Ｒ、Ｇ、Ｂ
の色版８２が感光性のポリイミドに所定の顔料を混ぜた
ものを塗布した後、選択的に露光し、現像してパターニ
ングすることにより、それぞれ独立して形成されるた
め、図７（ｂ）に示されるように、ガラス基板８０上に
形成される色版８２はＲ、Ｇ、Ｂ毎に膜厚にばらつきが
生じ、表面に凹凸が発生する。
ルチギャップ方式の液晶パネルにおいては、Ｒ、Ｇ、Ｂ
の色版８２が感光性のポリイミドに所定の顔料を混ぜた
ものを塗布した後、選択的に露光し、現像してパターニ
ングすることにより、それぞれ独立して形成されるた
め、図７（ｂ）に示されるように、ガラス基板８０上に
形成される色版８２はＲ、Ｇ、Ｂ毎に膜厚にばらつきが
生じ、表面に凹凸が発生する。
【０００６】従って、これらＲ、Ｇ、Ｂの色版８２上に
所定の膜厚に制御したトップコート８４を形成しても、
下地となるＲ、Ｇ、Ｂの色版８２の膜厚のばらつきや表
面の凹凸の影響を受けることにより、トップコート８４
の膜厚の差による段差を正確に形成することが困難であ
った。実際にこのような従来のマルチギャップ方式の液
晶パネルを作製したところ、Ｇ、Ｂの色版８２上に形成
したトップコート８４の厚さは、設定値に対して面内及
びバッチ間のばらつきが±０．２μｍ程度あった。これ
により、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応する液晶
層１００の厚さを正確に設定することができなくなるた
め、この液晶パネルをノーマリーブラックモードにおい
て表示する場合、漏れ光をマルチギャップ方式の液晶層
１００によって十分に補正することができず、表示が黒
となる暗状態において色のばらつきが大きくなってしま
うという問題が生じた。
所定の膜厚に制御したトップコート８４を形成しても、
下地となるＲ、Ｇ、Ｂの色版８２の膜厚のばらつきや表
面の凹凸の影響を受けることにより、トップコート８４
の膜厚の差による段差を正確に形成することが困難であ
った。実際にこのような従来のマルチギャップ方式の液
晶パネルを作製したところ、Ｇ、Ｂの色版８２上に形成
したトップコート８４の厚さは、設定値に対して面内及
びバッチ間のばらつきが±０．２μｍ程度あった。これ
により、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応する液晶
層１００の厚さを正確に設定することができなくなるた
め、この液晶パネルをノーマリーブラックモードにおい
て表示する場合、漏れ光をマルチギャップ方式の液晶層
１００によって十分に補正することができず、表示が黒
となる暗状態において色のばらつきが大きくなってしま
うという問題が生じた。
【０００７】そこで本発明は、液晶層の厚さを制御する
段差を高精度かつ再現性よく形成して、ノーマリーブラ
ックモードにおける色再現性を改善することができるマ
ルチギャップ方式の液晶パネルを提供することを目的と
する。
段差を高精度かつ再現性よく形成して、ノーマリーブラ
ックモードにおける色再現性を改善することができるマ
ルチギャップ方式の液晶パネルを提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記課題は、赤、緑、青
の画素部にそれぞれ対応して赤、緑、青の色版が形成さ
れているカラーフィルタ基板と、前記カラーフィルタに
対向して設けられている対向基板と、前記カラーフィル
タ基板と前記対向基板との間隙に充填された液晶層とを
有する液晶パネルにおいて、前記対向基板の前記液晶層
側に、段差が形成され、前記段差によって前記液晶層の
厚さが前記赤、緑、青の画素部に対応して互いに異なる
ことを特徴とする液晶パネルによって達成される。
の画素部にそれぞれ対応して赤、緑、青の色版が形成さ
れているカラーフィルタ基板と、前記カラーフィルタに
対向して設けられている対向基板と、前記カラーフィル
タ基板と前記対向基板との間隙に充填された液晶層とを
有する液晶パネルにおいて、前記対向基板の前記液晶層
側に、段差が形成され、前記段差によって前記液晶層の
厚さが前記赤、緑、青の画素部に対応して互いに異なる
ことを特徴とする液晶パネルによって達成される。
【０００９】上記の液晶パネルにおいて、前記対向基板
上に、薄膜トランジスタが形成されており、前記段差
が、前記薄膜トランジスタに接続する画素電極上に形成
されていることを特徴とする液晶パネルによって達成さ
れる。上記の液晶パネルにおいて、前記対向基板上に、
薄膜トランジスタが形成されており、前記段差が、前記
薄膜トランジスタに接続する画素電極下に形成されてい
ることを特徴とする液晶パネルによって達成される。
上に、薄膜トランジスタが形成されており、前記段差
が、前記薄膜トランジスタに接続する画素電極上に形成
されていることを特徴とする液晶パネルによって達成さ
れる。上記の液晶パネルにおいて、前記対向基板上に、
薄膜トランジスタが形成されており、前記段差が、前記
薄膜トランジスタに接続する画素電極下に形成されてい
ることを特徴とする液晶パネルによって達成される。
【００１０】上記の液晶パネルにおいて、前記段差が、
有機膜からなることを特徴とする液晶パネルによって達
成される。上記の液晶パネルにおいて、前記段差が、無
機膜からなることを特徴とする液晶パネルによって達成
される。上記の液晶パネルにおいて、前記段差が、前記
薄膜トランジスタの最終保護膜と共通の層をなす絶縁膜
からなることを特徴とする液晶パネルによって達成され
る。
有機膜からなることを特徴とする液晶パネルによって達
成される。上記の液晶パネルにおいて、前記段差が、無
機膜からなることを特徴とする液晶パネルによって達成
される。上記の液晶パネルにおいて、前記段差が、前記
薄膜トランジスタの最終保護膜と共通の層をなす絶縁膜
からなることを特徴とする液晶パネルによって達成され
る。
【００１１】上記の液晶パネルにおいて、前記カラーフ
ィルタ基板の前記液晶層側に、前記赤、緑、青の画素部
に対応して段差が形成されていることを特徴とする液晶
パネルによって達成される。
ィルタ基板の前記液晶層側に、前記赤、緑、青の画素部
に対応して段差が形成されていることを特徴とする液晶
パネルによって達成される。
【００１２】
【作用】本発明は、液晶層の厚さを制御する段差が対向
基板に形成されることにより、段差を形成する際の下地
となる層の高さのばらつきやその表面の凹凸が小さいた
め、高精度の段差を再現性よく形成することができる。
従って、液晶層の厚さを高精度に制御することができ、
従来のノーマリーブラックモードの欠点であった色再現
性を改善することができる。
基板に形成されることにより、段差を形成する際の下地
となる層の高さのばらつきやその表面の凹凸が小さいた
め、高精度の段差を再現性よく形成することができる。
従って、液晶層の厚さを高精度に制御することができ、
従来のノーマリーブラックモードの欠点であった色再現
性を改善することができる。
【００１３】また、本発明は、段差が薄膜トランジスタ
の画素電極上又は画素電極下に形成されることにより、
カラーフィルタ基板と対向基板との間隙を安定的に確保
するために散在されたスペーサがバスライン上に載置さ
れても、バスラインが圧壊されることを防止することが
できる。従って、信頼性及び生産性を向上することがで
きる。
の画素電極上又は画素電極下に形成されることにより、
カラーフィルタ基板と対向基板との間隙を安定的に確保
するために散在されたスペーサがバスライン上に載置さ
れても、バスラインが圧壊されることを防止することが
できる。従って、信頼性及び生産性を向上することがで
きる。
【００１４】また、本発明は、段差が薄膜トランジスタ
の最終保護膜と共通の層をなす絶縁膜からなることによ
り、製造プロセスを簡略化することができるため、生産
性の向上及びコストの低減を実現することができる。更
に、本発明は、段差が対向基板及びカラーフィルタ基板
の両方に形成されることにより、一方の基板の段差にお
けるばらつきを他方の基板の段差によって調整するよう
に組み合わせることが可能となるため、液晶層の厚さを
高精度に制御することができ、従ってノーマリーブラッ
クモードにおける色再現性を改善することができる。
の最終保護膜と共通の層をなす絶縁膜からなることによ
り、製造プロセスを簡略化することができるため、生産
性の向上及びコストの低減を実現することができる。更
に、本発明は、段差が対向基板及びカラーフィルタ基板
の両方に形成されることにより、一方の基板の段差にお
けるばらつきを他方の基板の段差によって調整するよう
に組み合わせることが可能となるため、液晶層の厚さを
高精度に制御することができ、従ってノーマリーブラッ
クモードにおける色再現性を改善することができる。
【００１５】
【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１は本発明の第１の実施例によるマ
ルチギャップ方式の単純マトリクス型液晶パネルを示す
断面図である。ガラス基板１０下面には、Ｒ画素部、Ｇ
画素部、Ｂ画素部にそれぞれ対応してＲ、Ｇ、Ｂの色版
１２が形成されている。また、これらＲ、Ｇ、Ｂの色版
１２下面にはトップコート１４が形成され、Ｒ、Ｇ、Ｂ
の色版１２の膜厚のばらつきやその表面の凹凸を補正
し、平坦化している。
体的に説明する。図１は本発明の第１の実施例によるマ
ルチギャップ方式の単純マトリクス型液晶パネルを示す
断面図である。ガラス基板１０下面には、Ｒ画素部、Ｇ
画素部、Ｂ画素部にそれぞれ対応してＲ、Ｇ、Ｂの色版
１２が形成されている。また、これらＲ、Ｇ、Ｂの色版
１２下面にはトップコート１４が形成され、Ｒ、Ｇ、Ｂ
の色版１２の膜厚のばらつきやその表面の凹凸を補正
し、平坦化している。
【００１６】また、このトップコート１４下面には、Ｉ
ＴＯ電極１６がストライプ状に形成され、更にこれらト
ップコート１４及びＩＴＯ電極１６下の全面には、配向
膜１８が形成されている。こうしてカラーフィルタ基板
２０が構成されている。また、カラーフィルタ基板２０
下方には、ガラス基板２２が対向して設置されている。
このガラス基板２２上面には、ＩＴＯ電極２４が、カラ
ーフィルタ基板２０のＩＴＯ電極１６と直交する方向に
ストライプ状に形成されている。そしてその全面に、例
えばアクリル系の樹脂等の有機膜からなるトップコート
２６による段差が形成されている。
ＴＯ電極１６がストライプ状に形成され、更にこれらト
ップコート１４及びＩＴＯ電極１６下の全面には、配向
膜１８が形成されている。こうしてカラーフィルタ基板
２０が構成されている。また、カラーフィルタ基板２０
下方には、ガラス基板２２が対向して設置されている。
このガラス基板２２上面には、ＩＴＯ電極２４が、カラ
ーフィルタ基板２０のＩＴＯ電極１６と直交する方向に
ストライプ状に形成されている。そしてその全面に、例
えばアクリル系の樹脂等の有機膜からなるトップコート
２６による段差が形成されている。
【００１７】即ち、Ｂ画素部のＩＴＯ電極２４上には例
えば厚さ１．７μｍのトップコート２６が形成され、Ｇ
画素部のＩＴＯ電極２４上には厚さ０．６μｍのトップ
コート２６が形成され、Ｒ画素部のＩＴＯ電極２４上に
はトップコートが形成されていない。更に、このトップ
コート２６の有無及びその膜厚の差によって形成された
段差の全面には、配向膜２８が形成されている。こうし
て対向基板３０が構成されている。即ち、対向基板３０
のＩＴＯ電極２４上のトップコート２６により段差が形
成されている点に本実施例の特徴がある。
えば厚さ１．７μｍのトップコート２６が形成され、Ｇ
画素部のＩＴＯ電極２４上には厚さ０．６μｍのトップ
コート２６が形成され、Ｒ画素部のＩＴＯ電極２４上に
はトップコートが形成されていない。更に、このトップ
コート２６の有無及びその膜厚の差によって形成された
段差の全面には、配向膜２８が形成されている。こうし
て対向基板３０が構成されている。即ち、対向基板３０
のＩＴＯ電極２４上のトップコート２６により段差が形
成されている点に本実施例の特徴がある。
【００１８】また、カラーフィルタ基板２０の配向膜１
８と対向基板３０の配向膜２８との間隙には、液晶層３
２が充填されている。そしてこの液晶層３２は、対向基
板３０のＩＴＯ電極２４上のトップコート２６によって
形成された段差により、Ｒ画素部、Ｇ画素部、Ｂ画素部
に対応して互いに異なる厚さをもっている。即ち、Ｒ画
素部に対応する液晶層３２の厚さは例えば５．４μｍで
あり、Ｇ画素部に対応する液晶層３２の厚さは例えば
４．８μｍであり、Ｂ画素部に対応する液晶層３２の厚
さは例えば３．７μｍである。
８と対向基板３０の配向膜２８との間隙には、液晶層３
２が充填されている。そしてこの液晶層３２は、対向基
板３０のＩＴＯ電極２４上のトップコート２６によって
形成された段差により、Ｒ画素部、Ｇ画素部、Ｂ画素部
に対応して互いに異なる厚さをもっている。即ち、Ｒ画
素部に対応する液晶層３２の厚さは例えば５．４μｍで
あり、Ｇ画素部に対応する液晶層３２の厚さは例えば
４．８μｍであり、Ｂ画素部に対応する液晶層３２の厚
さは例えば３．７μｍである。
【００１９】次に、図１に示すマルチギャップ方式の液
晶パネルにおける対向基板３０のトップコート２６によ
る段差の形成方法について説明する。ガラス基板２２上
面に、厚さ０．１μｍ程度のＩＴＯ電極２４をストライ
プ状に形成した後、全面にアクリル系の樹脂（フジハン
ト製ＣＴ）をスピナーを用いてコーティングする。この
とき、スピナー回転数を２０００ｒｐｍに設定すること
により、形成される樹脂の膜厚を０．６μｍに制御す
る。そしてフォトリソグラフィ法を用いてＧ画素部のＩ
ＴＯ電極２４上に樹脂が残存するようにストライプ状に
パターニングした後、この樹脂を焼成して、厚さ０．６
μｍのトップコート２６を形成する。
晶パネルにおける対向基板３０のトップコート２６によ
る段差の形成方法について説明する。ガラス基板２２上
面に、厚さ０．１μｍ程度のＩＴＯ電極２４をストライ
プ状に形成した後、全面にアクリル系の樹脂（フジハン
ト製ＣＴ）をスピナーを用いてコーティングする。この
とき、スピナー回転数を２０００ｒｐｍに設定すること
により、形成される樹脂の膜厚を０．６μｍに制御す
る。そしてフォトリソグラフィ法を用いてＧ画素部のＩ
ＴＯ電極２４上に樹脂が残存するようにストライプ状に
パターニングした後、この樹脂を焼成して、厚さ０．６
μｍのトップコート２６を形成する。
【００２０】同様にして、アクリル系の樹脂をスピナー
回転数１６００ｒｐｍでコーティングし、樹脂の膜厚を
１．７μｍに制御する。そしてフォトリソグラフィ法を
用いてパターニングした後、焼成して、Ｇ画素部のＩＴ
Ｏ電極２４上に厚さ１．７μｍのトップコート２６を形
成する。そしてＲ画素部のＩＴＯ電極２４上にはトップ
コートを形成しない。こうして、トップコート２６の有
無及びその膜厚の差により、段差を形成する。
回転数１６００ｒｐｍでコーティングし、樹脂の膜厚を
１．７μｍに制御する。そしてフォトリソグラフィ法を
用いてパターニングした後、焼成して、Ｇ画素部のＩＴ
Ｏ電極２４上に厚さ１．７μｍのトップコート２６を形
成する。そしてＲ画素部のＩＴＯ電極２４上にはトップ
コートを形成しない。こうして、トップコート２６の有
無及びその膜厚の差により、段差を形成する。
【００２１】このようにして形成した段差の高さを測定
したところ、その面内及びバッチ間のばらつきは±０．
１μｍとなり、その再現性も良好であった。従来のＧ、
Ｂの色版上にトップコートを形成した場合と比較する
と、ばらつきは半減している。これは、トップコート２
６を形成する下地となるＩＴＯ電極２４の膜厚のばらつ
きや表面の凹凸が、従来のトップコート形成び下地とな
るＲ、Ｇ、Ｂの色版１２のそれより遥かに小さいことに
よるものである。
したところ、その面内及びバッチ間のばらつきは±０．
１μｍとなり、その再現性も良好であった。従来のＧ、
Ｂの色版上にトップコートを形成した場合と比較する
と、ばらつきは半減している。これは、トップコート２
６を形成する下地となるＩＴＯ電極２４の膜厚のばらつ
きや表面の凹凸が、従来のトップコート形成び下地とな
るＲ、Ｇ、Ｂの色版１２のそれより遥かに小さいことに
よるものである。
【００２２】尚、ここで説明したスピナー法の代わり
に、印刷法を用いてトップコート２６を形成してもよ
い。また、Ｒ画素部のＩＴＯ電極２４上にトップコート
を形成しない場合を説明したが、Ｒ画素部のＩＴＯ電極
２４上にトップコートを形成してもよい。その場合、Ｒ
画素部、Ｇ画素部、Ｂ画素部の各ＩＴＯ電極２４上のト
ップコート２６の厚さがＲ画素部、Ｇ画素部、Ｂ画素部
の順に厚くなっており、その膜厚の差により形成された
段差が上記の場合と同じものであればよい。
に、印刷法を用いてトップコート２６を形成してもよ
い。また、Ｒ画素部のＩＴＯ電極２４上にトップコート
を形成しない場合を説明したが、Ｒ画素部のＩＴＯ電極
２４上にトップコートを形成してもよい。その場合、Ｒ
画素部、Ｇ画素部、Ｂ画素部の各ＩＴＯ電極２４上のト
ップコート２６の厚さがＲ画素部、Ｇ画素部、Ｂ画素部
の順に厚くなっており、その膜厚の差により形成された
段差が上記の場合と同じものであればよい。
【００２３】次に、図１に示すマルチギャップ方式の液
晶パネルにおけるノーマリーブラックモードにおける暗
状態の色を、図２の色度座標図を用いて説明する。ここ
で、○、△、□の各図形の分布はバッチ間のばらつきを
示し、同一図形の分布は同一バッチ内の液晶パネル面内
のばらつきを示す。中央の＊（Ｄ６５）は標準光源を示
す。また、従来例と比較するため、図７に示す従来のマ
ルチギャップ方式の液晶パネルの場合を●、▲、■の図
形を用いて併せて示す。
晶パネルにおけるノーマリーブラックモードにおける暗
状態の色を、図２の色度座標図を用いて説明する。ここ
で、○、△、□の各図形の分布はバッチ間のばらつきを
示し、同一図形の分布は同一バッチ内の液晶パネル面内
のばらつきを示す。中央の＊（Ｄ６５）は標準光源を示
す。また、従来例と比較するため、図７に示す従来のマ
ルチギャップ方式の液晶パネルの場合を●、▲、■の図
形を用いて併せて示す。
【００２４】図２の色度座標図から明らかなように、図
１のマルチギャップ方式の液晶パネルの場合、そのパネ
ル面内のばらつき及びバッチ間のばらつきを従来例より
も大幅に小さくすることができ、ノーマリーブラックモ
ードの欠点であった色再現性が改善されている。これ
は、トップコート２６によって形成された段差の高さの
ばらつきが±０．１μｍと小さくなり、従ってＲ画素
部、Ｇ画素部、Ｂ画素部に対応する液晶層３２の厚さを
それぞれ正確に設定することができるようになるためで
ある。
１のマルチギャップ方式の液晶パネルの場合、そのパネ
ル面内のばらつき及びバッチ間のばらつきを従来例より
も大幅に小さくすることができ、ノーマリーブラックモ
ードの欠点であった色再現性が改善されている。これ
は、トップコート２６によって形成された段差の高さの
ばらつきが±０．１μｍと小さくなり、従ってＲ画素
部、Ｇ画素部、Ｂ画素部に対応する液晶層３２の厚さを
それぞれ正確に設定することができるようになるためで
ある。
【００２５】このように本実施例によれば、対向基板３
０における膜厚のばらつきや表面の凹凸が極めて小さい
ＩＴＯ電極２４上に、アクリル系の樹脂からなるトップ
コート２６による段差を形成することにより、その段差
の高さのばらつきを十分に小さくすることができるた
め、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応する液晶層３
２の厚さをそれぞれ高精度に制御することができ、従っ
て従来のノーマリーブラックモードの欠点であった色再
現性を改善することができる。
０における膜厚のばらつきや表面の凹凸が極めて小さい
ＩＴＯ電極２４上に、アクリル系の樹脂からなるトップ
コート２６による段差を形成することにより、その段差
の高さのばらつきを十分に小さくすることができるた
め、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応する液晶層３
２の厚さをそれぞれ高精度に制御することができ、従っ
て従来のノーマリーブラックモードの欠点であった色再
現性を改善することができる。
【００２６】次に、本発明の第２の実施例によるマルチ
ギャップ方式のアクティブマトリクス型液晶パネルを、
図３を用いて説明する。図３は本実施例によるマルチギ
ャップ方式のアクティブマトリクス型液晶パネルを示す
断面図である。尚、上記図１に示す液晶パネルと同一の
構成要素には同一の符号を付して説明を省略する。
ギャップ方式のアクティブマトリクス型液晶パネルを、
図３を用いて説明する。図３は本実施例によるマルチギ
ャップ方式のアクティブマトリクス型液晶パネルを示す
断面図である。尚、上記図１に示す液晶パネルと同一の
構成要素には同一の符号を付して説明を省略する。
【００２７】ガラス基板１０下面には、上記第１の実施
例の場合と同様に、Ｒ、Ｇ、Ｂの色版１２が形成され、
これらＲ、Ｇ、Ｂの色版１２下面には、トップコート１
４、ストライプ状のＩＴＯ電極１６、及び配向膜１８が
順に形成され、カラーフィルタ基板２０を構成してい
る。また、ガラス基板１０下方には、このガラス基板１
０に対向してガラス基板２２が設置されている。このガ
ラス基板２２上面には、ＴＦＴ（図示せず）及びそれに
接続する厚さ０．１μｍ程度のＩＴＯ画素電極３４がマ
トリクス状に形成され、また例えば厚さ１．０μｍ程度
のＡｌ膜からなるドレインバスライン電極３６がストラ
イプ状に形成されている。また、このＩＴＯ画素電極３
４上のみに例えばアクリル系の樹脂からなるトップコー
ト３８が形成され、段差を形成している点に本実施例の
特徴がある。
例の場合と同様に、Ｒ、Ｇ、Ｂの色版１２が形成され、
これらＲ、Ｇ、Ｂの色版１２下面には、トップコート１
４、ストライプ状のＩＴＯ電極１６、及び配向膜１８が
順に形成され、カラーフィルタ基板２０を構成してい
る。また、ガラス基板１０下方には、このガラス基板１
０に対向してガラス基板２２が設置されている。このガ
ラス基板２２上面には、ＴＦＴ（図示せず）及びそれに
接続する厚さ０．１μｍ程度のＩＴＯ画素電極３４がマ
トリクス状に形成され、また例えば厚さ１．０μｍ程度
のＡｌ膜からなるドレインバスライン電極３６がストラ
イプ状に形成されている。また、このＩＴＯ画素電極３
４上のみに例えばアクリル系の樹脂からなるトップコー
ト３８が形成され、段差を形成している点に本実施例の
特徴がある。
【００２８】即ち、Ｂ画素部のＩＴＯ画素電極３４上に
は例えば厚さ２．１μｍのトップコート３８が形成さ
れ、Ｇ画素部のＩＴＯ画素電極３４上には厚さ１．０μ
ｍのトップコート３８が形成され、Ｒ画素部のＩＴＯ画
素電極３４上には厚さ０．４μｍのトップコート３８が
形成されている。このため、ドレインバスライン電極３
６は、Ｒ画素部のＩＴＯ画素電極３４上のトップコート
３８よりは高くなるが、Ｇ画素部のＩＴＯ画素電極３４
上のトップコート３８と同程度の高さとなり、Ｂ画素部
のＩＴＯ画素電極３４上のトップコート３８よりは低く
なっている。
は例えば厚さ２．１μｍのトップコート３８が形成さ
れ、Ｇ画素部のＩＴＯ画素電極３４上には厚さ１．０μ
ｍのトップコート３８が形成され、Ｒ画素部のＩＴＯ画
素電極３４上には厚さ０．４μｍのトップコート３８が
形成されている。このため、ドレインバスライン電極３
６は、Ｒ画素部のＩＴＯ画素電極３４上のトップコート
３８よりは高くなるが、Ｇ画素部のＩＴＯ画素電極３４
上のトップコート３８と同程度の高さとなり、Ｂ画素部
のＩＴＯ画素電極３４上のトップコート３８よりは低く
なっている。
【００２９】更に、このようにしてＩＴＯ画素電極３４
上のトップコート３８によって形成した段差の全面に
は、配向膜２８が形成されている。こうしてＴＦＴが形
成された対向基板４０が構成されている。また、カラー
フィルタ基板２０の配向膜１８と対向基板４０の配向膜
２８との間隙には、上記第１の実施例の場合と同様に、
液晶層３２が充填されている。そしてこの液晶層３２
は、対向基板４０のトップコート３８によって形成され
た段差により、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応す
る液晶層３２の厚さは、それぞれ５．４μｍ、４．８μ
ｍ、３．７μｍとなっている。
上のトップコート３８によって形成した段差の全面に
は、配向膜２８が形成されている。こうしてＴＦＴが形
成された対向基板４０が構成されている。また、カラー
フィルタ基板２０の配向膜１８と対向基板４０の配向膜
２８との間隙には、上記第１の実施例の場合と同様に、
液晶層３２が充填されている。そしてこの液晶層３２
は、対向基板４０のトップコート３８によって形成され
た段差により、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応す
る液晶層３２の厚さは、それぞれ５．４μｍ、４．８μ
ｍ、３．７μｍとなっている。
【００３０】このように本実施例によれば、対向基板４
０の凹凸を形成するＴＦＴ上やドレインバスライン電極
３６上を避けて、平坦なＩＴＯ画素電極３４上のみに、
アクリル系の樹脂からなるトップコート３８による段差
を形成することにより、アクティブマトリクス型液晶パ
ネルであっても、上記第１の実施例の場合と同様の効果
を奏することができる。
０の凹凸を形成するＴＦＴ上やドレインバスライン電極
３６上を避けて、平坦なＩＴＯ画素電極３４上のみに、
アクリル系の樹脂からなるトップコート３８による段差
を形成することにより、アクティブマトリクス型液晶パ
ネルであっても、上記第１の実施例の場合と同様の効果
を奏することができる。
【００３１】また、従来はドレインバスライン電極３６
上方に一定数のビーズ状のスペーサを配置して液晶層３
２を充填する間隙を確保するために、ドレインバスライ
ン電極３６上方のスペーサの数の数十倍のスペーサを対
向基板４０の配向膜２８上の全体に散在させていたが、
例えばＢ画素部のＩＴＯ画素電極３４上に形成したトッ
プコート３８の高さはドレインバスライン電極３６の高
さより高くなるため、ドレインバスライン電極３６上方
の代わりにＢ画素部のトップコート３８上方に一定数の
スペーサを配置すればよくなる。
上方に一定数のビーズ状のスペーサを配置して液晶層３
２を充填する間隙を確保するために、ドレインバスライ
ン電極３６上方のスペーサの数の数十倍のスペーサを対
向基板４０の配向膜２８上の全体に散在させていたが、
例えばＢ画素部のＩＴＯ画素電極３４上に形成したトッ
プコート３８の高さはドレインバスライン電極３６の高
さより高くなるため、ドレインバスライン電極３６上方
の代わりにＢ画素部のトップコート３８上方に一定数の
スペーサを配置すればよくなる。
【００３２】従って、対向基板４０の配向膜２８上全体
に散在させスペーサの数を減少させることが可能となる
ため、液晶パネルの表示品質を向上させることができ
る。また、ドレインバスライン電極３６上方のスペーサ
によってドレインバスライン電極３６が圧壊されること
を防止することもできるため、液晶パネルの信頼性及び
製造歩留りを向上させることができる。
に散在させスペーサの数を減少させることが可能となる
ため、液晶パネルの表示品質を向上させることができ
る。また、ドレインバスライン電極３６上方のスペーサ
によってドレインバスライン電極３６が圧壊されること
を防止することもできるため、液晶パネルの信頼性及び
製造歩留りを向上させることができる。
【００３３】尚、上記第２の実施例においては、アクリ
ル系の樹脂からなるトップコート３８による段差を形成
するトップコート３８にアクリル系の樹脂を用いている
が、例えばＳｉＯ2 （酸化シリコン）膜等の無機膜を用
いてもよい。次に、本発明の第３の実施例によるマルチ
ギャップ方式のアクティブマトリクス型液晶パネルを、
図４を用いて説明する。
ル系の樹脂からなるトップコート３８による段差を形成
するトップコート３８にアクリル系の樹脂を用いている
が、例えばＳｉＯ2 （酸化シリコン）膜等の無機膜を用
いてもよい。次に、本発明の第３の実施例によるマルチ
ギャップ方式のアクティブマトリクス型液晶パネルを、
図４を用いて説明する。
【００３４】図４は本実施例によるマルチギャップ方式
のアクティブマトリクス型液晶パネルを示す断面図であ
る。尚、上記図３に示す液晶パネルと同一の構成要素に
は同一の符号を付して説明を省略する。ガラス基板１０
下面には、上記第２の実施例の場合と同様に、Ｒ、Ｇ、
Ｂの色版１２が形成され、これらＲ、Ｇ、Ｂの色版１２
下面には、トップコート１４、ストライプ状のＩＴＯ電
極１６、及び配向膜１８が順に形成され、カラーフィル
タ基板２０を構成している。
のアクティブマトリクス型液晶パネルを示す断面図であ
る。尚、上記図３に示す液晶パネルと同一の構成要素に
は同一の符号を付して説明を省略する。ガラス基板１０
下面には、上記第２の実施例の場合と同様に、Ｒ、Ｇ、
Ｂの色版１２が形成され、これらＲ、Ｇ、Ｂの色版１２
下面には、トップコート１４、ストライプ状のＩＴＯ電
極１６、及び配向膜１８が順に形成され、カラーフィル
タ基板２０を構成している。
【００３５】また、ガラス基板１０下方には、このガラ
ス基板１０に対向してガラス基板２２が設置され、この
ガラス基板２２上面には、ＴＦＴ（図示せず）及びそれ
に接続するドレインバスライン電極３６がストライプ状
に形成されている。また、ガラス基板２２上面には、例
えばＳｉＯ2 膜からなるトップコート４２がマトリクス
状に形成されて、段差を形成している。即ち、Ｒ画素部
には例えば厚さ０．４μｍのトップコート４２が形成さ
れ、Ｇ画素部には厚さ１．０μｍのトップコート４２が
形成され、Ｂ画素部には厚さ２．１μｍのトップコート
４２が形成されている。
ス基板１０に対向してガラス基板２２が設置され、この
ガラス基板２２上面には、ＴＦＴ（図示せず）及びそれ
に接続するドレインバスライン電極３６がストライプ状
に形成されている。また、ガラス基板２２上面には、例
えばＳｉＯ2 膜からなるトップコート４２がマトリクス
状に形成されて、段差を形成している。即ち、Ｒ画素部
には例えば厚さ０．４μｍのトップコート４２が形成さ
れ、Ｇ画素部には厚さ１．０μｍのトップコート４２が
形成され、Ｂ画素部には厚さ２．１μｍのトップコート
４２が形成されている。
【００３６】また、このようにトップコート３８によっ
て形成した段差上には、ＩＴＯ画素電極３４が形成さ
れ、更にその全面には、配向膜２８が形成されて、ＴＦ
Ｔが形成された対向基板４０が構成されている。即ち、
本実施例は、対向基板４０におけるＩＴＯ画素電極３４
と段差をなすトップコート４２の位置の上下関係が上記
第２の実施例の場合と逆になっている点に特徴がある。
て形成した段差上には、ＩＴＯ画素電極３４が形成さ
れ、更にその全面には、配向膜２８が形成されて、ＴＦ
Ｔが形成された対向基板４０が構成されている。即ち、
本実施例は、対向基板４０におけるＩＴＯ画素電極３４
と段差をなすトップコート４２の位置の上下関係が上記
第２の実施例の場合と逆になっている点に特徴がある。
【００３７】また、カラーフィルタ基板２０の配向膜１
８と対向基板４０の配向膜２８との間隙には、上記第２
の実施例の場合と同様に、液晶層３２が充填されてい
る。そしてこの液晶層３２は、対向基板４０のトップコ
ート４２によって形成された段差により、Ｒ画素部、Ｇ
画素部、Ｂ画素部に対応する液晶層３２の厚さは、それ
ぞれ５．４μｍ、４．８μｍ、３．７μｍとなってい
る。
８と対向基板４０の配向膜２８との間隙には、上記第２
の実施例の場合と同様に、液晶層３２が充填されてい
る。そしてこの液晶層３２は、対向基板４０のトップコ
ート４２によって形成された段差により、Ｒ画素部、Ｇ
画素部、Ｂ画素部に対応する液晶層３２の厚さは、それ
ぞれ５．４μｍ、４．８μｍ、３．７μｍとなってい
る。
【００３８】次に、図４に示すマルチギャップ方式の液
晶パネルにおける対向基板３０のトップコート４２によ
る段差の形成方法について説明する。フォトリソグラフ
ィ技術を用いて、ガラス基板２２上にレジストを塗布
し、例えばＲ画素部に開口部を形成した後、全面に厚さ
０．４μｍのＳｉＯ2 膜を成膜する。そしてリフトオフ
法を用いて、Ｒ画素部以外のＳｉＯ2 膜を除去する。同
様にして、ガラス基板２２上のＧ画素部に厚さ１．０μ
ｍのＳｉＯ2 膜を形成し、更にＢ画素部に厚さ２．１μ
ｍののＳｉＯ2 膜を形成する。こうして、ガラス基板２
２上のＲ画素部、Ｇ画素部、Ｂ画素部にそれぞれ厚さ
０．４μｍ、１．０μｍ、２．１μｍのトップコート２
６を形成し、その膜厚の差により段差を形成する。
晶パネルにおける対向基板３０のトップコート４２によ
る段差の形成方法について説明する。フォトリソグラフ
ィ技術を用いて、ガラス基板２２上にレジストを塗布
し、例えばＲ画素部に開口部を形成した後、全面に厚さ
０．４μｍのＳｉＯ2 膜を成膜する。そしてリフトオフ
法を用いて、Ｒ画素部以外のＳｉＯ2 膜を除去する。同
様にして、ガラス基板２２上のＧ画素部に厚さ１．０μ
ｍのＳｉＯ2 膜を形成し、更にＢ画素部に厚さ２．１μ
ｍののＳｉＯ2 膜を形成する。こうして、ガラス基板２
２上のＲ画素部、Ｇ画素部、Ｂ画素部にそれぞれ厚さ
０．４μｍ、１．０μｍ、２．１μｍのトップコート２
６を形成し、その膜厚の差により段差を形成する。
【００３９】このようにして形成した段差の高さは、Ｓ
ｉＯ2 膜の膜厚を高精度に制御することができ、しかも
その下地が平坦なガラス基板２２であるため、その面内
及びバッチ間のばらつきは極めて小さく、その再現性も
良好である。このように本実施例によれば、対向基板４
０のガラス基板２２上にＳｉＯ2 膜からなるトップコー
ト４２が段差を形成していることにより、上記第２の実
施例の場合と同様の効果を奏することができる。
ｉＯ2 膜の膜厚を高精度に制御することができ、しかも
その下地が平坦なガラス基板２２であるため、その面内
及びバッチ間のばらつきは極めて小さく、その再現性も
良好である。このように本実施例によれば、対向基板４
０のガラス基板２２上にＳｉＯ2 膜からなるトップコー
ト４２が段差を形成していることにより、上記第２の実
施例の場合と同様の効果を奏することができる。
【００４０】次に、本発明の第４の実施例によるマルチ
ギャップ方式のアクティブマトリクス型液晶パネルを、
図５を用いて説明する。図５は本実施例によるマルチギ
ャップ方式のアクティブマトリクス型液晶パネルの一
部、即ちＢ画素部のＴＦＴが形成された対向基板を示す
一部断面図である。尚、上記図４に示す液晶パネルと同
一の構成要素には同一の符号を付して説明を省略する。
ギャップ方式のアクティブマトリクス型液晶パネルを、
図５を用いて説明する。図５は本実施例によるマルチギ
ャップ方式のアクティブマトリクス型液晶パネルの一
部、即ちＢ画素部のＴＦＴが形成された対向基板を示す
一部断面図である。尚、上記図４に示す液晶パネルと同
一の構成要素には同一の符号を付して説明を省略する。
【００４１】カラーフィルタ基板については、上記第３
の実施例の場合と同様であるため、図示を省略する。そ
してこのカラーフィルタ基板下方には、ガラス基板２２
が対向して設置されている。そしてこのガラス基板２２
上面には、Ｔｉ（チタン）膜４４ａとＡｌ膜４４ｂとの
積層膜からなるＣＳ（蓄積容量）電極４４及びＴｉ膜か
らなる光遮蔽膜４６が形成され、これらの全面には絶縁
層４８が形成されている。
の実施例の場合と同様であるため、図示を省略する。そ
してこのカラーフィルタ基板下方には、ガラス基板２２
が対向して設置されている。そしてこのガラス基板２２
上面には、Ｔｉ（チタン）膜４４ａとＡｌ膜４４ｂとの
積層膜からなるＣＳ（蓄積容量）電極４４及びＴｉ膜か
らなる光遮蔽膜４６が形成され、これらの全面には絶縁
層４８が形成されている。
【００４２】また、光遮蔽膜４６上方の絶縁層４８上に
は、ＴＦＴ５０が形成されている。即ち、絶縁層４８上
に、ａ−Ｓｉ（アモルファス・シリコン）活性層５２が
形成され、このａ−Ｓｉ活性層５２上にはＳｉＮ（窒化
シリコン）エッチングストッパ層５４が形成されてい
る。そしてこのＳｉＮエッチングストッパ層５４両側の
ａ−Ｓｉ活性層５２上には、それぞれｎ+ 型ａ−Ｓｉコ
ンタクト層（図示せず）を介してＴｉ膜からなるソース
電極５６ａ及びドレイン電極５６ｂが形成されている。
また、このソース電極５６ａに接続して、ＩＴＯ画素電
極３４が絶縁層４８上に形成され、ドレイン電極５６ｂ
上には、Ａｌ膜からなるドレインバスライン電極３６が
形成されている。
は、ＴＦＴ５０が形成されている。即ち、絶縁層４８上
に、ａ−Ｓｉ（アモルファス・シリコン）活性層５２が
形成され、このａ−Ｓｉ活性層５２上にはＳｉＮ（窒化
シリコン）エッチングストッパ層５４が形成されてい
る。そしてこのＳｉＮエッチングストッパ層５４両側の
ａ−Ｓｉ活性層５２上には、それぞれｎ+ 型ａ−Ｓｉコ
ンタクト層（図示せず）を介してＴｉ膜からなるソース
電極５６ａ及びドレイン電極５６ｂが形成されている。
また、このソース電極５６ａに接続して、ＩＴＯ画素電
極３４が絶縁層４８上に形成され、ドレイン電極５６ｂ
上には、Ａｌ膜からなるドレインバスライン電極３６が
形成されている。
【００４３】また、これらの全面には、例えば厚さ０．
６μｍ程度のＳｉＮ膜からなる最終保護膜５８が形成さ
れている。そしてＩＴＯ画素電極３４上方の最終保護膜
５８の一部が凸部６０をなし、高さ１．７μｍの段差を
形成している。また、図示は省略するが、Ｇ画素部にお
いても、Ｂ画素部と同様の構造を有しており、ただＩＴ
Ｏ画素電極３４上方の最終保護膜５８に設けられた凸部
の高さ１．０μｍと低くなっている点のみが異なる。ま
た、図示は省略するが、Ｒ画素部においては、ＩＴＯ画
素電極３４上方の最終保護膜５８に凸部が設けられてい
ない。
６μｍ程度のＳｉＮ膜からなる最終保護膜５８が形成さ
れている。そしてＩＴＯ画素電極３４上方の最終保護膜
５８の一部が凸部６０をなし、高さ１．７μｍの段差を
形成している。また、図示は省略するが、Ｇ画素部にお
いても、Ｂ画素部と同様の構造を有しており、ただＩＴ
Ｏ画素電極３４上方の最終保護膜５８に設けられた凸部
の高さ１．０μｍと低くなっている点のみが異なる。ま
た、図示は省略するが、Ｒ画素部においては、ＩＴＯ画
素電極３４上方の最終保護膜５８に凸部が設けられてい
ない。
【００４４】また、このようにしてＩＴＯ画素電極３４
上方の最終保護膜５８に設けられた凸部６０によって形
成した段差上に配向膜（図示せず）が形成されて、ＴＦ
Ｔ５０が形成された対向基板６２が構成されている。即
ち、本実施例は、対向基板６２における最終保護膜５８
の一部に凸部６０等を設けるにより段差を形成している
点に特徴がある。
上方の最終保護膜５８に設けられた凸部６０によって形
成した段差上に配向膜（図示せず）が形成されて、ＴＦ
Ｔ５０が形成された対向基板６２が構成されている。即
ち、本実施例は、対向基板６２における最終保護膜５８
の一部に凸部６０等を設けるにより段差を形成している
点に特徴がある。
【００４５】また、図示はしないが、カラーフィルタ基
板の配向膜と対向基板６２の配向膜との間隙には、上記
第３の実施例の場合と同様に、液晶層が充填されてお
り、対向基板６２における最終保護膜５８の凸部６０等
によって形成された段差により、Ｒ画素部、Ｇ画素部、
Ｂ画素部に対応する液晶層の厚さは、それぞれ５．４μ
ｍ、４．８μｍ、３．７μｍとなっている。
板の配向膜と対向基板６２の配向膜との間隙には、上記
第３の実施例の場合と同様に、液晶層が充填されてお
り、対向基板６２における最終保護膜５８の凸部６０等
によって形成された段差により、Ｒ画素部、Ｇ画素部、
Ｂ画素部に対応する液晶層の厚さは、それぞれ５．４μ
ｍ、４．８μｍ、３．７μｍとなっている。
【００４６】次に、図５に示すマルチギャップ方式の液
晶パネルにおける対向基板６２における最終保護膜５８
の凸部６０等による段差の形成方法について説明する。
対向基板６２の絶縁層４８上に、ＴＦＴ５０及びこれに
接続するＩＴＯ画素電極３４及びドレインバスライン電
極３６を形成した後、全面に厚さ２．３μｍのＳｉＮ膜
を成膜する。そしてフォトリソグラフィ技術を用いて、
Ｂ画素部のＩＴＯ画素電極３４上方のみにレジストを形
成した後、このレジストをマスクとするドライエッチン
グにより、ＳｉＮ膜を厚さ１．７μｍエッチング除去す
る。
晶パネルにおける対向基板６２における最終保護膜５８
の凸部６０等による段差の形成方法について説明する。
対向基板６２の絶縁層４８上に、ＴＦＴ５０及びこれに
接続するＩＴＯ画素電極３４及びドレインバスライン電
極３６を形成した後、全面に厚さ２．３μｍのＳｉＮ膜
を成膜する。そしてフォトリソグラフィ技術を用いて、
Ｂ画素部のＩＴＯ画素電極３４上方のみにレジストを形
成した後、このレジストをマスクとするドライエッチン
グにより、ＳｉＮ膜を厚さ１．７μｍエッチング除去す
る。
【００４７】続いて、再びフォトリソグラフィ技術を用
いて、Ｂ画素部及びＧ画素部のＩＴＯ画素電極３４上方
のみにレジストを形成した後、このレジストをマスクと
するドライエッチングにより、ＳｉＮ膜を厚さ０．６μ
ｍエッチング除去する。こうして、Ｇ画素部、Ｂ画素部
のＩＴＯ画素電極３４上方の最終保護膜５８に高さ０．
６μｍ、１．７μｍの凸部６０等が形成され、凸部６０
等の有無及びその高さの差により段差を形成する。
いて、Ｂ画素部及びＧ画素部のＩＴＯ画素電極３４上方
のみにレジストを形成した後、このレジストをマスクと
するドライエッチングにより、ＳｉＮ膜を厚さ０．６μ
ｍエッチング除去する。こうして、Ｇ画素部、Ｂ画素部
のＩＴＯ画素電極３４上方の最終保護膜５８に高さ０．
６μｍ、１．７μｍの凸部６０等が形成され、凸部６０
等の有無及びその高さの差により段差を形成する。
【００４８】このようにして形成した段差の高さは、成
膜するＳｉＮ膜の膜厚及びそのドライエッチング量を高
精度に制御することができるため、その面内及びバッチ
間のばらつきは極めて小さく、その再現性も良好であ
る。尚、最終保護膜５８の凸部６０等の形成方法として
は、上記第３の実施例において説明したＳｉＯ2 膜から
なるトップコート４２の形成の場合と同様の方法を用い
てもよい。即ち、全面に厚さ０．６μｍのＳｉＮ膜から
なる最終保護膜５８を成膜した後、ＳｉＮ膜の成膜とリ
フトオフ法を用いて、Ｇ画素部、Ｂ画素部のＩＴＯ画素
電極３４上方の最終保護膜５８上のみにＳｉＮ膜からな
る凸部をそれぞれ形成してもよい。
膜するＳｉＮ膜の膜厚及びそのドライエッチング量を高
精度に制御することができるため、その面内及びバッチ
間のばらつきは極めて小さく、その再現性も良好であ
る。尚、最終保護膜５８の凸部６０等の形成方法として
は、上記第３の実施例において説明したＳｉＯ2 膜から
なるトップコート４２の形成の場合と同様の方法を用い
てもよい。即ち、全面に厚さ０．６μｍのＳｉＮ膜から
なる最終保護膜５８を成膜した後、ＳｉＮ膜の成膜とリ
フトオフ法を用いて、Ｇ画素部、Ｂ画素部のＩＴＯ画素
電極３４上方の最終保護膜５８上のみにＳｉＮ膜からな
る凸部をそれぞれ形成してもよい。
【００４９】このように本実施例によれば、対向基板６
２におけるＴＦＴ５０の最終保護膜５８の一部に凸部６
０等を設けて段差を形成することにより、上記第２の実
施例の場合と同様の効果を奏することができる。また、
この凸部６０等が最終保護膜５８の加工により形成され
るため、製造プロセスを簡略化することができ、従って
生産性の向上及びコストの低減を実現することができ
る。
２におけるＴＦＴ５０の最終保護膜５８の一部に凸部６
０等を設けて段差を形成することにより、上記第２の実
施例の場合と同様の効果を奏することができる。また、
この凸部６０等が最終保護膜５８の加工により形成され
るため、製造プロセスを簡略化することができ、従って
生産性の向上及びコストの低減を実現することができ
る。
【００５０】次に、本発明の第５の実施例によるマルチ
ギャップ方式の単純マトリクス型液晶パネルを、図６を
用いて説明する。図６は本実施例によるマルチギャップ
方式の単純マトリクス型液晶パネルを示す断面図であ
る。尚、上記図１に示す液晶パネルと同一の構成要素に
は同一の符号を付して説明を省略する。
ギャップ方式の単純マトリクス型液晶パネルを、図６を
用いて説明する。図６は本実施例によるマルチギャップ
方式の単純マトリクス型液晶パネルを示す断面図であ
る。尚、上記図１に示す液晶パネルと同一の構成要素に
は同一の符号を付して説明を省略する。
【００５１】ガラス基板１０下面には、Ｒ画素部、Ｇ画
素部、Ｂ画素部にそれぞれ対応してＲ、Ｇ、Ｂの色版１
２が形成されている。そしてこれらＲ、Ｇ、Ｂの色版１
２下面にはトップコート６４による段差が形成されてい
る。即ち、Ｂ画素部には例えば厚さ１．５μｍのトップ
コート６４が形成され、Ｇには厚さ０．５μｍのトップ
コート６４が形成され、Ｒにはトップコートが形成され
ていない。
素部、Ｂ画素部にそれぞれ対応してＲ、Ｇ、Ｂの色版１
２が形成されている。そしてこれらＲ、Ｇ、Ｂの色版１
２下面にはトップコート６４による段差が形成されてい
る。即ち、Ｂ画素部には例えば厚さ１．５μｍのトップ
コート６４が形成され、Ｇには厚さ０．５μｍのトップ
コート６４が形成され、Ｒにはトップコートが形成され
ていない。
【００５２】また、このトップコート６４の有無及びそ
の膜厚の差により形成された段差上には、ＩＴＯ電極１
６がストライプ状に形成され、更にこれらトップコート
６４及びＩＴＯ電極１６下の全面には、配向膜１８が形
成されている。こうしてカラーフィルタ基板６６が構成
されている。また、カラーフィルタ基板６６下方には、
ガラス基板２２が対向して設置されている。このガラス
基板２２上面には、ＩＴＯ電極２４が、カラーフィルタ
基板６６のＩＴＯ電極１６と直交する方向にストライプ
状に形成されている。そしてその全面に、トップコート
６８による調整用の小さい段差が形成されている。即
ち、Ｂ画素部のＩＴＯ電極２４上には例えば厚さ０．２
μｍのトップコート６８が形成され、Ｇ画素部のＩＴＯ
電極２４上には厚さ０．１μｍのトップコート６８が形
成され、Ｒ画素部のＩＴＯ電極２４上にはトップコート
が形成されていない。更に、この段差の全面には、配向
膜２８が形成されている。こうして対向基板７０が構成
されている。
の膜厚の差により形成された段差上には、ＩＴＯ電極１
６がストライプ状に形成され、更にこれらトップコート
６４及びＩＴＯ電極１６下の全面には、配向膜１８が形
成されている。こうしてカラーフィルタ基板６６が構成
されている。また、カラーフィルタ基板６６下方には、
ガラス基板２２が対向して設置されている。このガラス
基板２２上面には、ＩＴＯ電極２４が、カラーフィルタ
基板６６のＩＴＯ電極１６と直交する方向にストライプ
状に形成されている。そしてその全面に、トップコート
６８による調整用の小さい段差が形成されている。即
ち、Ｂ画素部のＩＴＯ電極２４上には例えば厚さ０．２
μｍのトップコート６８が形成され、Ｇ画素部のＩＴＯ
電極２４上には厚さ０．１μｍのトップコート６８が形
成され、Ｒ画素部のＩＴＯ電極２４上にはトップコート
が形成されていない。更に、この段差の全面には、配向
膜２８が形成されている。こうして対向基板７０が構成
されている。
【００５３】尚、Ｂ画素部及びＧ画素部におけるトップ
コート６８の厚さをそれぞれ０．２μｍ、０．１μｍと
しているが、従来例で述べたようにばらつきの大きいカ
ラーフィルタ基板６６のＧ、Ｂの色版１２下面のトップ
コート６４の厚さを測定した後、その厚さに応じてＢ画
素部及びＧ画素部におけるトップコート６８の厚さを設
定すればよい。
コート６８の厚さをそれぞれ０．２μｍ、０．１μｍと
しているが、従来例で述べたようにばらつきの大きいカ
ラーフィルタ基板６６のＧ、Ｂの色版１２下面のトップ
コート６４の厚さを測定した後、その厚さに応じてＢ画
素部及びＧ画素部におけるトップコート６８の厚さを設
定すればよい。
【００５４】こうして、従来例と同様にカラーフィルタ
基板６６のＧ、Ｂの色版１２下面のトップコート６４に
より段差が形成されていると共に、対向基板７０のＩＴ
Ｏ電極２４上のトップコート２６により調整用の段差が
形成されている点に本実施例の特徴がある。また、カラ
ーフィルタ基板６６の配向膜１８と対向基板７０の配向
膜２８との間隙には、上記第１の実施例の場合と同様
に、液晶層３２が充填されている。そしてこの液晶層３
２は、カラーフィルタ基板６６のトップコート６４によ
って形成された段差及び対向基板７０のトップコート６
８によって形成された調整用の段差により、Ｒ画素部、
Ｇ画素部、Ｂ画素部に対応する厚さは、それぞれ５．４
μｍ、４．８μｍ、３．７μｍとなっている。
基板６６のＧ、Ｂの色版１２下面のトップコート６４に
より段差が形成されていると共に、対向基板７０のＩＴ
Ｏ電極２４上のトップコート２６により調整用の段差が
形成されている点に本実施例の特徴がある。また、カラ
ーフィルタ基板６６の配向膜１８と対向基板７０の配向
膜２８との間隙には、上記第１の実施例の場合と同様
に、液晶層３２が充填されている。そしてこの液晶層３
２は、カラーフィルタ基板６６のトップコート６４によ
って形成された段差及び対向基板７０のトップコート６
８によって形成された調整用の段差により、Ｒ画素部、
Ｇ画素部、Ｂ画素部に対応する厚さは、それぞれ５．４
μｍ、４．８μｍ、３．７μｍとなっている。
【００５５】このように本実施例によれば、従来と同様
にカラーフィルタ基板６６のＧ、Ｂの色版１２下面のト
ップコート６４により段差を形成すると共に、対向基板
７０のＩＴＯ電極２４上に、トップコート６８により調
整用の段差を形成することにより、カラーフィルタ基板
６６のトップコート６４による段差の高さにばらつきが
生じても、高さのばらつきが十分に小さい対向基板７０
のトップコート６８による段差によって調整することが
可能であるため、上記第１の実施例と同様の効果を奏す
ることができる。
にカラーフィルタ基板６６のＧ、Ｂの色版１２下面のト
ップコート６４により段差を形成すると共に、対向基板
７０のＩＴＯ電極２４上に、トップコート６８により調
整用の段差を形成することにより、カラーフィルタ基板
６６のトップコート６４による段差の高さにばらつきが
生じても、高さのばらつきが十分に小さい対向基板７０
のトップコート６８による段差によって調整することが
可能であるため、上記第１の実施例と同様の効果を奏す
ることができる。
【００５６】また、予め数種類の厚さに設定したトップ
コート６８による調整用の段差を形成した対向基板７０
を作製しておき、カラーフィルタ基板６６のトップコー
ト６４による段差を測定した後、その測定結果を見て最
適のを有する対向基板７０と組み合わせるようにすれ
ば、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応する液晶層３
２の厚さをそれぞれ高精度に制御した液晶パネルを効率
よく製造することが可能となる。
コート６８による調整用の段差を形成した対向基板７０
を作製しておき、カラーフィルタ基板６６のトップコー
ト６４による段差を測定した後、その測定結果を見て最
適のを有する対向基板７０と組み合わせるようにすれ
ば、Ｒ画素部、Ｇ画素部、Ｂ画素部に対応する液晶層３
２の厚さをそれぞれ高精度に制御した液晶パネルを効率
よく製造することが可能となる。
【００５７】尚、上記第５の実施例においては、単純マ
トリクス型液晶パネルの場合について説明したが、この
カラーフィルタ基板と対向基板の両方に段差を形成する
方法は、上記第２〜第４の実施例に示したアクティブマ
トリクス型液晶パネルにも適用できることは言うまでも
ない。また、上記第１〜第５の実施例においては、Ｒ画
素部、Ｇ画素部、Ｂ画素部の液晶層の厚さをそれぞれ
５．４μｍ、４．８μｍ、３．７μｍに設定している
が、言うまでもなくこれらの値に限定されることはな
い。従って、要求される各画素部の液晶層の厚さに応じ
て各段差の高さを制御すればよい。
トリクス型液晶パネルの場合について説明したが、この
カラーフィルタ基板と対向基板の両方に段差を形成する
方法は、上記第２〜第４の実施例に示したアクティブマ
トリクス型液晶パネルにも適用できることは言うまでも
ない。また、上記第１〜第５の実施例においては、Ｒ画
素部、Ｇ画素部、Ｂ画素部の液晶層の厚さをそれぞれ
５．４μｍ、４．８μｍ、３．７μｍに設定している
が、言うまでもなくこれらの値に限定されることはな
い。従って、要求される各画素部の液晶層の厚さに応じ
て各段差の高さを制御すればよい。
【００５８】
【発明の効果】以上のように本発明によれば、赤、緑、
青の画素部にそれぞれ対応して赤、緑、青の色版が形成
されているカラーフィルタ基板と、このカラーフィルタ
に対向して設けられている対向基板と、カラーフィルタ
基板と対向基板との間隙に充填された液晶層とを有する
液晶パネルにおいて、液晶層の厚さを制御する段差が対
向基板の液晶層側に形成されていることにより、段差を
形成する際の下地となる層の高さのばらつきやその表面
の凹凸が小さいため、高精度の段差を再現性よく形成す
ることができる。従って、液晶層の厚さを高精度に制御
することができ、従来のノーマリーブラックモードの欠
点であった色再現性を改善することができる。
青の画素部にそれぞれ対応して赤、緑、青の色版が形成
されているカラーフィルタ基板と、このカラーフィルタ
に対向して設けられている対向基板と、カラーフィルタ
基板と対向基板との間隙に充填された液晶層とを有する
液晶パネルにおいて、液晶層の厚さを制御する段差が対
向基板の液晶層側に形成されていることにより、段差を
形成する際の下地となる層の高さのばらつきやその表面
の凹凸が小さいため、高精度の段差を再現性よく形成す
ることができる。従って、液晶層の厚さを高精度に制御
することができ、従来のノーマリーブラックモードの欠
点であった色再現性を改善することができる。
【００５９】また、本発明は、液晶層の厚さを制御する
段差が対向基板側の薄膜トランジスタの画素電極上又は
画素電極下に形成されることにより、カラーフィルタ基
板と対向基板との間隙を安定的に確保するために散在さ
れたスペーサがバスライン上に載置されても、バスライ
ンが圧壊されることを防止することができる。従って、
信頼性及び生産性を向上することができる。
段差が対向基板側の薄膜トランジスタの画素電極上又は
画素電極下に形成されることにより、カラーフィルタ基
板と対向基板との間隙を安定的に確保するために散在さ
れたスペーサがバスライン上に載置されても、バスライ
ンが圧壊されることを防止することができる。従って、
信頼性及び生産性を向上することができる。
【００６０】また、本発明は、液晶層の厚さを制御する
段差が薄膜トランジスタの最終保護膜と共通の層をなす
絶縁膜からなることにより、製造プロセスを簡略化する
ことができるため、生産性の向上及びコストの低減を実
現することができる。更に、本発明は、液晶層の厚さを
制御する段差が対向基板及びカラーフィルタ基板の両方
に形成されることにより、一方の基板の段差におけるば
らつきを他方の基板の段差によって調整するように組み
合わせることが可能となるため、液晶層の厚さを高精度
に制御することができ、従ってノーマリーブラックモー
ドにおける色再現性を改善することができる。
段差が薄膜トランジスタの最終保護膜と共通の層をなす
絶縁膜からなることにより、製造プロセスを簡略化する
ことができるため、生産性の向上及びコストの低減を実
現することができる。更に、本発明は、液晶層の厚さを
制御する段差が対向基板及びカラーフィルタ基板の両方
に形成されることにより、一方の基板の段差におけるば
らつきを他方の基板の段差によって調整するように組み
合わせることが可能となるため、液晶層の厚さを高精度
に制御することができ、従ってノーマリーブラックモー
ドにおける色再現性を改善することができる。
【図１】本発明の第１の実施例によるマルチギャップ方
式の液晶パネルを示す断面図である。
式の液晶パネルを示す断面図である。
【図２】図１に示す液晶パネルにおけるノーマリーブラ
ックモードにおける暗状態の色を示す色度座標図であ
る。
ックモードにおける暗状態の色を示す色度座標図であ
る。
【図３】本発明の第２の実施例によるマルチギャップ方
式の液晶パネルを示す断面図である。
式の液晶パネルを示す断面図である。
【図４】本発明の第３の実施例によるマルチギャップ方
式の液晶パネルを示す断面図である。
式の液晶パネルを示す断面図である。
【図５】本発明の第４の実施例によるマルチギャップ方
式の液晶パネルのＢ画素部のＴＦＴが形成された対向基
板を示す一部断面図である。
式の液晶パネルのＢ画素部のＴＦＴが形成された対向基
板を示す一部断面図である。
【図６】本発明の第５の実施例によるマルチギャップ方
式の液晶パネルを示す断面図である。
式の液晶パネルを示す断面図である。
【図７】従来のマルチギャップ方式の液晶パネルを示す
断面図である。
断面図である。
１０…ガラス基板 １２…色版 １４…トップコート １６…ＩＴＯ電極 １８…配向膜 ２０…カラーフィルタ基板 ２２…ガラス基板 ２４…ＩＴＯ電極 ２６…トップコート ２８…配向膜 ３０…対向基板 ３２…液晶層 ３４…ＩＴＯ画素電極 ３６…ドレインバスライン電極 ３８…トップコート ４０…対向基板 ４２…トップコート ４４ａ…Ｔｉ膜 ４４ｂ…Ａｌ膜 ４４…ＣＳ電極 ４６…光遮蔽膜 ４８…絶縁層 ５０…ＴＦＴ ５２…ａ−Ｓｉ活性層 ５４…ＳｉＮエッチングストッパ層 ５６ａ…ソース電極 ５６ｂ…ドレイン電極 ５８…最終保護膜 ６０…凸部 ６２…対向基板 ６４…トップコート ６６…カラーフィルタ基板 ６８…トップコート ７０…対向基板 ８０…ガラス基板 ８２…色版 ８４…トップコート ８６…ＩＴＯ電極 ８８…配向膜 ９０…カラーフィルタ基板 ９２…ガラス基板 ９４…ＩＴＯ電極 ９６…配向膜 ９８…対向基板 １００…液晶層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 豪 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 長谷川 正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (7)
- 【請求項１】 赤、緑、青の画素部にそれぞれ対応して
赤、緑、青の色版が形成されているカラーフィルタ基板
と、前記カラーフィルタに対向して設けられている対向
基板と、前記カラーフィルタ基板と前記対向基板との間
隙に充填された液晶層とを有する液晶パネルにおいて、 前記対向基板の前記液晶層側に、段差が形成され、前記
段差によって前記液晶層の厚さが前記赤、緑、青の画素
部に対応して互いに異なることを特徴とする液晶パネ
ル。 - 【請求項２】 請求項１記載の液晶パネルにおいて、 前記対向基板上に、薄膜トランジスタが形成されてお
り、 前記段差が、前記薄膜トランジスタに接続する画素電極
上に形成されていることを特徴とする液晶パネル。 - 【請求項３】 請求項１記載の液晶パネルにおいて、 前記対向基板上に、薄膜トランジスタが形成されてお
り、 前記段差が、前記薄膜トランジスタに接続する画素電極
下に形成されていることを特徴とする液晶パネル。 - 【請求項４】 請求項１乃至３のいずれかに記載の液晶
パネルにおいて、 前記段差が、有機膜からなることを特徴とする液晶パネ
ル。 - 【請求項５】 請求項１乃至３のいずれかに記載の液晶
パネルにおいて、 前記段差が、無機膜からなることを特徴とする液晶パネ
ル。 - 【請求項６】 請求項２又は３に記載の液晶パネルにお
いて、 前記段差が、前記薄膜トランジスタの最終保護膜と共通
の層をなす絶縁膜からなることを特徴とする液晶パネ
ル。 - 【請求項７】 請求項１乃至６のいずれかに記載の液晶
パネルにおいて、 前記カラーフィルタ基板の前記液晶層側に、前記赤、
緑、青の画素部に対応して段差が形成されていることを
特徴とする液晶パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32266793A JPH07175050A (ja) | 1993-12-21 | 1993-12-21 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32266793A JPH07175050A (ja) | 1993-12-21 | 1993-12-21 | 液晶パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175050A true JPH07175050A (ja) | 1995-07-14 |
Family
ID=18146265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32266793A Pending JPH07175050A (ja) | 1993-12-21 | 1993-12-21 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175050A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980083634A (ko) * | 1997-05-16 | 1998-12-05 | 손욱 | 칼라 액정 표시소자 |
| KR20000004373A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반사형 액정 표시 장치 |
| JP2002229062A (ja) * | 2001-02-05 | 2002-08-14 | Sony Corp | 表示装置及びその製造方法 |
| JP2005003757A (ja) * | 2003-06-10 | 2005-01-06 | Stanley Electric Co Ltd | 厚さを制御した誘電体膜の製造方法、液晶素子及び液晶素子の製造方法 |
| EP1710616A1 (en) | 2005-04-06 | 2006-10-11 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| US7463321B2 (en) | 2002-01-15 | 2008-12-09 | Samsung Electronics Co., Ltd | Liquid crystal display and method for fabricating the display with openings in the protective layer and gate insulating layer |
| KR100890021B1 (ko) * | 2002-01-15 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US7697106B2 (en) | 2000-01-14 | 2010-04-13 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
| US7965358B2 (en) | 2007-09-03 | 2011-06-21 | Au Optronics Corporation | Multiple cell gaps transreflective LCD and fabricating method thereof |
| US8035778B2 (en) | 2009-03-20 | 2011-10-11 | Au Optronics Corporation | Display panel, electro-optical apparatus and fabricating methods thereof |
| JP2012058757A (ja) * | 2011-12-05 | 2012-03-22 | Sony Corp | 表示装置及びその製造方法 |
-
1993
- 1993-12-21 JP JP32266793A patent/JPH07175050A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980083634A (ko) * | 1997-05-16 | 1998-12-05 | 손욱 | 칼라 액정 표시소자 |
| KR20000004373A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반사형 액정 표시 장치 |
| US7697106B2 (en) | 2000-01-14 | 2010-04-13 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
| WO2002063388A1 (fr) * | 2001-02-05 | 2002-08-15 | Sony Corporation | Affichage et procede de fabrication |
| US7002647B2 (en) | 2001-02-05 | 2006-02-21 | Sony Corporation | Display device and method of manufacturing the same |
| JP2002229062A (ja) * | 2001-02-05 | 2002-08-14 | Sony Corp | 表示装置及びその製造方法 |
| US7463321B2 (en) | 2002-01-15 | 2008-12-09 | Samsung Electronics Co., Ltd | Liquid crystal display and method for fabricating the display with openings in the protective layer and gate insulating layer |
| KR100890021B1 (ko) * | 2002-01-15 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US8054428B2 (en) | 2002-01-15 | 2011-11-08 | Samsung Electronics Co., Ltd. | Liquid crystal display having openings in the protective layer and gate insulating layer and method for fabricating the display |
| JP2005003757A (ja) * | 2003-06-10 | 2005-01-06 | Stanley Electric Co Ltd | 厚さを制御した誘電体膜の製造方法、液晶素子及び液晶素子の製造方法 |
| EP1710616A1 (en) | 2005-04-06 | 2006-10-11 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| US7965358B2 (en) | 2007-09-03 | 2011-06-21 | Au Optronics Corporation | Multiple cell gaps transreflective LCD and fabricating method thereof |
| US8345192B2 (en) | 2007-09-03 | 2013-01-01 | Au Optronics Corporation | Multiple cell gaps transreflective LCD and fabricating method thereof |
| US8035778B2 (en) | 2009-03-20 | 2011-10-11 | Au Optronics Corporation | Display panel, electro-optical apparatus and fabricating methods thereof |
| JP2012058757A (ja) * | 2011-12-05 | 2012-03-22 | Sony Corp | 表示装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838818B2 (ja) | 液晶表示パネル及びその製造方法 | |
| US8537324B2 (en) | Color filter substrate, method of making the color filter substrate and display device including the color filter substrate | |
| US6118505A (en) | Liquid crystal display device having color organic film as the interlayer insulator | |
| US7330220B2 (en) | Liquid crystal display and method of fabricating the same | |
| US6795141B2 (en) | Liquid crystal display device and color filter substrate having spacers formed directly on black matrix | |
| JPH06242433A (ja) | アクティブマトリクス基板 | |
| US6762818B2 (en) | Liquid crystal display device and color filter substrate thereof | |
| US20070188690A1 (en) | Liquid crystal display device | |
| JPH07175050A (ja) | 液晶パネル | |
| JPH1096955A (ja) | 液晶表示装置 | |
| JPH1048640A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20220342248A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| JP2000122072A (ja) | 液晶表示素子およびその製造方法 | |
| JP2002236286A (ja) | 液晶表示装置 | |
| JPH06273735A (ja) | 液晶セル | |
| JP4011668B2 (ja) | ギャップ制御機能付きカラーフィルターの製造方法 | |
| US20020149720A1 (en) | Liquid crystal display device having spacers with reduced visible artifacts | |
| JP2900948B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH06130218A (ja) | カラ−フィルタおよび液晶表示装置 | |
| JP2001159755A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000089233A (ja) | 液晶表示素子及びその製造方法 | |
| JPH04296721A (ja) | カラーフィルタ、その製造方法およびそれを用いた液晶表示装置 | |
| JP2000284110A (ja) | 液晶用カラーフィルター、その製造方法及び液晶表示装置 | |
| JPH09211441A (ja) | カラーフィルター基板および対向基板 | |
| JPH07294718A (ja) | カラーフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |