JPH07170114A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH07170114A JPH07170114A JP5316130A JP31613093A JPH07170114A JP H07170114 A JPH07170114 A JP H07170114A JP 5316130 A JP5316130 A JP 5316130A JP 31613093 A JP31613093 A JP 31613093A JP H07170114 A JPH07170114 A JP H07170114A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- conductor
- pad
- capacitance
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成でパッド部の面積を縮少する。
【構成】 コプレーナ線路の中心導体の信号ライン１の
一部を信号ライン１に沿って接地容量の上層導体６と
し、接地容量の下層導体４をコプレーナ線路の接地導体
２，３に接続する構成による。 【効果】 チップ面積を縮少でき、信頼性が向上する。
一部を信号ライン１に沿って接地容量の上層導体６と
し、接地容量の下層導体４をコプレーナ線路の接地導体
２，３に接続する構成による。 【効果】 チップ面積を縮少でき、信頼性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、コプレーナ線路を回路
構成要素としたマイクロ波回路に関し、特にそのパッド
部に関する。
構成要素としたマイクロ波回路に関し、特にそのパッド
部に関する。
【０００２】
【従来の技術】近年、衛星通信システム、移動体通信シ
ステムに使用されるマイクロ波回路では、基板片面にメ
タライズが不要、かつスルーホール不要という利点を有
し、かつ製造工程が簡単なコプレーナ線路を使用したマ
イクロ波回路が盛んに研究、開発されている。一般にコ
プレーナ線路は片面に信号ライン及び前記信号ラインの
両側に接地導体が存在するという構成となっているた
め、両接地導体を同電位にするために信号ラインをまた
ぐ配線（以下「エアブリッジ」という）が必要となる。
ステムに使用されるマイクロ波回路では、基板片面にメ
タライズが不要、かつスルーホール不要という利点を有
し、かつ製造工程が簡単なコプレーナ線路を使用したマ
イクロ波回路が盛んに研究、開発されている。一般にコ
プレーナ線路は片面に信号ライン及び前記信号ラインの
両側に接地導体が存在するという構成となっているた
め、両接地導体を同電位にするために信号ラインをまた
ぐ配線（以下「エアブリッジ」という）が必要となる。
【０００３】図３に、信号ラインとエアブリッジの構造
を説明するための図を示す。ここで、図３（ａ）は、平
面構成図を、図３（ｂ）は、Ａ−Ｂの断面図を示してお
り、同図中パッド部（点線で囲まれた部分）は信号ライ
ン１、パッド部の第１の接地導体２、パッド部の第２の
接地導体３、及び前記接地導体２および３を同電位にす
るためのエアブリッジ５からなる。信号ライン１はコン
タクトホール７を介して下層導体８に配線され、エアブ
リッジ５の下をくぐり、再びコンタクトホール７を介し
て上層導体９に配線される。信号ライン１は、終端で７
０μｍの幅であり、パッド部の接地導体２、３とは６０
μｍの間隔を有しているが、内部の信号ラインの下層導
体８に近づくにつれ、その間隔は徐々に狭くなり（以下
「テーパ部」という）、信号ラインの上層導体９ではそ
の間隔は一定となっている。なお、テーパ部を有さない
構成でも準マイクロ波帯では問題がない。
を説明するための図を示す。ここで、図３（ａ）は、平
面構成図を、図３（ｂ）は、Ａ−Ｂの断面図を示してお
り、同図中パッド部（点線で囲まれた部分）は信号ライ
ン１、パッド部の第１の接地導体２、パッド部の第２の
接地導体３、及び前記接地導体２および３を同電位にす
るためのエアブリッジ５からなる。信号ライン１はコン
タクトホール７を介して下層導体８に配線され、エアブ
リッジ５の下をくぐり、再びコンタクトホール７を介し
て上層導体９に配線される。信号ライン１は、終端で７
０μｍの幅であり、パッド部の接地導体２、３とは６０
μｍの間隔を有しているが、内部の信号ラインの下層導
体８に近づくにつれ、その間隔は徐々に狭くなり（以下
「テーパ部」という）、信号ラインの上層導体９ではそ
の間隔は一定となっている。なお、テーパ部を有さない
構成でも準マイクロ波帯では問題がない。
【０００４】前記コプレーナ線路を利用して、図４
（ａ）の等価回路に示すような接地容量を半導体基板に
形成する場合、従来の平面構成図は図４（ｂ）に示すよ
うになる。同図の各番号は図３の各番号に対応してい
る。ここで、並列容量は金属層−絶縁層−金属層（以下
「ＭＩＭ」という）構造を有するＭＩＭキャパシタで形
成され、一方の電極が接地された接地容量であり、６は
接地容量の上層導体、４は接地容量の下層導体であり、
下層導体４はコンタクトホール７を介して接地導体３に
接続されている。
（ａ）の等価回路に示すような接地容量を半導体基板に
形成する場合、従来の平面構成図は図４（ｂ）に示すよ
うになる。同図の各番号は図３の各番号に対応してい
る。ここで、並列容量は金属層−絶縁層−金属層（以下
「ＭＩＭ」という）構造を有するＭＩＭキャパシタで形
成され、一方の電極が接地された接地容量であり、６は
接地容量の上層導体、４は接地容量の下層導体であり、
下層導体４はコンタクトホール７を介して接地導体３に
接続されている。
【０００５】
【発明が解決しようとする課題】ところが、図４（ｂ）
に示した従来の接地容量のパターン構成方法において
は、コプレーナ線路の両接地導体間にエアブリッジ５が
あるため、パッド部（点線で囲まれた部分）の占有面積
が大きく、その分チップサイズが大きくなる、あるいは
縮小できないという欠点があった。
に示した従来の接地容量のパターン構成方法において
は、コプレーナ線路の両接地導体間にエアブリッジ５が
あるため、パッド部（点線で囲まれた部分）の占有面積
が大きく、その分チップサイズが大きくなる、あるいは
縮小できないという欠点があった。
【０００６】また、エアブリッジ５は信号ラインをまた
ぎ、空中で配線されているため衝撃等で断線する可能性
があり、また信号ラインをまたいでいるため、信号ライ
ンとエアブリッジの間に配線容量が生じて信号ラインの
特性が変化することもあるため、マイクロ波回路上にお
いて、エアブリッジは極力使用しない方が望ましい。本
発明は、コプレーナ線路上に前記接地容量を構成する場
合において、以上のような問題点を解決し、コプレーナ
線路のパッド部にエアブリッジを用いることなく、両接
地導体間を同電位にすることができ、かつチップサイズ
の小型化が可能なマイクロ波回路を提供することを目的
とする。
ぎ、空中で配線されているため衝撃等で断線する可能性
があり、また信号ラインをまたいでいるため、信号ライ
ンとエアブリッジの間に配線容量が生じて信号ラインの
特性が変化することもあるため、マイクロ波回路上にお
いて、エアブリッジは極力使用しない方が望ましい。本
発明は、コプレーナ線路上に前記接地容量を構成する場
合において、以上のような問題点を解決し、コプレーナ
線路のパッド部にエアブリッジを用いることなく、両接
地導体間を同電位にすることができ、かつチップサイズ
の小型化が可能なマイクロ波回路を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明は、中心導体と該
中心導体の両側に配置された接地導体とにより構成され
るコプレーナ線路と接地容量とを備えたマイクロ波回路
において、前記中心導体が直線状に形成され、前記中心
導体の一部を前記接地容量の一方の電極とし、前記接地
容量の他方の電極を前記両側に配置された接地導体に電
気的に接続したことを特徴とする。
中心導体の両側に配置された接地導体とにより構成され
るコプレーナ線路と接地容量とを備えたマイクロ波回路
において、前記中心導体が直線状に形成され、前記中心
導体の一部を前記接地容量の一方の電極とし、前記接地
容量の他方の電極を前記両側に配置された接地導体に電
気的に接続したことを特徴とする。
【０００８】
【作用】本発明によれば、コプレーナ線路のパッド部の
第１の接地導体と第２の接地導体を同電位にするため
に、エアブリッジを用いず、接地されたＭＩＭキャパシ
タ（接地容量）の下層導体（接地導体）とコプレーナ線
路のパッド部の前記接地導体を配線するという構成を有
しているので、パッド部の両接地導体はＭＩＭキャパシ
タの接地容量の接地導体を介して接続されているため同
電位となる。そのため従来両接地導体間を同電位にする
ために用いられたエアブリッジは不要となる。また、エ
アブリッジが不要になった分だけパッド部の占有面積は
小さくなる。
第１の接地導体と第２の接地導体を同電位にするため
に、エアブリッジを用いず、接地されたＭＩＭキャパシ
タ（接地容量）の下層導体（接地導体）とコプレーナ線
路のパッド部の前記接地導体を配線するという構成を有
しているので、パッド部の両接地導体はＭＩＭキャパシ
タの接地容量の接地導体を介して接続されているため同
電位となる。そのため従来両接地導体間を同電位にする
ために用いられたエアブリッジは不要となる。また、エ
アブリッジが不要になった分だけパッド部の占有面積は
小さくなる。
【０００９】
【実施例】以下、本発明の実施例について図面に基づき
説明する。
説明する。
【００１０】図１に、本発明の実施例に係るコプレーナ
線路を用いたマイクロ波回路のパッド近傍の平面構成を
示す。ここでは、図４（ａ）に示された等価回路を本発
明において実現した実施例であり、各符号は、図４
（ｂ）の符号と同一である。ＭＩＭキャパシタ（接地容
量）は、下層導体４と上層導体６と図示しない絶縁層で
構成され、信号ライン１はＭＩＭキャパシタの上層導体
６にコンタクトホールを介することなく直接配線され、
前記ＭＩＭキャパシタの下層導体４はコンタクトホール
７を介してパッド部の第１の接地導体２および第２の接
地導体３にそれぞれ配線される。このようなパターン構
成をとることにより、接地導体２と接地導体３はＭＩＭ
キャパシタの下層導体４を介して配線されているため両
接地導体は同電位となる。なお、信号ライン１は、終端
で７０μｍの幅であり、パッド部の接地導体２，３とは
６０μｍの間隔を有しており、その間隔は、ほぼ一定で
ある。なお、従来技術において述べたテーパ部を設けた
構成をとっても、エアブリッジの分だけパッド部の占有
面積を小さくすることができる。また、接地容量の上層
導体６は１２０μ角と従来技術で示した図４（ｂ）と同
じ寸法であり、下層導体４より小さい電極となってお
り、信号ラインの上層導体９の幅及び上層導体９と第１
及び第２の接地導体２，３との間隔も図４（ｂ）と同じ
寸法である。
線路を用いたマイクロ波回路のパッド近傍の平面構成を
示す。ここでは、図４（ａ）に示された等価回路を本発
明において実現した実施例であり、各符号は、図４
（ｂ）の符号と同一である。ＭＩＭキャパシタ（接地容
量）は、下層導体４と上層導体６と図示しない絶縁層で
構成され、信号ライン１はＭＩＭキャパシタの上層導体
６にコンタクトホールを介することなく直接配線され、
前記ＭＩＭキャパシタの下層導体４はコンタクトホール
７を介してパッド部の第１の接地導体２および第２の接
地導体３にそれぞれ配線される。このようなパターン構
成をとることにより、接地導体２と接地導体３はＭＩＭ
キャパシタの下層導体４を介して配線されているため両
接地導体は同電位となる。なお、信号ライン１は、終端
で７０μｍの幅であり、パッド部の接地導体２，３とは
６０μｍの間隔を有しており、その間隔は、ほぼ一定で
ある。なお、従来技術において述べたテーパ部を設けた
構成をとっても、エアブリッジの分だけパッド部の占有
面積を小さくすることができる。また、接地容量の上層
導体６は１２０μ角と従来技術で示した図４（ｂ）と同
じ寸法であり、下層導体４より小さい電極となってお
り、信号ラインの上層導体９の幅及び上層導体９と第１
及び第２の接地導体２，３との間隔も図４（ｂ）と同じ
寸法である。
【００１１】従って、従来パッド部の両接地導体を同電
位にするために用いられていたエアブリッジは不要とな
り、その分、パッド部の占有面積が小さくなる。従来の
パッド部の占有面積は３９０μｍ×２０５μｍだった
が、本発明のパッド部の占有面積は３９０μｍ×７５μ
ｍとなり、面積は約１／３となる。
位にするために用いられていたエアブリッジは不要とな
り、その分、パッド部の占有面積が小さくなる。従来の
パッド部の占有面積は３９０μｍ×２０５μｍだった
が、本発明のパッド部の占有面積は３９０μｍ×７５μ
ｍとなり、面積は約１／３となる。
【００１２】次に、図２に、本実施例をモノリシックマ
イクロ波集積回路（本実施例ではミキサー回路）に適用
した場合のチップ平面のブロック構成を示す。ここで、
図２（ａ）のＰＡＤは従来技術の図４（ｂ）に示したも
のであり、図２（ｂ）のＰＡＤは、本実施例に係るもの
であり、Ｌはスパイラルインダクタ部、Ｃはキャパシタ
部、Ｔｒはトランジスタ部、ＧＮＤは接地部、ＤＣは直
流バイアスを示している。従来の図２（ａ）のチップサ
イズは１０３０μｍ×１８００μｍ、本実施例に係る図
２（ｂ）のチップサイズは９００μｍ×１６７０μｍと
なり、本実施例では約２０％縮少できた。なお、ＧＮＤ
は接地部であるため、削り落としても特に問題はない。
イクロ波集積回路（本実施例ではミキサー回路）に適用
した場合のチップ平面のブロック構成を示す。ここで、
図２（ａ）のＰＡＤは従来技術の図４（ｂ）に示したも
のであり、図２（ｂ）のＰＡＤは、本実施例に係るもの
であり、Ｌはスパイラルインダクタ部、Ｃはキャパシタ
部、Ｔｒはトランジスタ部、ＧＮＤは接地部、ＤＣは直
流バイアスを示している。従来の図２（ａ）のチップサ
イズは１０３０μｍ×１８００μｍ、本実施例に係る図
２（ｂ）のチップサイズは９００μｍ×１６７０μｍと
なり、本実施例では約２０％縮少できた。なお、ＧＮＤ
は接地部であるため、削り落としても特に問題はない。
【００１３】
【発明の効果】本発明によれば、パッド部の占有面積を
小さくすることができるので、特に、単一チップに集積
化した時にチップ面積を小さくすることができ、製造コ
ストを下げることができる。
小さくすることができるので、特に、単一チップに集積
化した時にチップ面積を小さくすることができ、製造コ
ストを下げることができる。
【００１４】また、エアブリッジを用いないために、エ
アブリッジと信号ライン間の配線間容量を生じることも
なく、また、機械的強度が低下することもなく、高信頼
のマイクロ波回路が得られる。
アブリッジと信号ライン間の配線間容量を生じることも
なく、また、機械的強度が低下することもなく、高信頼
のマイクロ波回路が得られる。
【図１】本発明の実施例に係るコプレーナ線路を用いた
マイクロ波回路のパッド部近傍の平面構成を示す図であ
る。
マイクロ波回路のパッド部近傍の平面構成を示す図であ
る。
【図２】（ａ）従来技術によるマイクロ波集積回路のチ
ップ上のブロック図を示す。 （ｂ）本発明の実施例に係るマイクロ波集積回路のチッ
プ上のブロック図を示す。
ップ上のブロック図を示す。 （ｂ）本発明の実施例に係るマイクロ波集積回路のチッ
プ上のブロック図を示す。
【図３】（ａ）従来技術のコプレーナ線路のパッド部近
傍の平面構成を示す図である。 （ｂ）従来技術のコプレーナ線路の断面を示す図であ
る。
傍の平面構成を示す図である。 （ｂ）従来技術のコプレーナ線路の断面を示す図であ
る。
【図４】（ａ）従来技術のコプレーナ線路を用いたマイ
クロ波回路の等価回路図である。 （ｂ）従来技術のコプレーナ線路のパッド部近傍の平面
構成を示す図である。
クロ波回路の等価回路図である。 （ｂ）従来技術のコプレーナ線路のパッド部近傍の平面
構成を示す図である。
１ 信号ライン ２ パッド部の第１の接地導体 ３ パッド部の第２の接地導体 ４ 接地容量の下層導体 ５ エアブリッジ ６ 接地容量の上層導体 ７ コンタクトホール ８ 信号ラインの下層導体 ９ 信号ラインの上層導体
Claims (1)
- 【請求項１】中心導体と該中心導体の両側に配置された
接地導体とにより構成されるコプレーナ線路と接地容量
とを備えたマイクロ波回路において、 前記中心導体が直線状に形成され、前記中心導体の一部
を前記接地容量の一方の電極とし、前記接地容量の他方
の電極を前記両側に配置された接地導体に電気的に接続
したことを特徴とするマイクロ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5316130A JPH07170114A (ja) | 1993-12-16 | 1993-12-16 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5316130A JPH07170114A (ja) | 1993-12-16 | 1993-12-16 | マイクロ波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170114A true JPH07170114A (ja) | 1995-07-04 |
Family
ID=18073589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5316130A Pending JPH07170114A (ja) | 1993-12-16 | 1993-12-16 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074034A (ja) * | 2016-10-31 | 2018-05-10 | 住友電気工業株式会社 | 高周波装置 |
-
1993
- 1993-12-16 JP JP5316130A patent/JPH07170114A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074034A (ja) * | 2016-10-31 | 2018-05-10 | 住友電気工業株式会社 | 高周波装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060181385A1 (en) | Integrated semiconductor inductor and method therefor | |
| JPH076928A (ja) | プリント回路基板へのコンデンサの取付構造 | |
| US5793096A (en) | MOS transistor embedded inductor device using multi-layer metallization technology | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| DE60037297T2 (de) | Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung | |
| US6759744B2 (en) | Electronic circuit unit suitable for miniaturization | |
| US6922126B1 (en) | Inductor element | |
| US20040050587A1 (en) | Transmission line and device including the same | |
| US6313512B1 (en) | Low source inductance compact FET topology for power amplifiers | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| JPH07170114A (ja) | マイクロ波回路 | |
| JPH10154795A (ja) | 半導体チップにおけるインダクター及びその製造方法 | |
| JPH08274127A (ja) | 半導体装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPH08298307A (ja) | 半導体装置 | |
| JPH06267745A (ja) | 高周波半導体集積回路装置 | |
| JP3889210B2 (ja) | バトラーマトリクス | |
| JPH0741161Y2 (ja) | 混成集積回路 | |
| CA1134489A (en) | High frequency semiconductor device | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH06260563A (ja) | トランジスタ用パッケージ | |
| JPH04261206A (ja) | 増幅器 |