JPH07169694A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH07169694A JPH07169694A JP31674593A JP31674593A JPH07169694A JP H07169694 A JPH07169694 A JP H07169694A JP 31674593 A JP31674593 A JP 31674593A JP 31674593 A JP31674593 A JP 31674593A JP H07169694 A JPH07169694 A JP H07169694A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- substrate
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、シリコン基板上に低転位密度の素
子形成領域を備える化合物半導体基板を提供する。 【構成】 シリコン基板１ａ上にエピタキシャル成長し
た化合物半導体１ｂ表面に応力場を形成する量のIII 族
または、Ｖ族の元素を帯または格子状４にドープした領
域を形成した後、熱サイクルアニールを施すことによっ
て転位をドープ領域に集めた化合物半導体基板。
子形成領域を備える化合物半導体基板を提供する。 【構成】 シリコン基板１ａ上にエピタキシャル成長し
た化合物半導体１ｂ表面に応力場を形成する量のIII 族
または、Ｖ族の元素を帯または格子状４にドープした領
域を形成した後、熱サイクルアニールを施すことによっ
て転位をドープ領域に集めた化合物半導体基板。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板上へIII
−Ｖ族化合物半導体をエピタキシャル成長させた化合物
半導体基板に関する。
−Ｖ族化合物半導体をエピタキシャル成長させた化合物
半導体基板に関する。
【０００２】
【従来の技術】化合物半導体基板は、その上に形成され
る素子の性能が優れ、高速動作や高周波域での動作が可
能なこと、また、発光デバイスへの利用など、近年その
需要が多くなっている。しかし化合物半導体単体での基
板は、６〜８インチさらには１２インチといった大口径
化が達成されているシリコン基板と比較し、その大きさ
が未だ３〜４インチ程度と小さく、その上に形成される
デバイスの量産性に欠けるものである。
る素子の性能が優れ、高速動作や高周波域での動作が可
能なこと、また、発光デバイスへの利用など、近年その
需要が多くなっている。しかし化合物半導体単体での基
板は、６〜８インチさらには１２インチといった大口径
化が達成されているシリコン基板と比較し、その大きさ
が未だ３〜４インチ程度と小さく、その上に形成される
デバイスの量産性に欠けるものである。
【０００３】そこで、注目されているのが、シリコン基
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた化合物半導体基板である。このようにシリ
コン基板上に化合物半導体をエピタキシャル成長される
ことでその大口径化を行うことが可能となる。
板上に、エピタキシャル成長法によって化合物半導体層
を成長させた化合物半導体基板である。このようにシリ
コン基板上に化合物半導体をエピタキシャル成長される
ことでその大口径化を行うことが可能となる。
【０００４】しかしながら、シリコン単結晶基板上にII
I −Ｖ族化合物半導体層を成長させた化合物半導体基板
は、III −Ｖ族化合物半導体エピタキシャル層の表面
に、通常、１０8 ｃｍ-2程度の高い転位欠陥が存在す
る。この転位欠陥は、基板に形成されるデバイスの各素
子に悪影響を与えるため、このように高い転位密度のあ
る化合物半導体基板をそのまま使用することはできな
い。この転位欠陥は貫通転位などと称され、シリコン単
結晶と化合物半導体との格子定数の違い、および熱膨張
係数の不整合によって発生する。
I −Ｖ族化合物半導体層を成長させた化合物半導体基板
は、III −Ｖ族化合物半導体エピタキシャル層の表面
に、通常、１０8 ｃｍ-2程度の高い転位欠陥が存在す
る。この転位欠陥は、基板に形成されるデバイスの各素
子に悪影響を与えるため、このように高い転位密度のあ
る化合物半導体基板をそのまま使用することはできな
い。この転位欠陥は貫通転位などと称され、シリコン単
結晶と化合物半導体との格子定数の違い、および熱膨張
係数の不整合によって発生する。
【０００５】そこで、この転位欠陥の密度を低減させる
手法として、例えば、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６８
（９）、１ Ｎｏｖ．１９９０、ｐ．４５１８にあるよ
うに熱サイクルアニール法や特開平１−３１２８２１に
あるような、歪超格子層を中間層として用いる方法、並
びに特開平２−２３９６１４にあるようなホウ素をドー
プした中間層を用いる方法が報告されている。
手法として、例えば、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６８
（９）、１ Ｎｏｖ．１９９０、ｐ．４５１８にあるよ
うに熱サイクルアニール法や特開平１−３１２８２１に
あるような、歪超格子層を中間層として用いる方法、並
びに特開平２−２３９６１４にあるようなホウ素をドー
プした中間層を用いる方法が報告されている。
【０００６】熱サイクルアニール法は、シリコン基板上
にエピタキシャル成長させた化合物半導体の結晶を加
熱、冷却を繰り返すことにより、化合物半導体層中の転
位を移動させ次第に減少させるものであり、この減少の
度合いは、加熱、冷却のサイクルにかかっており、最も
よいものでは、１０6 ｃｍ-3程度まで下げることができ
るが、これ以下に減少させることは困難である。
にエピタキシャル成長させた化合物半導体の結晶を加
熱、冷却を繰り返すことにより、化合物半導体層中の転
位を移動させ次第に減少させるものであり、この減少の
度合いは、加熱、冷却のサイクルにかかっており、最も
よいものでは、１０6 ｃｍ-3程度まで下げることができ
るが、これ以下に減少させることは困難である。
【０００７】また歪超格子層や、ホウ素をドープした層
などの中間層を用いる方法は、シリコン単結晶と化合物
半導体との格子定数の違いや熱膨張係数の不整合を緩和
させ、またはエピタキシャル層表面への伝幡を防止する
ための中間層を設けて、その上に化合物半導体層をエピ
タキシャル成長をさせることにより、転位の発生そのも
のを減少させるものである。しかし、このような中間層
によって格子定数の違いを完全に合せ込めるものではな
く、また転位の表面への伝幡を防止し、転位を完全にな
くすまでには至っていない。
などの中間層を用いる方法は、シリコン単結晶と化合物
半導体との格子定数の違いや熱膨張係数の不整合を緩和
させ、またはエピタキシャル層表面への伝幡を防止する
ための中間層を設けて、その上に化合物半導体層をエピ
タキシャル成長をさせることにより、転位の発生そのも
のを減少させるものである。しかし、このような中間層
によって格子定数の違いを完全に合せ込めるものではな
く、また転位の表面への伝幡を防止し、転位を完全にな
くすまでには至っていない。
【０００８】
【発明が解決しようとする課題】上述のように従来の化
合物半導体基板では、デバイスの素子を形成する化合物
半導体領域の転位欠陥を素子形成時に悪影響を与えない
程度にまで低減させる得る方法が見出だされていないの
が現状である。
合物半導体基板では、デバイスの素子を形成する化合物
半導体領域の転位欠陥を素子形成時に悪影響を与えない
程度にまで低減させる得る方法が見出だされていないの
が現状である。
【０００９】そこで、本発明の目的は、III −Ｖ族化合
物半導体表面の転位欠陥を、素子形成領域において、形
成した素子に悪影響を与えない程度にまで減少させた化
合物半導体基板を提供することである。
物半導体表面の転位欠陥を、素子形成領域において、形
成した素子に悪影響を与えない程度にまで減少させた化
合物半導体基板を提供することである。
【００１０】
【課題を解決するための手段】上記目的を解決するため
の本発明は、シリコン基板上に、III −Ｖ族化合物半導
体層をエピタキシャル成長させた化合物半導体基板にお
いて、前記III −Ｖ族化合物半導体層の表面に応力場を
形成する量の元素を、一定間隔をあけてストライプ状ま
たは格子状に添加したことを特徴とする化合物半導体基
板である。
の本発明は、シリコン基板上に、III −Ｖ族化合物半導
体層をエピタキシャル成長させた化合物半導体基板にお
いて、前記III −Ｖ族化合物半導体層の表面に応力場を
形成する量の元素を、一定間隔をあけてストライプ状ま
たは格子状に添加したことを特徴とする化合物半導体基
板である。
【００１１】また、本発明においては、前記III −Ｖ族
化合物半導体層の表面に応力場を形成する元素を、一定
間隔をあけてストライプ状または格子状に添加した化合
物半導体基板を、４００〜９００℃の範囲で昇温と降温
を繰り返す熱処理を施したことを特徴とする請求項１に
記載の化合物半導体基板である。
化合物半導体層の表面に応力場を形成する元素を、一定
間隔をあけてストライプ状または格子状に添加した化合
物半導体基板を、４００〜９００℃の範囲で昇温と降温
を繰り返す熱処理を施したことを特徴とする請求項１に
記載の化合物半導体基板である。
【００１２】
【作用】上述のように構成された本発明は、エピタキシ
ャル成長によって形成したシリコン基板上のIII −Ｖ族
化合物半導体層に、素子形成領域となる部分の一定間隔
をあけてストライプ状または格子状に、応力場を形成す
る量の元素を添加し、これを熱処理をする。この熱処理
によって、化合物半導体層に内在する応力により、転位
が移動する。このとき移動した転位は、応力場を形成す
る量の元素を添加した領域によってできた応力場と相互
作用し、この領域に補獲され、元素を添加した領域また
はそのごく近傍部分に集中し、他の領域にある転位密度
が減少する。したがって、化合物半導体層表面に分布し
ていた転位は元素を添加した領域に集められ、結果とし
て、元素を添加していない素子形成領域の転位密度を低
減させることができる。そして、このように一旦元素を
添加した領域に捕獲された転位は、３５０℃以下では凍
結されるため、素子作動温度がこれより低温であれば、
転位は移動しないので、転位欠陥による悪影響を受け
ず、安定な素子性能を得ることができる。
ャル成長によって形成したシリコン基板上のIII −Ｖ族
化合物半導体層に、素子形成領域となる部分の一定間隔
をあけてストライプ状または格子状に、応力場を形成す
る量の元素を添加し、これを熱処理をする。この熱処理
によって、化合物半導体層に内在する応力により、転位
が移動する。このとき移動した転位は、応力場を形成す
る量の元素を添加した領域によってできた応力場と相互
作用し、この領域に補獲され、元素を添加した領域また
はそのごく近傍部分に集中し、他の領域にある転位密度
が減少する。したがって、化合物半導体層表面に分布し
ていた転位は元素を添加した領域に集められ、結果とし
て、元素を添加していない素子形成領域の転位密度を低
減させることができる。そして、このように一旦元素を
添加した領域に捕獲された転位は、３５０℃以下では凍
結されるため、素子作動温度がこれより低温であれば、
転位は移動しないので、転位欠陥による悪影響を受け
ず、安定な素子性能を得ることができる。
【００１３】
【実施例】以下、添付した図面を参照して本発明を適用
した一実施例を説明する。
した一実施例を説明する。
【００１４】直径３インチのシリコン基板上に、ＭＯＣ
ＶＤ法を用いて、公知のエピタキシャル成長技術である
２段階成長法を用いて、膜厚４μｍのＧａＡｓをエピタ
キシャル成長する。このエピタキシャル成長の各段階で
のエピタキシャル層の厚さが２，３，４μｍの各時点で
９００℃への昇温熱処理を１回ずつ、計３回行い、ある
程度の転位欠陥を除去する。この時点でＧａＡｓエピタ
キシャル層表面の転位欠陥は、２×１０6 〜４×１０6
ｃｍ-2程度である。
ＶＤ法を用いて、公知のエピタキシャル成長技術である
２段階成長法を用いて、膜厚４μｍのＧａＡｓをエピタ
キシャル成長する。このエピタキシャル成長の各段階で
のエピタキシャル層の厚さが２，３，４μｍの各時点で
９００℃への昇温熱処理を１回ずつ、計３回行い、ある
程度の転位欠陥を除去する。この時点でＧａＡｓエピタ
キシャル層表面の転位欠陥は、２×１０6 〜４×１０6
ｃｍ-2程度である。
【００１５】このようにして得られたシリコン基板１ａ
上にＧａＡｓ層１ｂを形成した基板１に、プラズマＣＶ
Ｄ法でシリコン酸化膜（ＳｉＯ2 ）を約１μｍ成膜さ
せ、フォトリソグラフィーによって、素子形成領域３と
なる部分１００μｍ×１００μｍにシリコン酸化膜を残
し、幅５０μｍで格子状にシリコン酸化膜を除去して、
マスクを作成した。そして、この基板１に加速電圧６０
ＫｅＶで、ドーズ量２×１０15ｃｍ-2のホウ素（Ｂ）を
イオン注入し、その後、フッ酸でシリコン酸化膜を除去
した。この状態の基板１を図１に示す。これにより、基
板表面には、図示するように、ＧａＡｓ層１ｂ表面に１
０20ｃｍ-3の濃度のホウ素原子による格子状の応力場４
を形成した。
上にＧａＡｓ層１ｂを形成した基板１に、プラズマＣＶ
Ｄ法でシリコン酸化膜（ＳｉＯ2 ）を約１μｍ成膜さ
せ、フォトリソグラフィーによって、素子形成領域３と
なる部分１００μｍ×１００μｍにシリコン酸化膜を残
し、幅５０μｍで格子状にシリコン酸化膜を除去して、
マスクを作成した。そして、この基板１に加速電圧６０
ＫｅＶで、ドーズ量２×１０15ｃｍ-2のホウ素（Ｂ）を
イオン注入し、その後、フッ酸でシリコン酸化膜を除去
した。この状態の基板１を図１に示す。これにより、基
板表面には、図示するように、ＧａＡｓ層１ｂ表面に１
０20ｃｍ-3の濃度のホウ素原子による格子状の応力場４
を形成した。
【００１６】なお、ＧａＡｓ層１ｂに注入したホウ素の
濃度としては、本実施例では上記のように２０20ｃｍ-3
となるようにしたが、ホウ素の濃度としては、１０19〜
１０ 20ｃｍ-3程度となるようにイオン注入するのが好ま
しい。これは、ホウ素濃度が１０19ｃｍ-3未満である場
合には、注入したホウ素のよる応力場が形成されず、後
述する熱サイクルアニールによる転位の捕獲が良好に行
われず、素子形成領域での転位の減少につながらない。
一方、１０20ｃｍ-3を越えて注入された場合には、Ｇａ
Ａｓ層そのものの結晶性を破壊し、ＧａＡｓとホウ素と
の混晶状態となり、ＧａＡｓ基板としての特性や基板と
しての導電性（または絶縁性）などが保てなくなり好ま
しくない。
濃度としては、本実施例では上記のように２０20ｃｍ-3
となるようにしたが、ホウ素の濃度としては、１０19〜
１０ 20ｃｍ-3程度となるようにイオン注入するのが好ま
しい。これは、ホウ素濃度が１０19ｃｍ-3未満である場
合には、注入したホウ素のよる応力場が形成されず、後
述する熱サイクルアニールによる転位の捕獲が良好に行
われず、素子形成領域での転位の減少につながらない。
一方、１０20ｃｍ-3を越えて注入された場合には、Ｇａ
Ａｓ層そのものの結晶性を破壊し、ＧａＡｓとホウ素と
の混晶状態となり、ＧａＡｓ基板としての特性や基板と
しての導電性（または絶縁性）などが保てなくなり好ま
しくない。
【００１７】次に、この基板１をＡｓＨ3 ガス中で、４
００〜９００℃の間での熱サイクルアニールを施した。
この熱サイクルアニールの温度とサイクル時間は、図３
に示すように、１周期１５分で３回行った。
００〜９００℃の間での熱サイクルアニールを施した。
この熱サイクルアニールの温度とサイクル時間は、図３
に示すように、１周期１５分で３回行った。
【００１８】これにより、図２に示すように、熱サイク
ルアニール前（図２ａ）においては、素子形成領域３中
にあった転位欠陥が、熱サイクルアニール後において、
格子状の応力場４に捕獲されて、図２ｂに示すように、
素子形成領域３における転位欠陥が減少し、その密度は
１×１０5 〜５×１０5 ｃｍ-2程度にまで減少した。
ルアニール前（図２ａ）においては、素子形成領域３中
にあった転位欠陥が、熱サイクルアニール後において、
格子状の応力場４に捕獲されて、図２ｂに示すように、
素子形成領域３における転位欠陥が減少し、その密度は
１×１０5 〜５×１０5 ｃｍ-2程度にまで減少した。
【００１９】なお、以上説明した実施例においては、基
板として３インチのものを用いたが、このシリコン基板
の大きさは本発明においては特に限定されるものではな
く、どの様な大きさのものであってもよい。すなわち、
本発明は、シリコン基板として提供され得る口径のもの
であれば、その大きさの化合物半導体基板として適用す
ることができる。
板として３インチのものを用いたが、このシリコン基板
の大きさは本発明においては特に限定されるものではな
く、どの様な大きさのものであってもよい。すなわち、
本発明は、シリコン基板として提供され得る口径のもの
であれば、その大きさの化合物半導体基板として適用す
ることができる。
【００２０】また、上記実施例においてはエピタキシャ
ル成長させた化合物半導体層としては、ＧａＡｓである
が、これに付いても、たとえば、ＩｎＰ、ＡｌＧａＡ
ｓ、ＧａＰなどの化合物半導体基板にても本発明を適応
し得るものである。そして、応力場を形成するためのイ
オン注入する領域は、基板において素子形成に不要な部
分、たとえば、スクライブライン（ダイシングラインと
同意味）やフィールド領域に形成するのが好ましく、そ
のための元素としては、前述のホウ素の他に、たとえば
Ｉｎを用いることもでき、Ｉｎを用いた場合には、応力
場を形成するための量は前記ホウ素の場合と同様で、１
０19〜１０20ｃｍ-3程度とすることが好ましい。なお、
Ｉｎを応力場形成の元素とした場合に効果のある化合物
半導体層としては、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰな
どである。
ル成長させた化合物半導体層としては、ＧａＡｓである
が、これに付いても、たとえば、ＩｎＰ、ＡｌＧａＡ
ｓ、ＧａＰなどの化合物半導体基板にても本発明を適応
し得るものである。そして、応力場を形成するためのイ
オン注入する領域は、基板において素子形成に不要な部
分、たとえば、スクライブライン（ダイシングラインと
同意味）やフィールド領域に形成するのが好ましく、そ
のための元素としては、前述のホウ素の他に、たとえば
Ｉｎを用いることもでき、Ｉｎを用いた場合には、応力
場を形成するための量は前記ホウ素の場合と同様で、１
０19〜１０20ｃｍ-3程度とすることが好ましい。なお、
Ｉｎを応力場形成の元素とした場合に効果のある化合物
半導体層としては、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰな
どである。
【００２１】
【発明の効果】以上のように、本発明によれば、低転位
密度の化合物半導体領域を有する化合物半導体基板を形
成できる。このため、該基板を用いて、高効率の発光素
子や低漏洩電流のダイオード等の電子デバイスを大口径
で、安価なシリコン基板上に形成できるようになる。
密度の化合物半導体領域を有する化合物半導体基板を形
成できる。このため、該基板を用いて、高効率の発光素
子や低漏洩電流のダイオード等の電子デバイスを大口径
で、安価なシリコン基板上に形成できるようになる。
【図１】 本発明を適用した化合物半導体基板を説明す
るための図面である。
るための図面である。
【図２】 転位欠陥の移動を説明するための図面であ
る。
る。
【図３】 熱サイクルアニールの温度およびサイクルを
示す図面である。
示す図面である。
１…化合物半導体基板、 １ａ…シリ
コン基板、１ｂ…化合物半導体層、
３…素子形成領域、４…イオン注入領域、
５…転位。
コン基板、１ｂ…化合物半導体層、
３…素子形成領域、４…イオン注入領域、
５…転位。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藍郷 崇 神奈川県相模原市淵野辺５−10−１ 新日 本製鐵株式会社エレクトロニクス研究所内
Claims (2)
- 【請求項１】 シリコン基板上に、III −Ｖ族化合物半
導体層をエピタキシャル成長させた化合物半導体基板に
おいて、 前記III −Ｖ族化合物半導体層の表面に応力場を形成す
る量の元素を、一定間隔をあけてストライプ状または格
子状に添加したことを特徴とする化合物半導体基板。 - 【請求項２】 前記III −Ｖ族化合物半導体層の表面に
応力場を形成する元素を、一定間隔をあけてストライプ
状または格子状に添加した化合物半導体基板を、４００
〜９００℃の範囲で昇温と降温を繰り返す熱処理を施し
たことを特徴とする請求項１に記載の化合物半導体基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31674593A JPH07169694A (ja) | 1993-12-16 | 1993-12-16 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31674593A JPH07169694A (ja) | 1993-12-16 | 1993-12-16 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169694A true JPH07169694A (ja) | 1995-07-04 |
Family
ID=18080441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31674593A Withdrawn JPH07169694A (ja) | 1993-12-16 | 1993-12-16 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07169694A (ja) |
-
1993
- 1993-12-16 JP JP31674593A patent/JPH07169694A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5122130B2 (ja) | 格子整合されなかった基板上に応力緩和層構造を形成する方法 | |
| JP3027473B2 (ja) | 半導体からなる部品 | |
| US5238869A (en) | Method of forming an epitaxial layer on a heterointerface | |
| JP2006522469A5 (ja) | ||
| EP0080851A2 (en) | A method for forming monocrystalline semiconductor film on insulating film | |
| JP3353277B2 (ja) | エピタキシャルウェハの製造方法 | |
| JP3940412B2 (ja) | 欠陥性半導体結晶材料の品質改善方法 | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| EP0042175B1 (en) | Method of fabricating a semiconductor device having a silicon-on-sapphire structure | |
| US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| JP2670453B2 (ja) | 結晶の形成方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS6142855B2 (ja) | ||
| JPH07169694A (ja) | 化合物半導体基板 | |
| JP2742856B2 (ja) | 半導体薄膜の製造方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0136971B2 (ja) | ||
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JP2664460B2 (ja) | Ｓｏｉ薄の製造方法 | |
| JP2972230B2 (ja) | 接合構造 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |