JPH07169669A - 多層レジストパターンの形成方法,及び半導体装置の製造方法 - Google Patents

多層レジストパターンの形成方法,及び半導体装置の製造方法

Info

Publication number
JPH07169669A
JPH07169669A JP31309993A JP31309993A JPH07169669A JP H07169669 A JPH07169669 A JP H07169669A JP 31309993 A JP31309993 A JP 31309993A JP 31309993 A JP31309993 A JP 31309993A JP H07169669 A JPH07169669 A JP H07169669A
Authority
JP
Japan
Prior art keywords
resist pattern
forming
resist
transition temperature
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31309993A
Other languages
English (en)
Other versions
JP3330214B2 (ja
Inventor
Mitsunori Nakatani
光徳 中谷
Yoshiki Kojima
善樹 小島
Hirobumi Nakano
博文 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31309993A priority Critical patent/JP3330214B2/ja
Publication of JPH07169669A publication Critical patent/JPH07169669A/ja
Application granted granted Critical
Publication of JP3330214B2 publication Critical patent/JP3330214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 下層レジストパターンと、上層レジストパタ
ーンとを所望のパターン形状に形成することができる多
層レジストパターンの形成方法を得る。 【構成】 下層レジストパターン6を形成し、該下層レ
ジストパターン6をそのガラス転移温度以上の温度に加
熱してベークした後、該加熱によりその結晶化度が高め
られた下層レジストパターン6上に、上層レジストパタ
ーン7を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は多層レジストパターン
の形成方法,及び該多層レジストパターンを用いた半導
体装置の製造方法に関し、特に、各層のレジストパター
ンを所望のパターン形状に再現性良く形成することがで
きる多層レジストパターンの形成方法,及び該多層レジ
ストパターンを用いた半導体装置の製造方法に関するも
のである。
【0002】
【従来の技術】従来より、例えばGaAsFET等の化
合物半導体装置では、ゲート長の短縮によるゲート抵抗
の増加を補償するため、ゲート電極としてT型ゲート電
極(以下、T型ゲートと称す。)が用いられている。図
6は、従来の化合物半導体装置におけるT型ゲートを2
つの異なるレジストパターンが積層された多層レジスト
パターンを用いて形成する工程を示した工程別断面図
で、図において、1は化合物半導体基板、1aはリセ
ス、2は下層レジストパターン、2aは開口、3は上層
レジストパターン、3aは開口、4はT型ゲート、30
はレジスト膜、40はゲートメタルである。
【0003】以下、図に基づいてT型ゲートの形成工程
を説明する。先ず、化合物半導体基板1上に図示しない
レジスト膜を成膜した後、該レジスト膜にパターン露
光,及び現像を施すことにより、図6(a) に示すよう
に、開口2aを有する下層レジストパターン2を形成す
る。次に、図6(b) に示すように、下層レジストパター
ン2及び化合物半導体基板1上にレジスト膜30を成膜
した後、レジスト膜30にパターン露光及び現像を施す
ことにより、図6(c) に示すように、上層レジストパタ
ーン3を形成する。この時、上記開口2a上に該開口2
aよりもその開口幅が大きい開口3aが形成される。次
に、下層レジストパターン2及び上層レジストパターン
3をマスクにして、上記化合物半導体基板1に等方性エ
ッチングを施して、図6(d) に示すように、リセス1a
を形成する。次に、図6(e) に示すように、化合物半導
体基板1の全面に対してゲートメタル40を蒸着し、リ
フトオフすると、図6(f) に示すように、リセス1aの
底面にT型ゲート4が形成される。
【0004】
【発明が解決しようとする課題】上記図6に示す従来の
T型ゲートの形成工程では、2つの異なるレジストパタ
ーンを積層して多層レジストパターンを形成するわけで
あるが、通常、レジスト膜の形成は、感光性樹脂を溶剤
に溶解したフォトレジスト材料、或いは、樹脂を感光剤
とともに溶剤に溶解したフォトレジスト材料を、被成膜
面に所要厚み塗布し、溶剤を蒸発(揮発)させることに
より行われる。
【0005】上記図6は2つのレジストパターンが理想
的な状態に形成された状態を示しており、この図に示さ
れるように、レジスト膜30が下層レジストパターン2
に対して選択的にパターニングされるためには、レジス
ト膜30の形成時、即ち、このレジスト膜30を形成す
るためのフォトレジスト材料を下層レジストパターン2
上に塗布する際、該フォトレジスト材料中の溶剤に下層
レジストパターン2が溶解しないことが必要である。し
かしながら、現状では、工業的に生産されている汎用の
フォトレジスト材料は、何れもその成分が似通ったもの
で、かかる条件を満足する2種類のフォトレジスト材
料、即ち、一方の樹脂が他方の溶剤に対して溶解しない
2種類のフォトレジスト材料を、工業的に生産されてい
る汎用のフォトレジスト材料から選択することは極めて
困難である。特に、上記のようなT型ゲートを形成する
ための2μm以下の開口パターンを形成可能な,微細加
工に適した汎用のフォトレジスト材料は、その多くのも
のがノボラック樹脂を紫外線に感度を有する感光剤とと
もに、エチルセルソルブアセテート(ECA),エチル
ラクテート(EL),プロピレングリコールモノメチル
エーテルアセテート(PGMEA),メチルメトキシプ
ロピネート(MMP)等のカルボン酸エステル系の溶剤
に溶解したもので、これらのうちから、一方の樹脂が他
方の溶剤に対して溶解しない2種類のフォトレジスト材
料を選択することはできない。
【0006】従って、現実には、上記図6に示したT型
デートの形成工程を行うと、上層レジストパターン3を
形成するためのレジスト膜30の成膜時、該レジスト膜
30の成膜に用いるフォトレジスト材料の溶剤に下層レ
ジストパターン2が溶解して、図7(a) に示すように、
下層レジストパターン2とレジスト膜30が混合された
ミキシング層5が形成されることとなり、図7(b) に示
すように、レジスト膜30のパターニング時に、基板表
面に貫通する開口を形成することができず、T型ゲート
電極を形成することができなくなってしまうという問題
点を発生する。
【0007】また、図8に示すように、ミキシング層5
が基板1表面を完全に被覆してしまわない場合は、レジ
スト膜30のパターニングにより、該レジスト膜30に
基板表面に貫通する開口を形成することはできるが、該
ミキシング層5は、その厚みが不均一で、また、常に同
じ厚みとなるよう形成されるものではなく、所望の開口
幅を有する開口を再現性よく形成することができなくな
るといった問題点を生ずる。
【0008】この発明は上記のような問題点を解消する
ためになされたもので、各層のレジストパターンを所望
のパターン形状に再現性よく形成することができる多層
レジストパターンの形成方法,及び,該多層レジストパ
ターンを用いた半導体装置の製造方法を提供することを
目的とする。
【0009】
【課題を解決するための手段】本発明にかかる多層レジ
ストパターンの形成方法は、半導体基板上に第1のレジ
ストパターンを形成し、該第1のレジストパターンをそ
のガラス転移温度以上の温度に加熱し、該そのガラス転
移温度以上の温度に加熱された第1のレジストパターン
上に第2のレジストパターンを形成するようにしたもの
である。
【0010】更に、本発明にかかる半導体装置の製造方
法は、半導体基板上に第1のレジストパターンを形成
し、該第1のレジストパターンをそのガラス転移温度以
上の温度に加熱し、該そのガラス転移温度以上の温度に
加熱された第1のレジストパターン上に第2のレジスト
パターンを形成し、上記半導体基板の全面に対してゲー
トメタルを蒸着した後、上記第1,第2のレジストパタ
ーンとともに、上記第2のレジストパターン上に蒸着し
たゲートメタルを除去してT型ゲートを形成するように
したものである。
【0011】更に、本発明にかかる半導体装置の製造方
法は、半導体基板上に第1のレジストパターンを形成
し、該第1のレジストパターンをそのガラス転移温度以
上の温度に加熱し、該そのガラス転移温度以上の温度に
加熱された第1のレジストパターン上に第2のレジスト
パターンを形成し、上記半導体基板の全面に対してゲー
トメタルを蒸着した後、上記第1,第2のレジストパタ
ーンとともに、上記第2のレジストパターン上に蒸着し
たゲートメタルを除去してエアーブリッジ配線を形成す
るようにしたものである。
【0012】更に、本発明にかかる多層レジストパター
ンの形成方法は、半導体基板上に第1のレジストパター
ンを形成し、該第1のレジストパターンの表面を光照射
により硬化させ、該その表面が硬化された第1のレジス
トパターンをそのガラス転移温度以上の温度に加熱し、
該そのガラス転移温度以上の温度に加熱された第1のレ
ジストパターン上に第2のレジストパターンを形成する
ようにしたものである。
【0013】更に、本発明にかかる半導体装置の製造方
法は、半導体基板上に第1のレジストパターンを形成
し、該第1のレジストパターンの表面を光照射により硬
化させ、該その表面が硬化された第1のレジストパター
ンをそのガラス転移温度以上の温度に加熱し、該そのガ
ラス転移温度以上の温度に加熱された第1のレジストパ
ターン上に第2のレジストパターンを形成し、上記半導
体基板の全面に対してゲートメタルを蒸着した後、上記
形成された第1,第2のレジストパターンとともに、上
記第2のレジストパターン上に蒸着したゲートメタルを
除去してT型ゲートを形成するようにしたものである。
【0014】更に、本発明にかかる半導体装置の製造方
法は、半導体基板上に第1のレジストパターンを形成
し、該第1のレジストパターンの表面を光照射により硬
化させ、上記その表面が硬化された第1のレジストパタ
ーンをそのガラス転移温度以上の温度に加熱し、該その
ガラス転移温度以上の温度に加熱された第1のレジスト
パターン上に第2のレジストパターンを形成し、上記半
導体基板の全面に対してゲートメタルを蒸着した後、上
記形成された第1,第2のレジストパターンとともに、
上記第2のレジストパターン上に蒸着したゲートメタル
を除去してエアーブリッジ配線を形成するようにしたも
のである。
【0015】更に、本発明にかかる多層レジストパター
ンの形成方法は、半導体基板上に遠紫外線に感度を有す
るポジ型レジスト膜を成膜し、該ポジ型レジスト膜をそ
のガラス転移温度以上の温度に加熱し、該そのガラス転
移温度以上の温度に加熱されたポジ型レジスト膜上に、
遠紫外線を吸収する樹脂と、紫外線に感度を有する感光
剤を主成分とするフォトレジスト材料を用いて、第1の
レジストパターンを形成し、該第1のレジストパターン
をマスクに、上記ポジ型レジスト膜の所定部分に遠紫外
線によるパターン露光を行い、該露光部分を現像して除
去し、上記第1のレジストパターンをそのガラス転移温
度以上の温度に加熱し、該そのガラス転移温度以上の温
度に加熱された第1のレジストパターン上に、第2のレ
ジストパターンを形成するようにしたものである。
【0016】更に、本発明にかかる半導体装置の製造方
法は、半導体基板上に遠紫外線に感度を有するポジ型レ
ジスト膜を成膜し、該ポジ型レジスト膜をそのガラス転
移温度以上の温度に加熱し、該そのガラス転移温度以上
の温度に加熱されたポジ型レジスト膜上に、遠紫外線に
吸収ピークを有する樹脂と、紫外線に感度を有する感光
剤を主成分とするフォトレジスト材料を用いて、第1の
レジストパターンを形成し、該第1のレジストパターン
をマスクに、上記ポジ型レジスト膜の所定部分に遠紫外
線によるパターン露光を行い、該露光部分を現像して除
去し、上記第1のレジストパターンをそのガラス転移温
度以上の温度に加熱し、該そのガラス転移温度以上の温
度に加熱された第1のレジストパターン上に、第2のレ
ジストパターンを形成し、上記半導体基板の全面に対し
てゲートメタルを蒸着した後、上記ポジ型レジスト膜及
び第1,第2のレジストパターンとともに、上記第2の
レジストパターン上に蒸着したゲートメタルを除去して
T型ゲートを形成するようにしたものである。
【0017】更に、本発明にかかる半導体装置の製造方
法は、半導体基板上に遠紫外線に感度を有するポジ型レ
ジスト膜を成膜し、該ポジ型レジスト膜をそのガラス転
移温度以上の温度に加熱し、上記そのガラス転移温度以
上の温度に加熱されたポジ型レジスト膜上に、遠紫外線
に吸収ピークを有する樹脂と、紫外線に感度を有する感
光剤を主成分とするフォトレジスト材料を用いて、第1
のレジストパターンを形成し、該第1のレジストパター
ンをマスクに、上記ポジ型レジスト膜の所定部分に遠紫
外線によるパターン露光を行い、該露光部分を現像して
除去し、上記第1のレジストパターンをそのガラス転移
温度以上の温度に加熱し、該そのガラス転移温度以上の
温度に加熱された第1のレジストパターン上に、第2の
レジストパターンを形成し、上記半導体基板の全面に対
してゲートメタルを蒸着した後、上記ポジ型レジスト膜
及び第1,第2のレジストパターンとともに、上記第2
のレジストパターン上に蒸着したゲートメタルを除去し
てエアーブリッジ配線を形成するようにしたものであ
る。
【0018】
【作用】本発明においては、半導体基板上に第1のレジ
ストパターンを形成し、該第1のレジストパターンをそ
のガラス転移温度以上の温度に加熱した後、この加熱さ
れた第1のレジストパターン上に第2のレジストパター
ンを形成するようにしたから、上記第1のレジストパタ
ーンは上記加熱によりその結晶化が進行して、上記第2
のレジストパターンの形成に用いるフォトレジスト材料
に含まれる溶剤に対して溶解しなくなり、上記第2のレ
ジストパターンを所望のパターン形状に形成することが
できる。
【0019】更に、本発明においては、上記第1,第2
のレジストパターンの形成後、ゲートメタルを上記半導
体基板の全面に対して蒸着し、この後、上記第1,第2
のレジストパターンとともに上記第2のレジストパター
ン上に蒸着したゲートメタルを除去することにより、T
型ゲートを形成するようにしたから、少ない工程数で、
所望のゲート長を有するT型ゲートを再現性よく形成す
ることができる。
【0020】更に、本発明においては、上記第1,第2
のレジストパターンの形成後、ゲートメタルを上記半導
体基板の全面に対して蒸着し、この後、上記第1,第2
のレジストパターンとともに上記第2のレジストパター
ン上に蒸着したゲートメタルを除去することにより、エ
アーブリッジ配線を形成するようにしたから、従来に比
して、少ない工程数で、エアーブリッジ配線を形成する
ことができる。
【0021】更に、本発明においては、上記第1のレジ
ストパターンの表面を光照射により硬化した後、上記加
熱を行うようにしたから、上記第1のレジストパターン
の上記加熱による変形の程度が大きくなり過ぎることを
防止でき、上記第1レジストパターンにより形成された
開口の寸法制御性を向上することができる。
【0022】更に、本発明においては、半導体基板上に
遠紫外線に感度を有するポジ型レジスト膜を成膜し、該
ポジ型レジスト膜をそのガラス転移温度以上の温度に加
熱し、この加熱されたポジ型レジスト膜上に遠紫外線に
吸収ピークを有する樹脂と、紫外線に感度を有する感光
剤を主成分とするフォトレジスト材料を用いて第1のレ
ジストパターンを形成し、該第1のレジストパターンを
マスクに上記ポジ型レジスト膜の所定部分に遠紫外線に
よるパターン露光を行い、該露光部分を現像して除去
し、上記第1のレジストパターンをそのガラス転移温度
以上の温度に加熱した後、この加熱された第1のレジス
トパターン上に第2のレジストパターンを形成するよう
にしたから、上記ポジ型レジスト膜に形成される開口の
開口幅を、上記第1のレジストパターンの形成によって
得られる開口の最上部の開口幅と等しくすることがで
き、上記半導体基板表面における開口の開口幅をより制
御性よく微細化することができる。
【0023】
【実施例】
実施例1.図1はこの発明の実施例1による化合物半導
体装置におけるT型ゲートを多層レジストパターンを用
いて形成する工程を示した工程別断面図であり、図2は
図1(a) に示す工程を、複数の工程に分けて説明するた
めの工程別の断面図である。これらの図において、図6
と同一符号は同一または相当する部分を示し、6は下層
レジストパターン、6aは開口、7は上層レジストパタ
ーン、7aは開口、70はレジスト膜、Aは下層レジス
トパターン6aが加熱される前の状態における開口6a
の最上部の開口幅、Bは開口6aの最下部の開口幅、C
は下層レジストパターン6aが熱変形した状態における
開口6aの最上部の開口幅である。
【0024】以下、図1,2に基づいて本実施例による
T型ゲート電極の形成工程を説明する。まず、図1(a)
に示すように、化合物半導体基板1上にその形状がオー
バーハング形状の開口6aを有する下層レジストパター
ン6を形成する。ここで、この工程を図2により詳しく
説明する。まず、カルボン酸エステル系の溶剤にノボラ
ック樹脂と、紫外線に感度ピークを有する感光剤が溶解
されてなるイメージリバーサルフォトレジスト材料,A
Z5214E〔HOECHST(ヘキスト)社製,商品
名〕を用いて、図2(a) に示すように、レジスト膜60
を基板1上に所望の厚みとなるように形成した後、マス
ク部材8を基板1上の上方空間の所定位置に配置し、こ
の状態で、マスク部材8の上方に配置した図示しない光
源からレジスト膜60に紫外線(例えばi線またはg
線)を照射してパターン露光を行う。
【0025】次に、該パターン露光されたレジスト膜6
0を110℃〜120℃に加熱してリバーサルベークす
ると、図2(b) に示すように、レジスト膜60のうちの
上記図2(a) の工程で光が照射された部分60aにおい
て架橋反応が進行する。次に、図2(c) に示すように、
図示しない光源からレジスト膜60の全面に紫外線(例
えばi線またはg線)を照射した後、該レジスト膜60
をテトラメチルアンモニウムハイドロオキシド(TMA
H)等のアルカリ現像液により現像すると、図2(d)
(図1(a) )に示すように、オーバーハング形状の開口
6aを有する下層レジストパターン6が形成される。こ
こで、下層レジストパターン6の厚みを0.6μmとす
ると、図中の符号Aで特定する開口6aの最上部の開口
幅は0.5μm,符号Bで特定する開口6aの最下部の
開口幅は0.8μmとなる。
【0026】次に、上記イメージリバーサルフォトレジ
スト材料,AZ5214Eにより形成された下層レジス
トパターン6を、そのガラス転移温度(140℃)以上
の温度(好ましくはガラス転移温度より30℃以上高い
温度)に加熱してベークする。ここで、下層レジストパ
ターン6は、その内部に含まれていた残留溶剤の蒸発と
加熱によるリフローにより、該下層レジストパターン6
は、図1(b) に示すように、その開口6aに隣接する終
端部が順テーパ形状を有するものとなり、図1(b) 中の
符号Cで特定する開口6aの最上部の開口幅は0.9μ
mとなる。
【0027】次に、図1(c) に示すように、上記イメー
ジリバーサルフォトレジスト材料,AZ5214Eを用
いて、基板1及び下層レジストパターン6上に、所望の
厚みとなるようにレジスト膜70を形成した後、上記図
2で示した工程と同様の工程を行って、図1(d) に示す
ように、オーバーハング形状の開口7aを有する上層レ
ジストパターン7を形成する。ここで、下層レジストパ
ターン6は、上記図1(b) の工程で、そのガラス転移温
度以上の温度に加熱されたことにより、その結晶化が進
行して、その結晶化度が高くなっており、レジスト膜7
0の形成に使用する上記イメージリバーサルフォトレジ
スト材料,AZ5214Eの溶剤成分に対する膨潤性が
著しく低下し、該溶剤中に溶け出すことが抑制される。
従って、ここでは、図1(d) に示すように、上層レジス
トパターン7と下層レジストパターン6との間にこれら
がミキシングしてミキシング層が形成されることがな
く、該上層レジストパターンは所望のパターン形状に形
成されることとなる。
【0028】次に、下層レジストパターン6及び上層レ
ジストパターン7をマスクにして、化合物半導体基板1
に等方性エッチングを施して、図1(e) に示すように、
リセス1aを形成した後、化合物半導体基板1の全面に
対してゲートメタルを蒸着し、リフトオフすると、図1
(f) に示すように、リセス1aの底面にT型ゲート(T
型リセスゲート)4が形成される。
【0029】このような本実施例のT型ゲートの形成工
程では、下層レジストパターン6を形成した後、該下層
レジストパターン6をそのガラス転移温度以上の温度に
加熱してベークすることによりその結晶化度を高め、こ
の後、上層レジストパターン7の形成を行うようにした
ので、上層レジストパターン7の形成時、該形成に使用
するレジスト溶液中の溶剤成分へ下層レジストパターン
6が溶解することが抑制され、上層レジストパターン7
を所望のパターン形状に再現性良く形成することができ
る。従って、本実施例によれば、異なる2つのレジスト
パターンを順次形成するだけで、T型ゲート4形成用の
マスクパターンを所望のパターン形状に再現性良く形成
することができ、所望のゲート長を有するT型ゲート4
を、少ない工程数で、再現性よく形成することができ
る。
【0030】また、図1(b) に示すように、下層レジス
トパターン6を、そのガラス転移温度以上の温度に加熱
してベークする際、下層レジストパターン6の開口6a
に隣接する終端部の形状が順テーパ形状となるので、ゲ
ートメタル蒸着時のカバレッジ性が良好となり、図1
(f) に示すように、T型ゲートは、そのひさし部4bと
その支柱部4aとの間の結合部分が太く、強度的に安定
なものとなり、得られる半導体装置の信頼性が向上する
という効果をも得ることができる。
【0031】実施例2.本実施例2によるT型リセスゲ
ート電極の形成工程は上記実施例1の図1に示した工程
と基本的に同じであり、下層レジストパターン6の形成
にイメージリバーサルフォトレジスト材料に代えて、ポ
ジ型フォトレジスト材料を用いるようにしたものであ
る。
【0032】以下、図1を参照してこの工程を詳しく説
明する。まず、化合物半導体基板1上に開口6aを有す
る下層レジストパターン6を、カルボン酸エステル系の
溶剤にノボラック樹脂と、紫外線に感度ピークを有する
感光剤が溶解されてなるポジ型フォトレジスト材料,T
HMR−iP3100〔東京応化工業(株)製,商品
名〕を用いて形成する(図1(a) 参照)。ここで、下層
レジストパターン6の厚みを0.6μmとすると、図1
(a) 中の符号Aで特定する開口6aの最上部の開口幅
と、符号Bで特定する開口6aの最下部の開口幅が0.
5μmとなる。
【0033】次に、上記ポジ型フォトレジスト材料,T
HMR−iP3100により形成された下層レジストパ
ターン6を、そのガラス転移温度(140℃)以上の温
度に加熱してベークする。ここで、下層レジストパター
ン6はその内部に含まれていた残留溶剤の蒸発と加熱に
よるリフローにより、開口6aに隣接する終端部が順テ
ーパ形状を有するものとなり、符号Cで特定する開口6
aの最上部の開口幅は0.8μmとなる(図1(b) 参
照)。また、該加熱により下層レジストパターン6はそ
の結晶化が進行して、その結晶化度が高くなる。
【0034】次に、図1(c) 〜図1(e) と全く同じ工程
を行うと、下層レジストパターン6上は上述したように
その結晶化度が高くなっているので、上記実施例1と同
様に、上層レジストパターン7を、下層レジストパター
ン6との間にミキシング層を形成することなく、所望の
パターン形状に形成することができる(図1(c) 〜図1
(e) 参照)。そして、この後、ゲートメタルの蒸着、リ
フトオフを行うことにより、化合物半導体基板1のリセ
ス1aの底面にT型ゲート4が形成される(図1(f) 参
照)。
【0035】このように、下層レジストパターンの形成
にポジ型レジストを用いる本実施例2においても、所望
のゲート長を有し、強度的にも安定なT型ゲート4を、
少ない工程数で、再現性よく形成することができ、実施
例1と同様の効果を得ることができる。
【0036】以上の実施例1,2では下層レジストパタ
ーン6の形成後、直ちに、該下層レジストパターン6
を、そのガラス転移温度以上の温度に加熱してベークす
る工程を行っているが、下層レジストパターン6が、そ
の分子量が小さく、そのガラス転移温度以上の温度に加
熱した場合の熱変形によるリフローの程度が大きいもの
である場合は、該加熱によって開口6aが完全に塞がっ
てしまったり、開口6aが塞がらないまでもその開口幅
が変動してしまったりすることとなる。以下、このよう
な欠点を解消できる実施例3について説明する。
【0037】実施例3.図3は、この発明の実施例3に
よる化合物半導体装置のT型リセスゲートの形成工程に
おける主要工程を示した断面図であり、図において、図
1,2と同一符号は同一または相当する部分を示し、6
bは下層レジストパターン6の表面に形成された硬化
層、9は遠紫外線である。
【0038】この実施例によるT型リセスゲートの形成
工程は、化合物半導体基板1上にカルボン酸エステル系
の溶剤にノボラック樹脂と、紫外線に感度ピークを有す
る感光剤が溶解されてなるポジ型フォトレジスト材料,
HPR1182〔富士ハント(株)製:商品名〕を用い
て、図3(a) に示すように、下層レジストパターン6を
形成し、図3(b) に示すように、遠紫外線(波長:20
0nm〜300nm)9を該下層レジストパターン6の
表面に、例えば0.5W/cm2 ,100℃の照射条件に
て照射して、該表面を硬化し、該その表面が硬化した下
層レジストパターン6を、そのガラス転移温度(110
℃)以上の温度に加熱してベークした後、実施例1,2
と同様にして上層レジストパターンの形成を行うように
したものである。ここで、上記ポジ型フォトレジスト材
料,HPR1182〔富士ハント(株)製:商品名〕
は、上記実施例2で使用したポジ型フォトレジスト材
料,THMR−iP3100〔東京応化工業(株)製,
商品名〕に比して、そのノボラック樹脂の分子量が小さ
く、加熱による変形が生じやすいものである。
【0039】このような本実施例では、下層レジストパ
ターン6の表面に遠紫外線9を照射して、該表面を硬化
層6bとした後、該下層レジストパターン6を、そのガ
ラス転移温度以上の温度に加熱してベークするようにし
たので、該加熱によっても、下層レジストパターン6は
開口6aが塞がったり、該開口6aの開口幅が変動して
しまうような,変形を生ずることがなく、所望のゲート
長を有するT型ゲート電極を再現性よく形成することが
てきる。
【0040】実施例4.図4はこの発明の実施例4によ
る化合物半導体装置におけるT型リセスゲートを多層レ
ジストパターンを用いて形成する工程を示した工程別断
面図であり、図において、図1,2と同一符号は同一ま
たは相当する部分を示し、10はレジスト膜、10aは
開口である。
【0041】以下、この図に基づいて本実施例によるT
型リセスゲート電極の形成工程を説明する。まず、図4
(a) に示すように、化合物半導体基板上に、シクロペン
タノンに遠紫外線に感度を有するポリジメチルグルター
ルイミド(PMGI)が溶解されてなるポジ型フォトレ
ジスト材料を用いて、レジスト膜10を形成した後、該
レジスト膜10をそのガラス転移温度(170℃)以上
の温度に加熱してベークする。ここで、該レジスト膜1
0は結晶化が進行し、その結晶化度が高くなる。
【0042】次に、図4(b) に示すように、実施例1と
同様にしてイメージリバーサルフォトレジスト材料,A
Z5214E〔HOECHST(ヘキスト)社製,商品
名〕を用いて、上記レジスト膜10上に、オーバーハン
グ形状の開口6aを有する下層レジストパターン6を形
成する。次に、遠紫外線(波長:200nm〜300n
m)を、基板1の全面に対して照射し、テトラメチルア
ンモニウムハイドロオキシド(TMAH)等のアルカリ
現像液により現像すると、図4(c) に示すように、上記
レジスト膜10に上記オーバーハング形状の開口6aの
最上部の開口幅Aに等しい開口幅を有する,その側壁が
基板に対して垂直に切り立った開口10aが形成され
る。ここで、このような開口10aを形成できるのは、
下層レジストパターン6(即ち、ノボラック樹脂)がi
線(波長:365nm)以下の波長の光を全く透過しな
いためである。
【0043】次に、下層レジストパターン6を、そのガ
ラス転移温度(140℃)より高い温度でベークする
と、図4(d) に示すように、実施例1で説明したのと同
様に、下層レジストパターン6は、その開口6aに隣接
する終端部が順テーパ形状となり、同時に、その結晶化
が進行する。次に、実施例1と同様にして、上記イメー
ジリバーサルフォトレジスト材料,AZ5214Eを用
いて、図4(e) に示すように、下層レジストパターン6
上に上層レジストパターン7を形成する。ここで、下層
レジストパターン6及びレジスト膜10は何れも上記ベ
ークによりその結晶化度が高くなり、上層レジストパタ
ーン7の形成に用いる上記イメージリバーサルフォトレ
ジスト材料,AZ5214Eの溶剤成分に対する溶解性
が著しく低くなっているので、上層レジストパターン7
は下層レジストパターン6及びレジスト膜10との間に
ミキシング層を形成することなく、所望のパターン形状
に形成される。
【0044】次に、実施例1と同様にして、下層レジス
トパターン6,上層レジストパターン7,及びレジスト
膜10をマスクにして、化合物半導体基板1に等方性エ
ッチングを施して、図4(f) に示すように、リセス1a
を形成した後、化合物半導体基板1の全面に対してゲー
トメタルを蒸着し、リフトオフすると、図4(g) に示す
ように、リセス1aの底面にT型ゲート(T型リセスゲ
ート)4が形成される。
【0045】このように本実施例のT型リセスゲートの
形成工程では、レジスト膜10に形成される開口10a
は、その側壁が基板1に対して垂直に切り立った,その
開口幅が下層レジストパターン6の形成時に形成される
オーバーハング形状の開口6aの最上部の開口幅Aに等
しいものとなるので、実施例1の工程では、ゲート長が
上記オーバーハング形状の開口6aの最下部の開口幅B
によって規定されていたが、本実施例では、ゲート長が
上記オーバーハング形状の開口6aの最上部の開口幅A
によって規定されることとなり、実施例1の工程により
得られるT型ゲートに比べて、短いゲート長のT型ゲー
トを再現性よく形成することができる。従って、本実施
例によれば、実施例1に比べてスイッチング特性に優れ
た化合物半導体装置(FET)を製造できる効果があ
る。以上の実施例1〜4は、多層レジストパターンを用
いてT型ゲートを形成する例を説明したが、以下の実施
例5では多層レジストパターンを用いてエアーブリッジ
配線を形成する例について説明する。
【0046】実施例5.図5はこの発明の実施例5によ
る同一基板上に複数のFETを形成してなる化合物半導
体装置における,該複数のFET間をつなぐエアーブリ
ッジ配線の形成工程を示す工程別断面図であり、図にお
いて、1は化合物半導体基板、50a,50bは化合物
半導体基板1に形成されたFET、11a,11bはゲ
ート、12a,12bはソース、13はFET50a,
50bに共通して設けられたドレイン、6dは下層レジ
ストパターン、7bは上層レジストパターンである。
【0047】以下、この図に基づいて本実施例によるエ
アーブリッジ配線の形成工程を説明する。まず、図5
(a) に示すように、化合物半導体基板1の所定領域に複
数のFET50a,50bを形成する。ここで、FET
50a,FET50bはドレイン13を双方のドレイン
として形成されている。
【0048】次に、化合物半導体基板1の全面に対して
前述したイメージリバーサルフォトレジスト材料,AZ
5214E〔ヘキスト社製,商品名〕を用いて図示しな
い所定厚みのレジスト膜を形成した後、実施例1と同様
にして、該レジスト膜のパターニングを行って、FET
50a,FET50bの各々のソース12a,12b上
に開口6eが形成されるように、下層レジストパターン
6dを形成し、この後、該下層レジストパターン6dを
そのガラス転移温度(140℃)より高い温度に加熱し
てベークすると、図5(b) に示す状態になる。
【0049】次に、下層レジストパターン6d及び開口
6e上に、上記イメージリバーサルフォトレジスト材
料,AZ5214Eを用いて、図示しない所定厚みのレ
ジスト膜を形成した後、実施例1と同様にして、該レジ
スト膜のパターニングを行って、図5(c) に示すよう
に、下層レジストパターン6d及び開口6e上に開口7
cが形成されるように、上層レジストパターン7bを形
成する。ここで、下層レジストパターン6dは上記加熱
によりその結晶化度が高くなり、上層レジストパターン
7bの形成に用いる上記イメージリバーサルフォトレジ
スト材料,AZ5214Eの溶剤成分に対する溶解性が
著しく低くなっているので、上層レジストパターン7b
は、下層レジストパターン6dとの間にミキシング層を
形成することなく、下層レジストパターン6d上の配線
が形成されるべき領域に開口7cが確実に残されるよう
に、形成される。次に、配線金属を基板1の全面に対し
て蒸着し,リフトオフすることにより、図5(d) に示す
ように、エアーブリッジ配線14が形成される。
【0050】このように本実施例では、多層レジストパ
ターン(下層レジストパターン6dと上層レジストパタ
ーン7b)を形成する工程後、配線金属の蒸着,リフト
オフを行うだけで、エアーブリッジ配線14を確実に形
成することができるので、少なくともレジストパターン
の形成工程以外に絶縁膜の形成工程,及び絶縁膜のエッ
チング工程等が必要であった従来のエアーブリッジ配線
の形成方法に比して、工程数を少なくすることができ
る。従って、従来に比して半導体装置を効率よく製造す
ることができる。
【0051】尚、上記実施例1〜4ではレジストパター
ンの形成工程において、イメージリバーサルフォトレジ
スト材料を用いてネガ像を得る,またはポジ型フォトレ
ジスト材料を用いてポジ像を得るようにしたが、ヘキサ
メチレンジシラザラン(HMDS)の蒸気に晒されるこ
とにより、ネガ化反応が進むポジ型フォトレジスト材料
よりネガ像を得るようにしてもよい。
【0052】また、上記実施例5ではレジストパターン
の形成にイメージリバーサルフォトレジスト材料を用い
たが、エアーブリッジ配線のコンタクト部、即ち、エア
ーブリッジ配線14とソース12a,12bとの接合部
は、T型ゲートのゲート長のような微細化の制約が厳し
くなく、その幅を2μm以上としてもよいので、一般的
に使用されている環化ゴム系のネガ型フォトレジスト材
料を用いてレジストパターンを形成するようにしてもよ
い。
【0053】
【発明の効果】以上のように本発明にかかる多層レジス
トパターンの形成方法によれば、半導体基板上に第1の
レジストパターンを形成し、該第1のレジストパターン
をそのガラス転移温度以上の温度に加熱し、該そのガラ
ス転移温度以上の温度に加熱された第1のレジストパタ
ーン上に第2のレジストパターンを形成するようにした
ので、これら第1、第2のレジストパターンは何れも所
望のパターン形状に再現性よく形成されることとなり、
所望のパターン形状の多層レジストパターンを再現性よ
く形成することができる効果がある。
【0054】更に、本発明にかかる半導体装置の製造方
法によれば、上記第2のレジストパターンの形成後、上
記半導体基板の全面にゲートメタルを蒸着し、リフトオ
フして、T型ゲートを形成するようにしたので、所望の
ゲート長を有するT型ゲートを少ない工程数で再現性よ
く形成することができ、半導体装置の製造効率を向上す
ることがてきる効果がある。
【0055】更に、本発明にかかる半導体装置の製造方
法によれば、上記第2のレジストパターンの形成後、上
記半導体基板の全面にゲートメタルを蒸着し、リフトオ
フして、エアーブリッジ配線を形成するようにしたの
で、従来に比して少ない工程数でエアーブリッジ配線を
形成することができ、半導体装置の製造効率を向上する
ことができる効果がある。
【0056】更に、本発明にかかる多層レジストパター
ンの形成方法によれば、半導体基板上に第1のレジスト
パターンを形成し、該第1のレジストパターンの表面を
光照射により硬化させ、該その表面が硬化された第1の
レジストパターンをそのガラス転移温度以上の温度に加
熱した後、該そのガラス転移温度以上の温度に加熱され
た第1のレジストパターン上に第2のレジストパターン
を形成するようにしたので、上記第1レジストパターン
が上記加熱によって変形し過ぎることを防止することが
でき、その結果、上記第1レジストパターンの形成によ
り形成される開口の寸法制御性を向上できる効果があ
る。
【0057】更に、本発明にかかる半導体装置の製造方
法によれば、上記第2のレジストパターンの形成後、上
記半導体基板の全面にゲートメタルを蒸着し、リフトオ
フして、T型ゲートを形成するようにしたので、所望の
ゲート長を有するT型ゲートを少ない工程数でより再現
性よく形成することができ、半導体装置の製造効率を一
層向上できる効果がある。
【0058】更に、本発明にかかる半導体装置の製造方
法によれば、上記第2のレジストパターンの形成後、上
記半導基板の全面にゲートメタルを蒸着し、リフトオフ
して、エアーブリッジ配線を形成するようにしたので、
従来に比して少ない工程数で、形成不良を生ずることな
くエアーブリッジ配線を形成することができ、半導体装
置の製造効率を一層向上できる効果がある。
【0059】更に、本発明にかかる多層レジストパター
ンの形成方法によれば、半導体基板上に遠紫外線に感度
を有するポジ型レジスト膜を成膜し、該ポジ型レジスト
膜をそのガラス転移温度以上の温度に加熱し、該そのガ
ラス転移温度以上の温度に加熱されたポジ型レジスト膜
上に、遠紫外線を吸収する樹脂と、紫外線に感度を有す
る感光剤を主成分とするフォトレジスト材料を用いて、
第1のレジストパターンを形成し、該第1のレジストパ
ターンをマスクに、上記ポジ型レジスト膜の所定部分に
遠紫外線によるパターン露光を行い、該露光部分を現像
して除去し、上記第1のレジストパターンをそのガラス
転移温度以上の温度に加熱し、該そのガラス転移温度以
上の温度に加熱された第1のレジストパターン上に、第
2のレジストパターンを形成するようにしたので、上記
ポジ型レジスト膜に形成される開口の開口幅が、上記第
1のレジストパターンの形成によって得られる開口の最
上部の開口幅と等しくなり、上記半導体基板表面におけ
る開口の開口幅をより制御性よく微細化できる効果があ
る。
【0060】更に、本発明にかかる半導体装置の製造方
法によれば、上記第2のレジストパターンの形成後、上
記半導基板の全面にゲートメタルを蒸着し、リフトオフ
して、T型ゲートを形成するようにしたので、微細なゲ
ート長を有するT型ゲートを少ない工程数で再現性よく
形成することができる効果がある。
【0061】更に、本発明にかかる半導体装置の製造方
法によれば、上記多層レジストパターンの形成方法によ
り得られた多層レジストパターンをマスクとしてゲート
メタルを蒸着し、リフトオフして、エアーブリッジ配線
を形成するようにしたので、従来に比して少ない工程数
で、その電極とのコンタクト部分が微細化したエアーブ
リッジ配線を形成することができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施例1による化合物半導体装置に
おけるT型ゲートを多層レジストパターンを用いて形成
する工程を示した工程別断面図である。
【図2】図1(a) に示す工程を、複数の工程に分けて説
明するための工程別の断面図である。
【図3】この発明の実施例3による化合物半導体装置に
おけるT型ゲートを多層レジストパターンを用いて形成
する工程の主要工程を示した断面図である。
【図4】この発明の実施例4による化合物半導体装置に
おけるT型ゲートを多層レジストパターンを用いて形成
する工程を示した工程別断面図である。
【図5】この発明の実施例5による化合物半導体装置に
おけるエアーブリッジ配線を多層レジストパターンを用
いて形成する工程を示した工程別断面図である。
【図6】従来の化合物半導体装置のT型ゲートを多層レ
ジストパターンを用いて形成する工程を示した工程別断
面図である。
【図7】従来の化合物半導体装置のT型ゲートを多層レ
ジストパターンを用いて形成する際に生ずる問題点を説
明するための図である。
【図8】従来の化合物半導体装置のT型ゲートを多層レ
ジストパターンを用いて形成する際に生ずる問題点を説
明するため図である。
【符号の説明】
6,6d 下層レジストパターン 6a,6e,7a,10a 開口 6b 硬化層 7,7b 上層レジストパターン 9 遠紫外線 10,60,70 レジスト膜 11 ゲート 12a,12b ソース 13a,13b ドレイン 14 エアーブリッジ配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 博文 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に第1のレジストパターン
    を形成する工程と、 該第1のレジストパターンをそのガラス転移温度以上の
    温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に第2のレジストパターンを形成す
    る工程とを含むことを特徴とする多層レジストパターン
    の形成方法。
  2. 【請求項2】 半導体基板上に第1のレジストパターン
    を形成する工程と、 該第1のレジストパターンをそのガラス転移温度以上の
    温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に第2のレジストパターンを形成す
    る工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した
    後、上記第1,第2のレジストパターンとともに、上記
    第2のレジストパターン上に蒸着したゲートメタルを除
    去してT型ゲートを形成する工程とを含むことを特徴と
    する半導体装置の製造方法。
  3. 【請求項3】 半導体基板上に第1のレジストパターン
    を形成する工程と、 該第1のレジストパターンをそのガラス転移温度以上の
    温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に第2のレジストパターンを形成す
    る工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した
    後、上記第1,第2のレジストパターンとともに、上記
    第2のレジストパターン上に蒸着したゲートメタルを除
    去してエアーブリッジ配線を形成する工程とを含むこと
    を特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項1に記載の多層レジストパターン
    の形成方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂
    と紫外線に感度を有する感光剤をその主成分とする,イ
    メージリバーサルフォトレジスト材料,またはポジ型フ
    ォトレジスト材料を用いて形成することを特徴とする多
    層レジストパターンの形成方法。
  5. 【請求項5】 請求項2または3に記載の半導体装置の
    製造方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂
    と紫外線に感度を有する感光剤をその主成分とする,イ
    メージリバーサルフォトレジスト材料,またはポジ型フ
    ォトレジスト材料を用いて形成することを特徴とする半
    導体装置の製造方法。
  6. 【請求項6】 半導体基板上に第1のレジストパターン
    を形成する工程と、 該第1のレジストパターンの表面を光照射により硬化さ
    せる工程と、 上記その表面が硬化された第1のレジストパターンをそ
    のガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に第2のレジストパターンを形成す
    る工程とを含むことを特徴とする多層レジストパターン
    の形成方法。
  7. 【請求項7】 半導体基板上に第1のレジストパターン
    を形成する工程と、 該第1のレジストパターンの表面を光照射により硬化さ
    せる工程と、 上記その表面が硬化された第1のレジストパターンをそ
    のガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に第2のレジストパターンを形成す
    る工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した
    後、上記形成された第1,第2のレジストパターンとと
    もに、上記第2のレジストパターン上に蒸着したゲート
    メタルを除去してT型ゲートを形成する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項8】 半導体基板上に第1のレジストパターン
    を形成する工程と、 該第1のレジストパターンの表面を光照射により硬化さ
    せる工程と、 上記その表面が硬化された第1のレジストパターンをそ
    のガラス転移温度以上の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に第2のレジストパターンを形成す
    る工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した
    後、上記形成された第1,第2のレジストパターンとと
    もに、上記第2のレジストパターン上に蒸着したゲート
    メタルを除去してエアーブリッジ配線を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項6に記載の多層レジストパターン
    の形成方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂
    と紫外線に感度を有する感光剤をその主成分とする,イ
    メージリバーサルフォトレジスト材料,またはポジ型フ
    ォトレジスト材料を用いて形成し、 上記第1のレジストパターンの表面を遠紫外線の照射に
    より硬化することを特徴とする多層レジストパターンの
    形成方法。
  10. 【請求項10】 請求項7または8に記載の半導体装置
    の製造方法において、 上記第1,第2のレジストパターンを、ノボラック樹脂
    と紫外線に感度を有する感光剤をその主成分とする,イ
    メージリバーサルフォトレジスト材料,またはポジ型フ
    ォトレジスト材料を用いて形成し、 上記第1のレジストパターンの表面を遠紫外線の照射に
    より硬化することを特徴とする半導体装置の製造方法。
  11. 【請求項11】 半導体基板上に遠紫外線に感度を有す
    るポジ型レジスト膜を成膜する工程と、 該ポジ型レジスト膜をそのガラス転移温度以上の温度に
    加熱する工程と、 上記そのガラス転移温度以上の温度に加熱されたポジ型
    レジスト膜上に、遠紫外線を吸収する樹脂と、紫外線に
    感度を有する感光剤を主成分とするフォトレジスト材料
    を用いて、第1のレジストパターンを形成する工程と、 上記第1のレジストパターンをマスクに、上記ポジ型レ
    ジスト膜の所定部分に遠紫外線によるパターン露光を行
    い、該露光部分を現像して除去する工程と、 上記第1のレジストパターンをそのガラス転移温度以上
    の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に、第2のレジストパターンを形成
    する工程とを含むことを特徴とする多層レジストパター
    ンの形成方法。
  12. 【請求項12】 半導体基板上に遠紫外線に感度を有す
    るポジ型レジスト膜を成膜する工程と、 該ポジ型レジスト膜をそのガラス転移温度以上の温度に
    加熱する工程と、 上記そのガラス転移温度以上の温度に加熱されたポジ型
    レジスト膜上に、遠紫外線を吸収する樹脂と、紫外線に
    感度を有する感光剤を主成分とするフォトレジスト材料
    を用いて、第1のレジストパターンを形成する工程と、 上記第1のレジストパターンをマスクに、上記ポジ型レ
    ジスト膜の所定部分に遠紫外線によるパターン露光を行
    い、該露光部分を現像して除去する工程と、 上記第1のレジストパターンをそのガラス転移温度以上
    の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に、第2のレジストパターンを形成
    する工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した
    後、ポジ型レジスト膜及び第1,第2のレジストパター
    ンとともに、上記第2のレジストパターン上に蒸着した
    ゲートメタルを除去してT型ゲートを形成する工程とを
    含むことを特徴とする半導体装置の製造方法。
  13. 【請求項13】 半導体基板上に遠紫外線に感度を有す
    るポジ型レジスト膜を成膜する工程と、 該ポジ型レジスト膜をそのガラス転移温度以上の温度に
    加熱する工程と、 上記そのガラス転移温度以上の温度に加熱されたポジ型
    レジスト膜上に、遠紫外線を吸収する樹脂と、紫外線に
    感度を有する感光剤を主成分とするフォトレジスト材料
    を用いて、第1のレジストパターンを形成する工程と、 上記第1のレジストパターンをマスクに、上記ポジ型レ
    ジスト膜の所定部分に遠紫外線によるパターン露光を行
    い、該露光部分を現像して除去する工程と、 上記第1のレジストパターンをそのガラス転移温度以上
    の温度に加熱する工程と、 上記そのガラス転移温度以上の温度に加熱された第1の
    レジストパターン上に、第2のレジストパターンを形成
    する工程と、 上記半導体基板の全面に対してゲートメタルを蒸着した
    後、ポジ型レジスト膜及び第1,第2のレジストパター
    ンとともに、上記第2のレジストパターン上に蒸着した
    ゲートメタルを除去してエアーブリッジ配線を形成する
    工程とを含むことを特徴とする半導体装置の製造方法。
  14. 【請求項14】 請求項11に記載の多層レジストパタ
    ーンの形成方法において、 上記ポジ型レジスト膜を、ポリジメチルグルタールイミ
    ドを主成分とするフォトレジスト材料を用いて形成し、 上記第1,第2のレジストパターンを、ノボラック樹脂
    と、紫外線に感度を有する感光剤をその主成分とする,
    イメージリバーサルフォトレジスト材料,またはポジ型
    フォトレジスト材料を用いて形成することを特徴とする
    多層レジストパターンの形成方法。
  15. 【請求項15】 請求項12または13に記載の半導体
    装置の製造方法において、 上記ポジ型レジスト膜を、ポリジメチルグルタールイミ
    ドを主成分とするフォトレジスト材料を用いて形成し、 上記第1,第2のレジストパターンを、ノボラック樹脂
    と、紫外線に感度を有する感光剤をその主成分とする,
    イメージリバーサルフォトレジスト材料,またはポジ型
    フォトレジスト材料を用いて形成することを特徴とする
    半導体装置の製造方法。
JP31309993A 1993-12-14 1993-12-14 多層レジストパターンの形成方法,及び半導体装置の製造方法 Expired - Fee Related JP3330214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31309993A JP3330214B2 (ja) 1993-12-14 1993-12-14 多層レジストパターンの形成方法,及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31309993A JP3330214B2 (ja) 1993-12-14 1993-12-14 多層レジストパターンの形成方法,及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07169669A true JPH07169669A (ja) 1995-07-04
JP3330214B2 JP3330214B2 (ja) 2002-09-30

Family

ID=18037151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31309993A Expired - Fee Related JP3330214B2 (ja) 1993-12-14 1993-12-14 多層レジストパターンの形成方法,及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3330214B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19621487A1 (de) * 1996-05-29 1997-12-04 Daimler Benz Ag Verfahren zur Herstellung von T-förmigen Gate-Elektroden
JP2003115500A (ja) * 2001-08-03 2003-04-18 Fujitsu Ltd 半導体装置とその製造方法
JP2012230408A (ja) * 2004-01-29 2012-11-22 Rohm & Haas Electronic Materials Llc T−ゲート形成
JP2019021794A (ja) * 2017-07-19 2019-02-07 ウシオ電機株式会社 機能構造体製造方法及びフォトレジスト処理装置
JP2021043429A (ja) * 2019-09-10 2021-03-18 國立交通大學 Iii−v族半導体デバイスの相互接続を作成する方法、及びそれによって作成された相互接続を含むiii−v族半導体デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19621487A1 (de) * 1996-05-29 1997-12-04 Daimler Benz Ag Verfahren zur Herstellung von T-förmigen Gate-Elektroden
DE19621487B4 (de) * 1996-05-29 2007-09-20 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung von T-förmigen Gate-Elektroden
JP2003115500A (ja) * 2001-08-03 2003-04-18 Fujitsu Ltd 半導体装置とその製造方法
JP2012230408A (ja) * 2004-01-29 2012-11-22 Rohm & Haas Electronic Materials Llc T−ゲート形成
JP2019021794A (ja) * 2017-07-19 2019-02-07 ウシオ電機株式会社 機能構造体製造方法及びフォトレジスト処理装置
JP2021043429A (ja) * 2019-09-10 2021-03-18 國立交通大學 Iii−v族半導体デバイスの相互接続を作成する方法、及びそれによって作成された相互接続を含むiii−v族半導体デバイス

Also Published As

Publication number Publication date
JP3330214B2 (ja) 2002-09-30

Similar Documents

Publication Publication Date Title
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
US5804474A (en) Method for forming a V-shaped gate electrode in a semiconductor device, and the structure of the electrode
US7314834B2 (en) Semiconductor device fabrication method
US5127989A (en) Method of forming a thin film pattern with a trapezoidal cross section
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
JP2004086203A (ja) 微細パターン形成材料および電子デバイスの製造方法
US7989146B2 (en) Component fabrication using thermal resist materials
US6670106B2 (en) Formation method of pattern
JPH07169669A (ja) 多層レジストパターンの形成方法,及び半導体装置の製造方法
US6340635B1 (en) Resist pattern, process for the formation of the same, and process for the formation of wiring pattern
JPH06267843A (ja) パターン形成方法
JP2009016789A (ja) 半導体素子の微細パターン形成方法
JPH07161711A (ja) パターン形成法
JPH0234856A (ja) パターン形成方法
JP4739613B2 (ja) レジスト組成物及びこれを用いたパターン形成方法
JP3421268B2 (ja) パターン形成法
JPH02296801A (ja) 感光性組成物
JPH06151351A (ja) 電極形成方法
JP3243904B2 (ja) レジストパターンの形成方法
JP2009109768A (ja) レジストパターン形成方法
JPH02156244A (ja) パターン形成方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPH07142323A (ja) レジストパターン形成法
JPH03268427A (ja) 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法
JP3185933B2 (ja) 加工用レジスト層形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees