JPH07168715A - ディジタル信号処理プロセッサおよびそれを用いて命令を実行する方法 - Google Patents

ディジタル信号処理プロセッサおよびそれを用いて命令を実行する方法

Info

Publication number
JPH07168715A
JPH07168715A JP6225377A JP22537794A JPH07168715A JP H07168715 A JPH07168715 A JP H07168715A JP 6225377 A JP6225377 A JP 6225377A JP 22537794 A JP22537794 A JP 22537794A JP H07168715 A JPH07168715 A JP H07168715A
Authority
JP
Japan
Prior art keywords
instruction
signal
decoder
field
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6225377A
Other languages
English (en)
Other versions
JP3452655B2 (ja
Inventor
Atsushi Kiuchi
淳 木内
Toru Umaji
徹 馬路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH07168715A publication Critical patent/JPH07168715A/ja
Application granted granted Critical
Publication of JP3452655B2 publication Critical patent/JP3452655B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/382—Pipelined decoding, e.g. using predecoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【目的】 ＤＳＰプログラムの実行に必要な命令数を減
少させ、フレキシビリティを増す。 【構成】 ＤＳＰ１１００は、実行装置、コンディショ
ン・コード・レジスタ（ｃｃｒ）、および命令復号器を
含んでいる。各命令語は実行装置により実行されるデー
タ処理操作を指定する少なくとも１つのフィールドを有
し、また、所定の条件を指定し、実行装置によりデータ
処理操作が実行された時にｃｃｒを更新すべきかどうか
指定するコンディション・コード・フィールド（ＣＣ）
を有する。実行装置はコンディション・コード・フラグ
を生成するための手段を含む。命令復号器は、ＣＣを復
号し、その値にしたがってｃｃｒによる現行コンディシ
ョン・コード・フラグの格納をイネーブルあるいはディ
スエーブルとする制御信号を生成するコンディション・
コード・復号器回路を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には、ディジタ
ル信号処理プロセッサ（ＤＳＰ）に関し、さらに詳しく
は、ＤＳＰのコンディション・コード更新操作をディス
エーブルにすることを認め、それによりＤＳＰ上でプロ
グラムを実行させるのに必要な命令の数を減らすことが
できるアーキテクチャを有するＤＳＰに関するものであ
る。
【０００２】
【従来の技術】ほとんどのディジタル信号処理プロセッ
サ（ＤＳＰ）は、コンディション・コード・レジスタを
有している。このレジスタには多数のコンディション・
コード・フラグ用のレジスタが含まれている。コンディ
ション・コード・フラグは、ＤＳＰの算術論理演算器
（ＡＬＵ）および乗算器（ＭＵ）による操作（オペレー
ション）の結果生じるさまざまな状態のタイプに対応す
るものである。
【０００３】ＡＬＵあるいは乗算器（ＭＵ）が操作を実
行する度に、その操作の結果ある状態が発生するとそれ
に対応するコンディション・コード・フラグをＡＬＵあ
るいは乗算器（ＭＵ）が生成する。従来のＤＳＰでは、
一番最後のＡＬＵあるいは乗算器（ＭＵ）操作の際に生
成されたすべてのコンディション・コード・フラグをコ
ンディション・コード・レジスタが格納している。言い
替えれば、コンディション・コード・レジスタ・ファイ
ルは、ＡＬＵあるいは乗算器（ＭＵ）により実行される
各操作の後に更新される。
【０００４】
【発明が解決しようとする課題】しかし、このアプロー
チには大きな問題が存在している。ＤＳＰのプログラマ
が条件付きブランチ（分岐）あるいは条件付きデータ操
作のためにコンディション・コード・フラグを使用した
い場合、そのプログラマはそのコンディション・コード
・フラグを与えるデータ操作命令の直後にそのような条
件付き命令を入れなければならない。これはプログラマ
のフレキシビリティや創造性を制約してしまう。しか
し、より重要なことは、それによりプログラマが多くの
ブランチ命令および／又はデータ操作命令を用いなけれ
ばならず、それによりＤＳＰの性能を低下させてしまう
ことである。
【０００５】本発明の１つの目的は、ディジタル信号処
理プロセッサおよびそれに関する、コンディション・コ
ードを更新しない条件付きデータ操作方法を提供し、Ｄ
ＳＰでプログラムを実行するために必要な命令の数を減
少させることである。
【０００６】本発明のもう１つの目的は、ＤＳＰおよび
それに関する、コンディション・コードを更新しない条
件付きデータ操作方法を提供し、ＤＳＰで実行されるプ
ログラムを開発する上でより大きなフレキシビリティと
創造性を可能にすることである。
【０００７】
【課題を解決するための手段】本発明の上記およびその
他の目的は、実行装置（ｅｘｅｃｕｔｉｏｎ ｕｎｉ
ｔ）、コンディション・コード・レジスタ、プログラム
・メモリ、プログラム制御装置、そして、命令復号器を
有するディジタル信号処理プロセッサにより達成され
る。プログラム・メモリは、命令語の列を記憶し、それ
には、実行装置により実行されるデータ処理操作（デー
タ処理オペレーション）を指定するための少なくとも１
つのフィールドを有する命令語が含まれている。命令語
は、また、所定のコンディション・コードを指定し、実
行装置によりデータ処理操作が実行された時にそれに対
応するコンディション・コード・レジスタが更新される
べきかどうかを指定するコンディション・コード・フィ
ールドを含んでいる。プログラム制御装置は命令アドレ
スをプログラム・メモリに出力し、プログラム・メモリ
中の命令語を選択する。
【０００８】命令復号器は選択された命令語を復号す
る。命令復号器には少なくとも１つのフィールドを復号
する復号器回路が含まれており、復号器回路はその復号
により制御信号を生成し、特定のデータ処理操作を実行
するように実行装置を制御する。実行装置には、実行装
置が制御信号に応じて現行のデータ処理操作を実行する
ことにより所定の状態が発生したときにそれに対応する
現行コンディション・コード・フラグを生成する手段が
含まれている。命令復号器には、更に、コンディション
・コード復号器回路が含まれており、この回路は、コン
ディション・コード・フィールドを復号し、コンディシ
ョン・コード・フィールドの値にしたがってコンディシ
ョン・コード・レジスタによる現行コンディション・コ
ード・フラグの格納をイネーブルあるいはディスエーブ
ルにするための制御信号を生成する。
【０００９】本発明の他の目的と特徴は、以下の詳細な
説明と特許請求の範囲を図面と表を参照して考慮する
時、より容易に明確にされるであろう。
【００１０】
【実施例】図１〜図３２はここに開示されている本発明
を図示したものである。これらの図において、同一の参
照番号は同一の構成要素を示す。
【００１１】最初に図１を参照すると、データ処理シス
テム１０００が示されている。データ処理システム１０
００は、ディジタル信号処理プロセッサ（ＤＳＰ）１１
００、ホスト・マイクロ・コンピュータ１２００、外部
メモリ２５００、外部周辺装置２３００と発振器５００
０で構成されている。ＤＳＰ１１００は、命令バス１１
１４をＸデータ・バス１１０２、Ｙデータ・バス１１０
４とは別個に備えている点で、ハーバード・アーキテク
チャが採用されている。ただし、本発明はハーバード・
アーキテクチャに限定されず、例えばフォン・ノイマン
型でも同様に適用できる。
【００１２】ＤＳＰの一般操作 一般的に、ディジタル信号処理プロセッサ（ＤＳＰ）の
操作（オペレーション）は、３段階のパイプラインが関
係している。すなわち、３段階とは、命令フェッチ段
階、復号段階および実行段階である。
【００１３】命令フェッチ段階では、ＤＳＰコア３５０
０のプログラム制御装置１５００がプログラム制御（Ｐ
Ｃ）アドレス・バス１１１６上にアドレスを提供する
が、これは命令メモリ（プログラム・メモリ）１４００
のそのアドレスに位置する命令をフェッチさせるためで
ある。これに応じて、命令メモリ１４００はプログラム
制御（ＰＣ）命令バス１１１４上にその命令を出力す
る。ＤＳＰコア３５００の共通復号装置（共通デコーダ
・ユニット）１６００が、ＰＣ命令バス１１１４からこ
の命令を受信する。
【００１４】次のステージは、復号段階である。この段
階では、共通復号装置１６００が受信したこの命令を復
号する。それに応じて、共通復号装置１６００は制御信
号を生成し、それらの制御信号は実行装置（ＥＸＵ）１
７００、アドレス・ユニット（ＡＵ）１８００、プログ
ラム制御装置（ＰＣＵ）１５００に、そしてＤＳＰコア
３５００の並列アービタ２１００に、提供される。
【００１５】最終ステージは実行段階である。この段階
では、制御信号が実行装置（ＥＸＵ）１７００、アドレ
ス・ユニット（ＡＵ）１８００およびプログラム制御装
置（ＰＣＵ）１５００の操作を制御し、それにより、命
令により定義された機能が実行される。
【００１６】基本タイミング ＤＳＰコア３５００はタイミング装置１３００をも含ん
でおり、その装置は、ディジタル信号処理プロセッサ
（ＤＳＰ）の操作のための基本タイミングを提供するた
めのものである。図２に示されているように、タイミン
グ装置１３００にはクロック・パルス発生器１３０２が
含まれており、このクロック・パルス発生器１３０２の
操作はクロック制御器１３０４により制御される。
【００１７】クロック・パルス発生器 クロック・パルス発生器には、発振器５０００からクロ
ック信号（ＣＬＫ）が提供される。それにより、クロッ
ク・パルス発生器１３０２は、２個のクロック信号ＣＫ
０とＣＫ１を発生する。この２個のクロック信号ＣＫ０
とＣＫ１は、その位相がお互いに１／４サイクルずれて
いる信号であって、クロック・バス１１２０に提供され
る。そこからさらに、これらのクロック信号ＣＫ０とＣ
Ｋ１は、ディジタル信号処理プロセッサ１１００の他の
構成要素に提供される。
【００１８】好ましい実施例においては、発振器５００
０から受信されるクロック信号ＣＫＬの周波数は２５Ｍ
Ｈｚであり、クロック・パルス発生器１３０２により発
生されるクロック信号ＣＫ０とＣＫ１もまた、それぞれ
の周波数は２５ＭＨｚである。従って、それぞれのマシ
ン・サイクルの長さは、図３〜図７に示されているよう
に４０ｎｓである。
【００１９】タイミング 図３は、多くのタイプの命令および条件に対するディジ
タル信号処理プロセッサ１１００の操作のための基本タ
イミングを示したものである。図から明らかなように、
この装置の操作には、すでに説明した３段階のパイプラ
インが関係している。このパイプラインは、クロック信
号ＣＫ０とＣＫ１により制御され、それにより、それぞ
れのマシン・サイクルＭ０−Ｍ３は、時点ｔ０で開始
し、時点ｔ４（すなわち、次のマシン・サイクルの開始
時点ｔ０）で終了する。ほとんどの命令の場合は、正常
な条件下にあっては、３段階パイプライン全体は実際に
は、３．２５マシン・サイクルで終了する（つまり、マ
シン・サイクルＭ０での時点ｔ３からマシン・サイクル
Ｍ３での時点ｔ４まで）。しかし、命令フェッチ段階
が、それに先行する実行段階と０．２５マシン・サイク
ルだけオーバーラップするから、この３段階パイプライ
ン全体は、事実上、３マシン・サイクルで完了される。
【００２０】ある種の命令や環境条件のもとでは、３段
階のパイプラインの完了のために、さらに、マシン・サ
イクルが追加要求されることがある。例えば、命令フェ
ッチ段階で、命令メモリ１４００へのアクセスに競合が
発生する場合がある。そのような競合が発生すると、図
４に示したように、パイプラインの命令フェッチ段階の
ためにマシン・サイクルＭ１Ａを追加することが必要と
なる。さらに、命令メモリ１４００は、倍長語命令を記
憶していることがある。図５に示されているように、倍
長語命令の第二語をフェッチするために追加のマシン・
サイクルＭ１Ａが必要とされる。さらに、図６に示され
ているように、標準ブランチ（分岐）、標準ループ、呼
出し（コール）、および、復帰（リターン）のそれぞれ
の命令の命令制御のために追加のマシン・サイクルＭ２
ＡとＭ３Ｂが要求される。最後の点として、データ・メ
モリ１９００へのアクセスの競合が、実行段階で発生す
る可能性がある。図７に示されているように、このよう
な競合が発生すると、実行段階を完了するために追加マ
シン・サイクルＭ３Ａおよび／又は、Ｍ３Ｂが要求され
ることになる。
【００２１】命令セット 図８（ａ）〜図８（ｃ）は、それぞれ、ディジタル信号
処理プロセッサ（ＤＳＰ）１１００の命令セットに含ま
れる命令のクラスとタイプを異なった詳細レベルで列挙
したものである。図８（ａ）〜図８（ｃ）はまた、異な
ったタイプの命令に含まれる各種のフィールドを示した
ものである。命令は、クラスとして、１１３０と１１３
２で表示したクラスに分割され、命令タイプとしては、
１１３４〜１１７０で表示したタイプに分割されてい
る。図９（ａ）〜図９（ｉ）は、命令タイプ１１３４〜
１１７０がさらに、どのように、特定命令に細分割され
るかを示したものである。
【００２２】ＲＩＳＣとＤＳＰクラスの命令 命令セットはＤＳＰクラスの命令１１３０を含んでい
る。図８（ａ）〜図８（ｃ）の命令タイプ欄から明らか
なように、ＤＳＰクラス命令１１３０は、（ａ）並列デ
ータ転送操作と並列に並列データ処理操作を定義する命
令タイプ１１３４および１１３５、（ｂ）並列データ転
送操作と並列に単一データ処理操作を定義する命令タイ
プ１１３６、１１３７、１１４０および１１４１、
（ｃ）単一データ転送操作と並列に並列データ処理操作
を定義する命令タイプ１１３８と１１３９、（ｄ）単一
データ転送操作と並列に単一データ処理操作を定義する
命令タイプ、１１４２〜１１４５、とで構成されてい
る。
【００２３】さらに、命令セットはＲＩＣＳクラスの命
令１１３２を含んでいる。このＲＩＳＣクラス命令１１
３２は、（ａ）プログラム制御操作を定義する命令タイ
プ１１５２〜１１５４、１１６２、１１６３および１１
６７〜１１６９、（ｂ）単一データ処理操作を排他的に
（つまり、データ処理操作と並列にではなく）定義する
命令タイプ１１４９、１１５１、１１５７、１１５９と
１１６１、（ｃ）並列データ処理操作を排他的に（つま
り、データ処理操作と並列にではなく）定義する命令タ
イプ１１４６、（ｄ）単一データ転送操作を排他的に
（つまり、データ転送操作と並列にではなく）定義する
命令タイプ１１４８、１１５０、１１５５、１１５７、
１１６０と１１６５、（ｅ）並列データ転送操作を排他
的に（つまり、データ転送操作と並列にではなく）定義
する命令タイプ１１４７、（ｆ）倍長語命令の第二の語
を定義する命令タイプ１１５８、（ｇ）サブルーチン呼
出しからの復帰、フラグのセット、ソフトウェア割込み
などの特殊操作を定義する命令タイプ１１６４、（ｈ）
ノー・オペレーション（ＮＯＰｓ）のための命令タイプ
１１７０、とで構成されている。
【００２４】ＤＳＰクラス命令１１３０とＲＩＳＣクラ
ス命令１１３２は両方共、ビット長が固定されている。
好ましい実施例では、それぞれの命令は２４ビットで構
成されている。しかし、他の実施例においては、固定ビ
ット長命令を、１６ビット、３２ビット等、他の固定ビ
ット長とすることもできる。
【００２５】タイプ・コード・フィールド 図８（ａ）に示されているように、ＤＳＰクラス命令１
１３０とＲＩＳＣのクラス命令１１３２は、それぞれ、
タイプ・コード・フィールド（ＴＹ）を有している。そ
れぞれの命令のタイプ・コード・フィールド（ＴＹ）は
その命令のタイプを特定するものである。図８（ａ）〜
図８（ｃ）では各種タイプの命令１１３４〜１１７０が
命令タイプの欄に列挙されている。この欄から明らかな
ように、命令タイプ１１３４〜１１７０は、それぞれが
ディジタル信号処理プロセッサ１１００に対して実行を
要求する操作の種類により識別されている。
【００２６】後にさらに詳しく説明するが、タイプ・コ
ード・フィールド（ＴＹ）のビット長は、命令タイプに
依存して変わる。好ましい実施例である２４ビット命令
の場合、タイプ・コード（ＴＹ）のビット長は、最小値
である命令タイプ１１３４と１１４６での２ビットか
ら、最大値である命令タイプ１１６９の１５ビットまで
の範囲内にある。しかし、当業者には、この範囲が、他
の２４ビット命令セットや、１６ビット、３２ビットな
どの他の固定ビット長の命令セットに対しては、異なる
ことがありうることは理解しうるであろう。
【００２７】図８（ｂ）に示したように、それぞれの命
令のタイプ・コード・フィールド（ＴＹ）はプリトラン
ジション（ｐｒｅ−ｔｒａｎｓｉｔｉｏｎ）ビット・フ
ィールド（ＰＴ）とトランジション・ビット・フィール
ド（Ｔ）とを含んでいる。さらに、ある種の命令タイプ
（１１３６〜１１４１、１１４７〜１１５４、１１５７
〜１１６４、１１６６および１１６７）に対しては、タ
イプ・コード・フィールド（ＴＹ）はハイブリッド・フ
ィールド（Ｈ）を含んでいる。
【００２８】図８（ｂ）と図８（ｃ）を参照すると、Ｄ
ＳＰクラス命令１１３０の場合には、プリトランジショ
ン・ビット・フィールド（ＰＴ）はビット“１”かまた
は、一連の連続したビット“１”であって、次にビット
“０”が来るように構成されている。その場合、次につ
づくビット“０”は、トランジション・ビット・フィー
ルド（Ｔ）を構成する。しかし、ＲＩＳＣクラス命令１
１３２に対しては、プリトランジション・ビット・フィ
ールド（ＰＴ）は、ビット“０”かまたは一連の連続し
たビット“０”であって、次にビット“１”が来るよう
に構成されている。その場合、ビット“１”がトランジ
ション・ビット・フィールド（Ｔ）を構成する。
【００２９】好ましい実施例である２４ビット命令の場
合、ＤＳＰクラス命令１１３０のプリトランジション・
ビット・フィールド（ＰＴ）のビット長は１ビットから
１０ビットの範囲であり、ＲＩＳＣクラス命令１１３２
の場合では、ビット長範囲は、最小１ビットから最大１
４ビットまでとなる。さらに、トランジション・ビット
のビット長は、わずか１ビットである。しかし、当業者
には、プリトランジション・ビット・フィールド（Ｐ
Ｔ）のビット長と、トランジション・ビット・フィール
ド（Ｔ）のビット長の範囲が、他の２４ビット命令セッ
トや、１６ビットおよび３２ビットなどの固定ビット長
の命令セットに対しては、異なってもよいことは理解し
うるであろう。
【００３０】多くの場合、プリトランジション・ビット
・フィールド（ＰＴ）のビット長は、命令のそれぞれの
タイプに依存して変化する。しかし、異なったタイプの
命令（１１３６〜１１４１、１１４７〜１１５４、１１
５７〜１１６４、１１６６および１１６７）が、命令の
残りのフィールドに対して同じビット数を必要とするの
であれば、これらのタイプの命令のプリトランジション
・ビット・フィールド（ＰＴ）は同一のビット長を有す
ることになる。これら異なったタイプの命令を識別する
ために、タイプ・コード・フィールド（ＴＹ）はハイブ
リッド・フィールド（Ｈ）を含んでいる。好ましい実施
例においては、ハイブリッド・フィールド（Ｈ）は、ト
ランジション・ビット・フィールド（Ｔ）の直後に位置
しており、残りのフィールドに対して同一数のビットを
必要とする異なったタイプの命令の数に依存して決めら
れるビット長を有している。
【００３１】操作コード・フィールド タイプ・コード・フィールド（ＴＹ）に加えて、ＤＳＰ
クラス命令１１３０とＲＩＳＣクラス命令１１３２の多
くの命令タイプ（１１３４〜１１５３、１１５５〜１１
６６、１１６８および１１６９）は、操作コード（オペ
レーション・コード）・フィールド（ＯＰ）を含んでい
る。しかし、いくつかの命令タイプ（１１５４と１１６
７）は、この操作コード・フィールド（ＯＰ）を含んで
いない。実際に操作コード・フィールドを有している命
令タイプの場合、操作コード・フィールド（ＯＰ）のビ
ット長と位置は、異なる命令タイプに応じて変化する。
【００３２】図９（ａ）〜図９（ｉ）は、それぞれの命
令と、その命令が定義するそれぞれの特定操作を列挙し
たものである。タイプ・コード・フィールド（ＴＹ）と
操作コード・フィールド（ＯＰ）とを含む命令について
は、この２つのフィールドが一緒になって、ディジタル
信号処理プロセッサ１１００が実行すべき特定の操作を
定義する。しかし、命令がタイプ・コード・フィールド
（ＴＹ）だけを含んでいる時は、上記のように、このフ
ィールドが単独で、ディジタル信号処理プロセッサ１１
００が実行すべき特定操作を定義する。
【００３３】オペランド・ソース／ディスティネーショ
ン・フィールド 図８（ａ）〜図８（ｃ）に戻ると、そこに示されている
ように、命令セットは、命令タイプにより定義されるデ
ータ処理操作を達成するために、オペランド・ソース・
フィールド（ＳＲＣ、ＳＲＣ１とＳＲＣ２、ＳＲＣＸ
１、ＳＲＣＹ１、ＳＲＣＸ２およびＳＲＣＹ２、また
は、ＳＸ１、ＳＸ２、ＳＹ１およびＳＹ２）および／ま
たは、オペランド・ディスティネーション・フィールド
（ＤＳＴ、または、Ｄ１およびＤ２）を有する、各種の
命令タイプ１１３４〜１１４６、１１４９、１１５１、
１１５７、１１５９および１１６１を含んでいる。オペ
ランド・ソースとオペランド・ディスティネーションと
は、図１０における実行装置（ＥＸＵ）１７００の各種
のデータ・レジスタ１７０２〜１７０９から選択するこ
とができる。図８（ａ）〜図８（ｃ）、図９（ａ）〜図
９（ｉ）から明らかなように、オペランド・ソースとし
てまたはディスティネーションとして選択可能なレジス
タ１７０６〜１７１０の数とタイプとは、命令タイプ
と、特定のソース・フィールド（ＳＲＣ、ＳＲＣ１、Ｓ
ＲＣ２、ＳＸ１、ＳＸ２、ＳＹ１またはＳＹ２）また
は、ディスティネーション・フィールド（ＤＳＴ、Ｄ１
またはＤ２）のサイズとに依存している。これらのフィ
ールドのサイズは１ビットから３ビットまで変化してい
る。
【００３４】オペランド・アドレス・ソース・フィール
ド 命令セットにはまた、データ・メモリ１９００への間接
アクセスに関係するデータ転送操作のために、オペラン
ド・アドレス・ソース・フィールド（Ａｍ、Ａｎ、Ａｑ
およびＡｐ、または、ＡａおよびＡｂ）を有する命令タ
イプ１１３４〜１１４５、１１４７、１１５６および１
１６５を含めることができる。これらオペランド・アド
レス・ソース・フィールドは、データ・メモリ１９００
へ、またはデータ・メモリ１９００から転送されるデー
タのオペランド・アドレス・ソースを提供するものであ
る。図１１に示されているように、オペランド・アドレ
ス・ソースは、アドレス・ユニット（ＡＵ）１８００の
各種アドレス・レジスタ１８０２〜１８０９から選択す
ることができる。図８（ａ）〜図８（ｃ）と図９（ａ）
〜図９（ｉ）で示唆されているように、オペランド・ア
ドレス・ソースとして選択することができるアドレス・
レジスタ１８０２〜１８０９の数とタイプは、命令タイ
プと、オペランド・アドレス・ソース・フィールド（Ａ
ｍ、Ａｎ、ＡｑおよびＡｐ、または、ＡａおよびＡｂ）
のサイズとに依存している。オペランド・アドレス・ソ
ース・フィールドのサイズは１ビットから３ビットの範
囲である。
【００３５】オペランド転送ソース・フィールド 命令セットには、また、データ・メモリ１９００への間
接アクセス、または、レジスタからレジスタへの転送に
関係するデータ転送操作のためのオペランド転送ソース
・フィールド（Ｒｐ、Ｒｓ、Ｒｎ、ＲａａまたはＲｂ）
を有する命令タイプ１１３４、１１３６、１１３９、１
１４０、１１４３、１１４５、１１４７、１１４８、１
１５５、１１５６と１１６５を含めることができる。さ
らに、命令セットには、データ・メモリ１９００の直接
または間接アクセス、または、レジスタからレジスタへ
の転送に関係するデータ転送操作のためのオペランド転
送ディスティネーション・フィールド（Ｒｑ、Ｒｌ、Ｒ
ａａ、Ｒｎ、Ｒａおよび／又はＲｂ）を有する命令タイ
プ１１３４〜１１３８、１１４０〜１１４２、１１４
４、１１４７、１１４８、１１５５、１１５６および１
１６５を含めることができる。
【００３６】さらに、命令セットには、図９（ｉ）に示
されているように、間接ブランチ（間接分岐、すなわ
ち、ｇｏｔｏ）、ループ、呼び出し（ｃａｌｌ）、ブレ
ークアウト（ｂｒｅａｋ ｏｕｔ）、あるいは、繰り返
し（リピート、ｒｅｐｅａｔ）などの操作を実行するた
めに必要とされるデータ転送のためのオペランド転送ソ
ース・フィールド（Ｒｍ）を有する命令タイプ１１６７
〜１１６９を含めることができる。図１２を参照する
と、ブランチ（分岐）、ループ、呼び出し、ブレークア
ウトなどの命令に対しては、オペランド・ソース・フィ
ールド（Ｒｍ）により指定されたレジスタの内容が、プ
ログラム制御レジスタ１５０２（ｐｃ０）に移動され、
プログラムの制御の流れの目標アドレスとなる。しか
し、繰り返し（リピート）命令の場合は、オペランド・
ソース・フィールド（Ｒｍ）により指定されたレジスタ
の内容が、リピート・カウンタ・レジスタ１５０８（ｒ
ｃ）に移動される。
【００３７】図１０〜図１３（ｂ）、図１６および図３
０を参照すると、オペランド転送ソースあるいはオペラ
ンド転送ディスティネーションは、多数のレジスタから
選択することができる。これらのレジスタとして、
（ａ）アドレス・ユニット（ＡＵ）１８００のアドレス
・レジスタ１８０２〜１８０９（ｘａ０〜ｙａ３）およ
びインデックス・レジスタ１８１８および１８０９（ｉ
０およびｉ１）、（ｂ）実行装置（ＥＸＵ）１７００の
個々のデータ・レジスタ１７０２（ａ）〜１７０９
（ｃ）（ｘｄ０ｇ〜ｍ１ｌ）と、シフト制御レジスタ１
７２０および１７２２（ｓｈａとｓｈｂ）、（ｃ）プロ
グラム制御装置（ＰＣＵ）１５００内のプログラム制御
レジスタ１５０２および１５０５（ｐｃ０およびｐｃ
３）、リピート制御レジスタ１５０８〜１５１０（ｒ
ｃ、ｒｓおよびｒｅ）、および、ループ制御レジスタ１
５１１（ｌｃ）、および、（ｄ）共通復号装置１６００
内の命令フェッチ・レジスタ１６０４および１６０６
（ｉｆ０およびｉｆ１）およびコンディション・コード
・レジスタ１６７４（ｃｃｒ）、を挙げることができ
る。
【００３８】図８（ａ）〜図８（ｃ）、図９（ａ）〜図
９（ｉ）から明らかなように、オペランド転送ソースま
たはオペランド転送ディスティネーションとして選択で
きる上記レジスタの数とタイプは、命令タイプに依存
し、また、オペランド転送ソース・フィールド（Ｒｐ、
Ｒｓ、Ｒｎ、Ｒｍ、ＲａａまたはＲｂ）または転送ディ
スティネーション・フィールド（Ｒｑ、Ｒｌ、Ｒａａ、
Ｒｎ、Ｒａおよび／又はＲｂ）のサイズに依存してい
る。これらのフィールドのサイズは１〜３ビットまたは
６ビットである。
【００３９】アドレス更新フィールド さらに、命令セットには、間接メモリ・アクセス・デー
タ転送操作のためのメモリ・アドレス更新フィールド
（ＭＥＭＡ、ＭＥＭＢあるいはＭＥＭ）を有する命令タ
イプ１１３４〜１１４５、１１４７および１１６５が含
まれている。これらのフィールドは、対応するオペラン
ド・アドレス・ソース（ＡｍまたはＡａとＡｂ）に含ま
れるアドレスを、命令により定義されたデータの転送と
同時に更新すべきかどうかについての情報を提供する。
図８（ａ）〜図８（ｃ）、図９（ａ）〜図９（ｉ）で示
唆されているように、選択できる更新操作の数とタイプ
は、命令タイプに依存し、また、オペランド転送ソース
・フィールド（Ｒｐ、Ｒｓ、Ｒｎ、Ｒｍ、Ｒａａあるい
はＲｂ）または転送ディスティネーション・フィールド
（Ｒｑ、Ｒｌ、Ｒａａ、Ｒｎ、Ｒａおよび／又はＲｂ）
のサイズに依存している。これらのフィールドのサイズ
は１ビット〜３ビットである。
【００４０】Ｘアドレス・バスとＹアドレス・バス・オ
プション・フィールド ＤＳＰクラス命令１１３０の幾つかの命令タイプ、つま
り１１３４、１１３６および１１４０の命令タイプは、
Ｘアドレス・バスとＹアドレス・バスのオプション・フ
ィールド（Ｓｔ）を含んでいる。このフィールドは、Ｘ
データ・バス１１０２を介してデータ・メモリ１９００
にデータを記憶する目的でＸアドレス・バス１１０８に
アドレスを提供するために、オペランド・アドレス・ソ
ース・フィールド（ＡａまたはＡｂ）のどちらのフィー
ルドが用いられるかを特定し、また、データ・メモリ１
９００からＹデータ・バス１１０４を介してデータを回
収する目的でＹアドレス・バス１１１０にアドレスを提
供するためにどちらのフィールドが用いられるかを特定
するためのものである。
【００４１】イミディエート（ｉｍｍｅｄｉａｔｅ）値
・フィールド ＲＩＳＣクラス命令１１３２のうちの幾つかの命令タイ
プ、つまり命令タイプ１１４９、１１５０、１１５２〜
１１５８、１１６０〜１１６３および１１６７は、イミ
ディエート値・フィールド（＄Ａｄｄｒｅｓｓ、＄Ｄｉ
ｓｐ、ＳｔｅｐＮｕｍｂｅｒ Ｍ、Ｒｅｐｅａｔ Ｃｏ
ｕｎｔ Ｎ、＄ＤＡＴＡ、＄Ｄａｔａ、＄Ａ、＄Ｄａｔ
ａ／＄Ａｄｄｒｅｓｓ）を含んでいる。イミディエート
値・フィールドは、直接メモリ・アクセス、間接プログ
ラム制御操作、直接レジスタ・ローディング操作あるい
は直接データ処理操作に関係するデータ転送操作を実行
するためにイミディエート値を提供するためのものであ
る。
【００４２】コンディション・コード・フィールド ＲＩＳＣクラス命令１１３２の多くの命令タイプは、ま
た、各種のプログラム制御命令、データ処理命令、およ
び、直接レジスタ・ローディング命令のためのコンディ
ション・コード・フィールド（ＣＣ）を含んでいる。こ
のフィールドは、対応する操作が実行される際の条件を
提供するものである。
【００４３】タイプ・コード・フィールドが可変長であ
ることの利点 タイプ・コード・フィールド（ＴＹ）が可変長である
（２〜１４ビット）ことにより、上記各種フィールドに
関連して、多くの利点が提供される。これら利点には次
の点が含まれる。すなわち、（ａ）広範囲のＤＳＰクラ
ス命令１１３０が提供できる、（ｂ）各ＤＳＰクラス命
令１１３０のデータ処理のために、別個の異なるソース
／ディスティネーション・フィールドが提供できる、そ
して、（ｃ）ＤＳＰクラス命令１１３０と同じデータ処
理やデータ転送操作を定義するＲＩＳＣクラス命令１１
３２であって、これら操作を実行するためにより大きな
オペランド・フィールドを有するＲＩＳＣクラス命令１
１３２が提供できる。
【００４４】図８（ａ）〜図８（ｃ）から明らかなよう
に、タイプ・コード・フィールド（ＴＹ）が可変長であ
る結果、多様なＤＳＰクラス命令１１３０が実現され
る。既に説明したように、このようなＤＳＰクラス命令
１１３０には次のものが含まれる。（ａ）並列データ転
送操作と並列に並列データ処理操作を定義する命令タイ
プ１１３４および１１３５、（ｂ）並列データ転送操作
と並列に単一データ処理操作を定義する命令タイプ１１
３６、１１３７、１１４０および１１４１、（ｃ）単一
データ転送操作と並列に並列データ処理操作を定義する
命令タイプ１１３８および１１３９、および、（ｄ）単
一データ転送操作と並列に単一データ処理操作を定義す
る命令タイプ１１４２〜１１４５。
【００４５】さらに、タイプ・コード・フィールド（Ｔ
Ｙ）が可変長であることにより非常に大きなフレキシビ
リティが提供され、１つの命令で多数の並列操作を定義
できるだけでなく、これらの操作を実行する点でもそう
である。例えば、すでに指摘されたように、ＤＳＰクラ
ス命令１１３０には、データ転送操作と並列にデータ処
理操作を定義する命令タイプ１１３４〜１１４５が含ま
れている。ＤＳＰクラス命令１１３０で定義された各デ
ータ処理操作に対して、命令は、単一ソース・フィール
ド（ＳＲＣ）または２個のソース・フィールド（ＳＸ１
とＳＸ２、または、ＳＹ１とＳＹ２）と、別個の異なる
ディスティネーション・フィールド（ＤＳＴ、Ｄ１また
はＤ２）を含んでいる。ＤＳＰクラス命令１１３０によ
り定義される各データ転送操作に対して、命令は、オペ
ランド・アドレス・ソース・フィールド（Ａａ、Ａｂあ
るいはＡｍ）、および、オペランド転送ソース・フィー
ルド（ＲｓあるいはＲｑ）または転送ディスティネーシ
ョン・フィールド（ＲｌあるいはＲｐ）を含んでいる。
（特に、データ処理操作のための）別個の異なるフィー
ルドの数が多いため、命令により定義される各種操作の
実行面で非常に大きなフレキシビリティが提供されるこ
とになる。
【００４６】タイプ・コード（ＴＹ）が可変長であるこ
とは、ＲＩＳＣタイプのデータ処理およびデータ転送操
作の実行に関して非常に大きなフレキシビリティを提供
する点でも貢献している。このようにフレキシビリティ
が増大されたことにより、ディジタル信号処理プロセッ
サ１１１０でのプログラムの実行のハウスキーピング部
分、すなわち、数値演算処理でない部分の性能に大きな
貢献をしている。
【００４７】図８（ａ）〜図８（ｃ）、図９（ａ）〜図
９（ｉ）に示されているように、ＲＩＳＣクラス命令１
１３２には、ＤＳＰクラス命令１１３０の様々な命令タ
イプ、すなわち命令タイプ１１３６、１１３７および１
１４０〜１１４５により定義できる単一データ処理操作
と同じ単一データ処理操作を排他的に（すなわち、デー
タ転送操作と並列にではなく）定義できる命令タイプ１
１５１および１１６１が含まれている。ＲＩＳＣクラス
命令１１３２には、ＤＳＰクラス命令１１３０の命令タ
イプ１１３４、１１３５、１１３８および１１３９によ
り定義できる並列データ処理操作と同じ並列データ処理
操作を排他的に（つまり、データ転送操作と並列にでは
なく）定義できる命令タイプ１１４６も含まれる。
【００４８】しかし、ＤＳＰクラス命令１１３０とは異
なり、これらのＲＩＳＣクラス命令１１３２は、データ
処理操作と並列なデータ転送操作のためのオペランド・
アドレス・ソース・フィールド、オペランド転送ソース
・フィールドおよびオペランド転送ディスティネーショ
ン・フィールドを含んでいない。従って、オペランド・
ディスティネーション・フィールド（ＤＳＴあるいはＤ
１およびＤ２）そして、ある場合には、オペランド・ソ
ース・フィールド（ＳＲＣ、ＳＲＣ１およびＳＲＣ２、
または、ＳＸ１、ＳＸ２、ＳＹ１およびＳＹ２）は、同
一のデータ処理操作に対するＤＳＰクラス命令１１３０
の場合のフィールドに比較してより大きなものとなり得
る。従って、ＤＳＰクラス命令１１３０の場合よりも、
多くのレジスタをこれらのフィールドのために選択する
ことができる。それにより、これらのＲＩＳＣクラス命
令１１３２の直交性（ｏｒｔｈｏｇｏｎａｌｉｔｙ）を
高めることができる。
【００４９】さらに、ＲＩＳＣクラス命令１１３２に
は、ＤＳＰクラス命令１１３０の様々な命令タイプ、す
なわち命令タイプ１１３８、１１３９および１１４２〜
１１４５により定義できる単一データ転送操作と同じ単
一データ転送操作を排他的に（つまり、データ処理操作
と並列にではなく）定義できる命令タイプ１１６５が含
まれている。ＲＩＳＣクラス命令１１３２には、ＤＳＰ
クラス命令１１３０の命令タイプ１１３４〜１１３７、
１１４０および１１４１により定義できる並列データ転
送操作と同じ並列データ転送操作を排他的に（つまり、
データ処理操作と並列にではなく）定義できる命令タイ
プ１１４７も含まれている。
【００５０】しかし、ＤＳＰクラス命令１１３０とは異
なり、これらのＲＩＳＣクラス命令１１３２は、データ
転送操作と並列なデータ処理操作のためのオペランド・
ソース・フィールドおよびオペランド・ディスティネー
ション・フィールドを含んでいない。従って、オペラン
ド・アドレス・ソース・フィールド（ＡｑおよびＡ
ｐ）、オペランド転送ソース・フィールド（Ｒａａ）
や、転送ディスティネーション・フィールド（Ｒａａお
よびＲｂｂ）は、同一のデータ処理操作に対して、ＤＳ
Ｐクラス命令１１３０の場合のフィールドより大きなも
のとなり得る。従って、これらのフィールドに対して、
ＤＳＰクラス命令１１３０の場合より多くのレジスタの
選択が可能となり、それにより、これらのタイプのＲＩ
ＳＣクラス命令１１３２の直交性がより高いものとな
る。
【００５１】命令フェッチ段階 図３〜図７に示したように、命令メモリ１４００から命
令をフェッチする命令フェッチ段階は、先行マシン・サ
イクルＭ０の時点ｔ３で開始される。殆どの状況では、
図３、図５〜図７に示されているように、命令フェッチ
段階は、次のマシン・サイクルＭ１の時点ｔ４で終了す
る。しかし、図４に示されているように、また、次にす
ぐに説明するように、命令メモリ１４００や外部メモリ
２５００へのアクセスの競合が発生する場合、プログラ
ム制御装置１５００により、ＰＣアドレス・バス１１１
６上に出力されたアドレスが優先するように競合が解決
されない時は、命令フェッチ段階は追加マシン・サイク
ルＭ１Ａの時点ｔ４で終了する。しかし、この競合がＰ
Ｃアドレス・バス１１１６上のアドレスが優先するよう
に解決されるのであれば、命令フェッチ段階は図３、図
５〜図７に示されているように、次のマシン・サイクル
Ｍ１の時点ｔ４で終了することになる。
【００５２】プログラム制御装置（ＰＣＵ） 図１２に示されているように、プログラム制御装置（Ｐ
ＣＵ）１５００は、プログラム制御（ＰＣ）レジスタ１
５０２（ｐｃ０）、バッファ１５１２およびローカルＰ
ＣＵ制御器（ローカルＰＣＵコントローラ）１５５０を
有している。ローカルＰＣＵ制御器１５５０はタイミン
グ装置１３００からクロック信号ＣＫ０とＣＫ１を受信
する。それに応じてローカルＰＣＵ制御器１５５０はバ
ッファ１５１２を制御するための制御信号を生成し、こ
れによりＰＣレジスタ１５０２に格納されているアドレ
スＡ１７−０がＰＣアドレス・バス１１１６上に出力さ
れる。
【００５３】図５を参照すると、ローカルＰＣＵ制御器
はまた、次のような制御信号をも生成する；すなわち、
（ａ） 最後のマシン・サイクル時に第一プログラムア
ドレスレジスタ１５０２（ｐｃ０）により出力され、格
納されているアドレスを第二プログラムアドレスレジス
１５０３（ｐｃ１）に格納させるための制御信号、
（ｂ） 最後のマシン・サイクル時に第二プログラムア
ドレスレジス１５０３（ｐｃ１）により出力され、格納
されているアドレスを第三プログラムアドレスレジス１
５０４（ｐｃ２）に格納させるための制御信号、と
（ｃ） 最後のマシン・サイクル時に第三プログラムア
ドレスレジス１５０４（ｐｃ２）により出力し、格納さ
れているアドレスを第四プログラムアドレスレジス１５
０５（ｐｃ３）に格納させるための制御信号。
【００５４】後に明らかにされるように、これは、その
後のプログラム分岐のためにアドレスの記録（ｔｒａｃ
ｋ）を保持するためになされるものである。
【００５５】また、後により詳細に説明するが、アドレ
スＡ１７−０がＰＣアドレス・バス１１１６に出力され
ると同時に、共通復号装置１６００が、図１３（ａ）に
示されているように、ＰＣアドレス・バス・イネーブル
（ＰＣＢＵＳＥ）信号を生成し、出力する。プログラム
アドレスレジス１５０２（ｐｃ０）により有効アドレス
Ａ１７−０がＰＣアドレス・バス１１１６上に出力され
ていない時は、ＰＣＢＵＳＥ信号はそのことをも示す。
ＰＣＢＵＳＥ信号は並列アービタ２１００に供給され
る。
【００５６】好適な実施例では、ＰＣアドレス・バス１
１１６は１８ビット・アドレス・バスであり、ＰＣレジ
スタ１５０２は、このバスに１８ビット・アドレスＡ１
７−０を出力する。しかし、当業者には、他のビット長
も使用可能であることは理解できるであろう。
【００５７】命令メモリ・アービタおよび外部メモリ・
アービタ 図１５を参照すると、命令メモリ１４００と外部メモリ
２５００の両方が、図８（ａ）〜図８（ｃ）、図９
（ａ）〜図９（ｉ）に示された命令セットの命令を記憶
できる。従って、ＰＣアドレス・バス１１１６上のアド
レスは、命令メモリ１４００にマップされたアドレスで
あるか、または、外部メモリ２５００にマップされたア
ドレスかのどちらかである。更に、命令メモリ１４００
および外部メモリ２５００は単一ポート・メモリであ
る。しかし、命令メモリのためのインタフェース２４０
０はＰＣアドレス・バス１１１６とＤＭＡＣアドレス・
バス１１１２の両方からアドレスを受信し、一方、外部
メモリ２５００のための並列入出力インタフェース（パ
ラレルＩ／Ｏインタフェース）４０００はＰＣアドレス
・バス１１１６、ＤＭＡＣアドレス・バス１１１２、Ｘ
アドレス・バス１１０８、および、Ｙアドレス・バス１
１１０からアドレスを受信する。その結果、命令フェッ
チ段階において、命令メモリ１４００あるいは外部メモ
リ２５００へのアクセスの競合が発生し得る。
【００５８】図３〜図７に示したように、前のマシン・
サイクルＭ０の時点ｔ３で、命令メモリ１４００と外部
メモリ２５００へのアクセスの調停（ａｒｂｉｔｒａｔ
ｉｏｎ）が開始される。図３、図５〜図７に示されたよ
うに、アクセスの競合が発生しない場合、調停はマシン
・サイクルＭ０の時点ｔ４において終了する。しかし、
命令をフェッチしようとして、命令メモリ１４００また
は外部メモリ２５００へのアクセスにおいて競合が発生
した場合は、図４に示されているように、調停は次のマ
シン・サイクルＭ１の時点ｔ４において終了する。
【００５９】図１４を参照すると、並列アービタ２１０
０は命令メモリ・アービタ２１０８を有しており、命令
メモリ・アービタ２１０８は命令メモリ１４００へのイ
ンタフェース２４００を介するアクセスを制御し、それ
に対するアクセスの競合を解決する。並列アービタ２１
００は、さらに、外部メモリ・アービタ２１０４を有し
ており、外部メモリ・アービタ２１０４は並列入出力イ
ンタフェース４０００を介する外部メモリ２５００への
アクセスを制御し、それに対するアクセスの競合を解決
する。
【００６０】命令メモリ・アービタ２１０８は、（ａ）
ＰＣアドレス・バス１１１６とＤＭＡＣアドレス・バス
１１１２からのアドレスＡ１７−０、および、（ｂ）共
通復号装置１６００からのＰＣアドレス・バス・イネー
ブル信号（ＰＣＢＵＳＥ）、および、ＤＭＡＣ３０００
からのＤＭＡＣアドレス・バス・イネーブル信号（ＤＡ
ＢＵＳＥ）、を受信する。外部メモリ・アービタ２１０
４は、（ａ）ＰＣアドレス・バス１１１６、ＤＭＡＣア
ドレス・バス１１１２、Ｘアドレス・バス１１０８およ
びＹアドレス・バス１１１０からのアドレスＡ１７−
０、および、（ｂ）ＰＣＢＵＳＥ信号とＤＡＢＵＳＥ信
号、そして、共通復号装置１６００からのＸアドレス・
バス・イネーブル信号（ＸＡＢＵＳＥ）とＹアドレス・
バス・イネーブル信号（ＹＡＢＵＳＥ）、を受信する。
【００６１】先に述べたように、ＰＣＢＵＳＥ信号は、
命令メモリ１４００あるいは外部メモリ２５００にアク
セスするための有効なアドレスがＰＣアドレス・バス１
１１６上にあるかどうかを示す。ＤＡＢＵＳＥ信号は、
命令メモリ１４００、外部メモリ２５００、データ・メ
モリ１９００、周辺装置インタフェース２２００、ある
いは、ＤＭＡＣ３０００にアクセスするための有効なア
ドレスがＤＭＡＣアドレス・バス１１１２上にあるかど
うかを示す。さらに、信号ＸＡＢＵＳＥおよびＹＡＢＵ
ＳＥは、それぞれＸアドレス・バス１１０８およびＹア
ドレス・バス１１１０上に、データ・メモリ１９００、
外部メモリ２５００、周辺装置インタフェース２２０
０、または、ＤＭＡＣ３０００にアクセスするための有
効なアドレスが存在するかどうかを示す。
【００６２】命令メモリ・アービタ２１０８は、ＰＣア
ドレス・バス１１１６とＤＭＡＣアドレス・バス１１１
２上のアドレスを復号し、これらアドレスのどちらか一
方あるいは両方が命令メモリ１４００中に位置するかど
うかを決定する。図１４および図１５を参照すると、Ｐ
ＣＢＵＳＥ信号とＤＡＢＵＳＥ信号のうちのどちらか一
方または両方が受信され、ＰＣアドレス・バス１１１６
とＤＭＡＣアドレス・バス１１１２上のアドレスのどち
らか一方または両方が命令メモリ１４００内に位置する
場合、命令メモリ・アービタ２１０８は、（ａ）１ビッ
トのＰＣアドレス／命令バス選択信号（ＩＡＳＥＬＰ
Ｃ）、および／又は、（ｂ）１ビットのＤＭＡＣアドレ
ス／命令バス選択信号（ＩＡＳＥＬＤ）を生成する。こ
のＩＡＳＥＬＰＣ信号とＩＡＳＥＬＤ信号は、インタフ
ェース２４００を制御して、命令メモリ１４００へのア
クセスのために、それぞれ、ＰＣアドレス・バス１１１
６と命令バス１１１４、そして、ＤＭＡＣアドレス・バ
ス１１１２とデータ・バス１１０６をそれぞれ選択する
ための信号である。
【００６３】命令メモリ・アービタ２１０８と同様に、
外部メモリ・アービタ２１０４は、ＰＣアドレス・バス
１１１６、ＤＭＡＣアドレス・バス１１１２、Ｘアドレ
ス・バス１１０８とＹアドレス・バス１１１０上のアド
レスを復号し、これらのアドレスのうちの１つ以上が命
令メモリ内に位置するかどうかを決定する。図１４、図
１５を参照すると、ＰＣＢＵＳＥ、ＤＡＢＵＳＥ、ＸＡ
ＢＵＳＥおよびＹＡＢＵＳＥの信号のうち１つ以上が受
信され、かつ、ＰＣアドレス・バス１１１６、ＤＭＡＣ
アドレス・バス１１１２、Ｘアドレス・バス１１０８お
よびＹアドレス・バス１１１０上のアドレスのうち１つ
以上が命令メモリ１４００内に位置すると、外部メモリ
・アービタ２１０４は、（ａ）１ビットＰＣアドレス／
命令バス選択信号（ＥＡＳＥＬＰＣ）、（ｂ）１ビット
ＤＭＡＣアドレス／データ・バス選択信号（ＥＡＳＥＬ
Ｄ）、（ｃ）１ビットＸアドレス／データ・バス選択信
号（ＥＡＳＥＬＸ）、および／又は、（ｄ）１ビットＹ
アドレス／データ・バス選択信号（ＥＡＳＥＬＹ）、を
生成する。ＥＡＳＥＬＰＣ、ＥＡＳＥＬＤ、ＥＡＳＥＬ
ＸおよびＥＡＳＥＬＹ信号は、インタフェース１４００
を制御して、外部メモリ２５００へのアクセスのため
に、それぞれ、ＰＣアドレス・バス１１１６と命令バス
１１１４、ＤＭＡＣアドレス・バス１１１２とデータ・
バス１１０６、Ｘアドレス・バス１１０８とデータ・バ
ス１１０２、そして、Ｙアドレス・バス１１１０とデー
タ・バス１１０４を選択するための信号である。
【００６４】しかし、図１５を参照すると、先に述べた
ように、命令メモリ１４００と外部メモリ２５００は単
一ポート・メモリである。従って、命令メモリ・アービ
タ２１０８は、特定のマシン・サイクル内の時点におい
ては、ＩＡＳＥＬＰＣ信号とＩＡＳＥＬＤ信号のうち１
つの信号だけをインタフェース１４００に出力すること
ができる。そして、外部メモリ・アービタ２１０４は、
特定のマシン・サイクル内の時点においては、ＥＡＳＥ
ＬＰＣ、ＥＡＳＥＬＤ、ＥＡＳＥＬＸおよびＥＡＳＥＬ
Ｙの信号のうち１つだけをインタフェース１４００に出
力することができる。
【００６５】従って、特定のマシン・サイクル内の時点
においてＩＡＳＥＬＰＣ信号とＩＡＳＥＬＤ信号のうち
１つだけが生成される場合、その信号は、命令メモリ・
アービタ２１０８により、そのまま出力されることにな
る。同様に、特定のマシン・サイクル内の時点におい
て、ＥＡＳＥＬＰＣ、ＥＡＳＥＬＤ、ＥＡＳＥＬＸおよ
びＥＡＳＥＬＹの信号のうち１つだけが生成される場
合、その信号は、外部メモリ・アービタ２１０８によ
り、そのまま出力されることになる。その場合、３段階
命令、フェッチ、復号、そして実行のパイプラインは、
図３に示されているように進行する。
【００６６】しかし、ＩＡＳＥＬＰＣとＩＡＳＥＬＤの
両方の信号が同時に生成される場合（つまり、命令メモ
リ１４００へのアクセスに競合が発生する場合）、命令
メモリ・アービタ２１０８は、以下に示す優先順位の基
準に基づいて、これらの信号を異なったマシン・サイク
ル時に出力する；すなわち、（１）前の調停から保持さ
れているＤＡＢＵＳＥ信号に第一優先権が与えられる、
（２）ＰＣＢＵＳＥ信号に第二優先権が与えられる、そ
して（３）前の調停から保持されているのではないＤＡ
ＢＵＳＥ信号が最後の優先順位が与えられる。
【００６７】それと同時に、命令メモリ・アービタ２１
０８は、上記の優先順位基準に基づいて、アクセス競合
の発生の間、ＤＳＰコア３５００の動作を休止（ｓｔａ
ｌｌ）させるためのストール信号（ＩＡＳＴＡＬＬ）、
あるいは、アクセス競合発生の間、ＤＭＡＣ３０００の
動作を休止させるためのＤＭＡＣストール信号（ＩＡＤ
ＳＴＡＬＬ）を出力する。
【００６８】ＥＡＳＥＬＰＣ、ＥＡＳＥＬＤ、ＥＡＳＥ
ＬＸおよびＥＡＳＥＬＹのうち２つ以上の信号が同時に
生成された場合（すなわち、外部メモリ２５００へのア
クセスの競合の場合）には、外部メモリ・アービタ２１
０４が、以下に示す優先順位基準に基づいて、異なった
マシン・サイクル時に、これらの信号を出力する；すな
わち、（１）前の調停から保持されているＤＡＢＵＳＥ
信号に第一の優先権が与えられる、（２）ＸＡＢＵＳＥ
信号に第二優先権が与えられる、（３）ＹＡＢＵＳＥ信
号に第三優先権が与えられる、（４）ＰＣＢＵＳＥ信号
に第四優先権が与えられる、（５）前の調停から保持さ
れているのではないＤＡＢＵＳＥ信号に最後の優先順位
が与えられる。
【００６９】それと同時に、同じ優先順位基準に基づい
て、外部メモリ・アービタ２１０４は、アクセス競合の
発生の間、ＤＳＰコア３５００の動作を休止（ｓｔａｌ
ｌ）させるためのストール信号（ＥＡＳＴＡＬＬ）、あ
るいは、アクセス競合の発生の間、ＤＭＡＣ３０００の
動作を休止させるためのＤＭＡＣストール信号（ＥＡＤ
ＳＴＡＬＬ）を出力する。
【００７０】ＩＡＳＴＡＬＬ信号またはＥＡＳＴＡＬＬ
信号が出されると、常に、ＯＲゲート２１００により収
集され、ＳＴＡＬＬ信号としてＤＳＰコア３５００に出
力される。その結果、ＤＳＰコア３５００の動作は、図
４に示されているように、休止される。しかし、ＩＡＤ
ＳＴＡＬＬあるいはＥＡＤＳＴＡＬＬのどちらかの信号
が出された場合には、ＯＲゲート２１１２により収集さ
れ、ＤＳＴＡＬＬ信号としてＤＭＡＣ３０００に出力さ
れる。その場合、ＤＭＡＣ３０００の動作は休止される
が、ＤＳＰコア３５００の三段階パイプラインは図３に
示されているように進行する。
【００７１】図１２において、ＳＴＡＬＬ信号はローカ
ルＰＣＵ制御器１５５０により受信される。この信号を
受けると、ローカルＰＣＵ制御器１５５０は、プログラ
ム・カウンタ（ＰＣ）加算器１５０６により計算される
か、あるいは、Ｘデータ・バス１１０８から供給され
る）新たな命令メモリ・アドレスＡ１７−０をロードし
ないようにＰＣレジスタ１５０２（ｐｃ０）を制御する
ための制御信号を生成する。それにより、ＰＣアドレス
・バス１１１６は、次のマシン・サイクル時に、その前
のマシン・サイクルＭ１から保持されてきたアドレスＡ
１７−０を命令メモリ１４００に提供しつづけることに
なる。
【００７２】命令メモリ 図１５を参照すると、先に言及したように、命令メモリ
１４００と外部メモリ２５００は、先に説明し、また、
図８（ａ）〜図８（ｃ）、図９（ａ）〜図９（ｉ）に示
されている命令セットから選択された一連の命令を記憶
する。この一連の命令により、ディジタル信号処理プロ
セッサ（ＤＳＰ）１１００が実行すべきプログラムが定
義される。好ましい実施例においては、命令メモリ１４
００と外部メモリ２５００は、ＲＡＭ（随時読出し書込
み可能メモリ）である。しかし、当業者には理解される
ように、他のタイプのメモリも使用できる。
【００７３】インタフェース２４００は、ＩＡＳＥＬＰ
Ｃ信号を受信すると、ＰＣアドレス・バス上１１１６の
アドレスＡ１７−０を命令メモリ１４００に提供する。
これに応答して、命令メモリ１４００は、命令メモリ１
４００に提供されたアドレスＡ１７−０の位置の２４ビ
ット命令Ｉ２３−０をインタフェース２４００に供給す
る。次いで、インタフェース２４００はＰＣ命令バス１
１１４上に命令Ｉ２３−０を出力する。同じように、並
列入出力インタフェース４０００は、ＥＡＳＥＬＰＣ信
号を受信すると、ＰＣアドレス・バス１１１６上のアド
レスＡ１７−０を外部メモリ２５００に提供する。これ
に応答して、外部メモリ２５００は、外部メモリ２５０
０に提供されたアドレスＡ１７−０の位置の２４ビット
命令Ｉ２３−０をインタフェース４０００に出力する。
次いで、インタフェース４０００はＰＣ命令バス１１１
４に命令Ｉ２３−０を出力する。
【００７４】図３、図５〜図７を参照すると、命令メモ
リに対してアクセスの競合が発生していない時は、現在
のマシン・サイクルＭ１の時点ｔ１から時点ｔ４までの
間、命令Ｉ２３−０はＰＣ命令バス１１１４に提供され
つづける。図４を参照すると、命令メモリ１４００また
は外部メモリ２５００へのアクセスの競合がＰＣアドレ
ス・バス１１１６上のアドレスが有利になるように解決
されていない場合、追加のマシン・サイクルＭ１Ａの時
点ｔ４まで、命令Ｉ２３−０がＰＣ命令バス１１１４に
提供されつづける。
【００７５】先に示されたように、本発明の好ましい実
施例においては、命令メモリ１４００および外部メモリ
２５００は２４ビット命令Ｉ２３−０を記憶し出力す
る。従って、この好ましい実施例においては、ＰＣ命令
バス１１１４は２４ビットデータ・バスである。しか
し、当業者には理解されるように、１６ビットおよび３
２ビットなど、他のビット長も使用可能である。
【００７６】命令フェッチ・ブロック 再び、図１３（ａ）を参照すると、共通復号装置１６０
０には命令フェッチ・ブロック１６０２が設けられてい
る。図１６に示されているように、命令フェッチ・ブロ
ックは、２個の命令フェッチ・レジスタ１６０４と１６
０６、そして、ローカル命令フェッチ制御器（コントロ
ーラ）１６０８とで構成されている。
【００７７】第一の命令フェッチ・レジスタ１６０４は
ＰＣ命令バス１１１４と結合されて、このバス上の命令
Ｉ２３−０のすべてのビットを受信する。他方、第二の
命令フェッチ・レジスタ１６０６はＰＣ命令バス１１１
４と結合されて、倍長語命令の第二語のイミディエート
値・フィールド（＄Ｄａｔａ／＄Ａｄｄｒｅｓｓ）を含
むビットＩ１５−０だけを受け入れるようになってい
る。すぐに説明するように、第一、第二の命令フェッチ
・レジスタ１６０４および１６０６は、組み合わされ
て、コンポジット（複合）命令ＣＩ３９−０を格納す
る。即ち、第一命令フェッチ・レジスタ１６０４は、コ
ンポジット命令の最上位ビットＣＩ３９−１６を格納
し、第二命令フェッチ・レジスタ１６０６は最下位ビッ
トＣＩ１５−０を格納する。
【００７８】命令フェッチ・レジスタ制御器（コントロ
ーラ）１６０８には、共通復号装置１６００の複数サイ
クル状態機械１６１４から倍長語命令状態信号（ＤＢＬ
ＷＳＴ）が入力として供給される。図１３（ａ）に示さ
れているように、また、詳しくは後述されるように、Ｄ
ＢＬＷＳＴ信号は、倍長語命令が復号されたことを示す
ＤＢＬＷ信号が命令復号ブロック１６１２から受信され
た時に、倍長語命令が現にフェッチされていることを示
す。更に、ＤＢＬＷ信号が単一語命令が復号されたこと
を示す場合には、ＤＢＬＷＳＴ信号は単一語命令がフェ
ッチされたことを示す。
【００７９】図１６を参照すると、ＤＢＬＷ信号が単一
語命令が復号されたことを示す場合には、これに応答し
て命令フェッチ制御器１６０８は、ＰＣ命令バス１１１
４上に提供される次の命令Ｉ２３−０を格納するように
第一命令フェッチ・レジスタ１６０４を制御するための
制御信号を生成する。更に、命令フェッチ制御器１６０
８は、受信する次の命令Ｉ２３−０のビットを格納しな
いように第二命令フェッチ・レジスタ１６０６を制御す
るための制御信号を生成する。従って、その場合、コン
ポジット命令ＣＩ３９−０の適切なビットＣＩ３９−１
６は、第一命令フェッチ・レジスタ１６０４に含まれて
いるビットである。
【００８０】しかし、命令フェッチ制御器１６０８がＤ
ＢＬＷＳＴ信号を受信した場合、命令フェッチ制御器１
６０８は命令の第二語のビットＩ１５−０を第二命令レ
ジスタ１６０６に入力可能とする制御信号を生成する。
このビットＩ１５−０はイミディエート値・フィールド
（＄Ｄａｔａ／＄Ａｄｄｒｅｓｓ）を含んでいる。更
に、命令フェッチ制御器１６０８は第一命令レジスタ１
６０４がこの命令を格納しないように制御する制御信号
を生成する。従って、その場合、第一命令フェッチ・レ
ジスタ１６０４は命令の第一語ＣＩ３９−１６を格納し
つづけ、第二命令フェッチ・レジスタ１６０６は倍長語
命令の第二語に含まれるイミディエート値・ビットＣＩ
１５−０を格納する。
【００８１】ローカル命令フェッチ制御器１６０８はタ
イミング装置１３００に結合されて、クロック信号ＣＫ
０とＣＫ１とを受信する。図３、図４、図６、図７を参
照すると、単一語命令に対しては、単一語命令ＣＩ３９
−１６が命令フェッチ段階の最後のマシン・サイクルＭ
１の時点ｔ２からｔ４の間に第一命令フェッチ・レジス
タ１６０４に格納される。しかし、図５を参照すると、
倍長語命令に対しては、命令の第一語ＣＩ３９−１６が
命令フェッチ段階のマシン・サイクルＭ１の時点ｔ２か
らｔ４の間に第一命令フェッチ・レジスタ１６０４に格
納され、第二語ＣＩ１５−０は、次のマシン・サイクル
Ｍ１Ａの時点ｔ２からｔ４の間に第二命令フェッチ・レ
ジスタ１６０６に格納される。
【００８２】先に言及したように、好ましい実施例とし
ては、２４ビット命令が使用される。従って、好ましい
実施例においては、第一命令フェッチ・レジスタ１６０
４は２４ビット・レジスタであり、ＰＣ命令バス１１１
４に結合されて、このバス上の命令の２４ビットＩ２３
−０すべてを受信する。一方、第二命令フェッチ・レジ
スタ１６０６は、ＰＣ命令バス１１１４に結合されて、
このバス上の命令の最下位１６ビットＣＩ１５−０だけ
を受信する。第一命令フェッチ・レジスタ１６０４と第
二命令フェッチ・レジスタ１６０６は、組み合わされ
て、４０ビットのコンポジット命令ＣＩ３９−０を格納
する。すなわち、第一命令フェッチ・レジスタ１６０４
は最上位２４ビットＣＩ３６−１６を格納し、第二命令
フェッチ・レジスタ１６０６は最下位１６ビットＣＩ１
５−０を格納する。
【００８３】命令フェッチ・レジスタ１６０４と１６０
６とが共になって、復号のために４０ビットのコンポジ
ット命令ＣＩ３９−０を提供するが、フェッチされた２
４ビット命令が復号のために実際伸長される時だけ、倍
長語命令がフェッチされる。言い換えると、コンポジッ
ト命令ＣＩ３９−０の最下位ビットＣＩ１５−０は、単
一語命令の復号プロセスにとっては適切なものではな
い。このことは、命令復号段階の説明において更に明白
にされる。
【００８４】命令フェッチ・レジスタ制御器１６０８
は、また、並列アービタ２１００に結合されて、ＳＴＡ
ＬＬ信号を受信する。ＳＴＡＬＬ信号を受信すると、命
令フェッチ・レジスタ制御器１６０８は２個のフェッチ
・レジスタ１６０２と１６０４を制御し、それらのレジ
スタが命令バス１１１４上の命令Ｉ２３−０を入力しな
いようにする。
【００８５】命令復号段階 図１３（ａ）および図１３（ｂ）に示されているよう
に、共通復号装置１６００は、命令フェッチ・ブロック
１６０２、命令復号ブロック１６１２、複数サイクル状
態機械１６１４（つまり、シーケンス制御器）と条件チ
ェック・ブロック１６１６とレジスタ・ブロック１６１
８を有している。
【００８６】図１６に戻り、また、図３〜図７を参照す
ると、復号段階の第一マシン・サイクルＭ２の時点ｔ０
からｔ２の間に、命令フェッチ・ブロック１６０２の命
令フェッチ・レジスタ１６０４および１６０６は、前に
両者により格納されていたコンポジット命令ＣＩ３９−
０を出力する。次いで、かく出力されたコンポジット命
令ＣＩ３９−０は、図１３（ａ）に示されているよう
に、命令復号ブロック１６１２に提供される。
【００８７】再度、図１６を参照すると、すでに示唆さ
れたように、第一命令フェッチ・レジスタ１６０４によ
り出力されたビットＣＩ３９−１６は、単一語命令かま
たは、倍長語命令の第一語を含んでいる。単一語命令の
場合には、第二命令フェッチ・レジスタ１６０６により
出力される残りのビットＣＩ１５−０は、復号プロセス
には関係がない。また、倍長語命令の第二語が、第二命
令フェッチ・レジスタ１６０６にフェッチされていない
時には、やはり、第二命令フェッチ・レジスタ１６０６
により出力される残りのビットＣＩ１５−０は復号プロ
セスに適切なものではない。しかし、第二語が第二命令
フェッチ・レジスタ１６０６にフェッチされている時に
は、残りのビットＣＩ１５−０は第二語により提供され
るデータを含んでおり、復号プロセスにとって適切なビ
ットである。
【００８８】命令復号ブロック１６１２による復号プロ
セスは、各コンポジット命令ＣＩ３９−０に対して、マ
シン・サイクルＭ２の時点ｔ０において開始される。正
常な条件下では、図３、図４および図７に示されている
ように、復号プロセスは同一マシン・サイクルＭ２の時
点ｔ２で終了する。プログラム制御装置（ＰＣＵ）１５
００と、実行装置（ＥＸＵ）１７００と、アドレス・ユ
ニット（ＡＵ）１８００とによるローカル復号は、図
３、図４および図７に示されているように、マシン・サ
イクルＭ２の時点ｔ２から開始され、正常な条件下で
は、次のマシン・サイクルＭ３の時点ｔ２において終了
する。従って、復号された命令により定義される操作は
マシン・サイクルＭ３において実行できる。
【００８９】図５を参照すると、倍長語命令に対して
は、命令復号ブロック１６１２による復号プロセスの第
一ラウンドは、マシン・サイクルＭ１Ａの時点ｔ０にお
いて開始され、同一マシン・サイクルの時点ｔ２におい
て終了する。この復号の第一ラウンドでは、命令復号ブ
ロック１６１２は、単に、復号されている命令が倍長語
であるか単一語であるかを決定し、ＤＢＬＷ信号を複数
サイクル状態機械１６１４に出力する。ＤＢＬＷ信号が
命令が倍長語命令であることを示す場合、その信号に応
答して、複数サイクル状態機械１６１４は、ノー・オペ
レーション（ＮＯＰ）制御信号を生成することによりマ
シン・サイクルＭ１Ａの時点ｔ２からｔ４までのプログ
ラム・シーケンスを制御する。その結果、マシン・サイ
クルＭ２においてノー・オペレーション状態となる。こ
れらの信号は、マシン・サイクルＭ１Ａの時点ｔ２から
マシン・サイクルＭ２の時点ｔ２の間で、実行装置（Ｅ
ＸＵ）１７００、アドレス・ユニット（ＡＵ）１８００
およびプログラム制御装置１５００によりローカルに復
号される。
【００９０】次いで、命令復号ブロック１６１２による
復号の第二ラウンドがマシン・サイクルＭ２の時点ｔ０
からｔ２の間で実行される。復号のこのラウンドでは、
命令復号ブロック１６１２が倍長語命令を復号して制御
信号を生成することにより、命令により定義される操作
がマシン・サイクルＭ３において実行される。これらの
信号は、マシン・サイクルＭ２の時点ｔ２からマシン・
サイクルＭ３の時点ｔ２においてローカルに復号され
る。
【００９１】更に、図６に示されているように、標準ブ
ランチ（分岐）、ループ、呼び出し、ブレークアウトお
よび復帰（リターン）、の命令に対しては、命令復号ブ
ロック１６１２による復号はマシン・サイクルＭ２の時
点ｔ０からｔ４において実行される。命令復号ブロック
１６１２は、命令を復号して制御信号を生成し、それに
より、上記命令により定義される操作がマシン・サイク
ルＭ２Ａにおいて実行される。標準ブランチ（分岐）、
ループ、呼び出しおよびブレークアウト命令の場合に
は、これらの制御信号はプログラム制御装置１５００で
実行されるブランチ（分岐）操作を定義することにな
る。復帰（リターン）命令の場合には、これらの制御信
号はデータ・メモリ１９００または外部メモリ２５００
のスタック領域から復帰アドレスをポップするための操
作を定義する。これらの信号は、マシン・サイクルＭ２
の時点ｔ２からマシン・サイクルＭ２Ａの時点ｔ２にお
いてローカルに復号され、それにより、命令の実行はマ
シン・サイクルＭ２Ａでなされる。
【００９２】更に、命令復号ブロック１６１２による復
号時に、同ブロックによりＢＲＡＮＣＨ、ＬＯＯＰ、Ｃ
ＡＬＬ、ＢＲＥＡＫＯＵＴあるいはＲＥＴＵＲＮ信号が
生成され、それによりどのタイプのブランチ（分岐）命
令が復号されたかが示される。次いで、後に詳述するよ
うに、ＢＲＡＮＣＨ、ＬＯＯＰまたはＢＲＥＡＫＯＵＴ
の信号が、それぞれ、標準ブランチ（分岐）、ループま
たはブレークアウト命令が復号されていることを示す場
合、複数サイクル状態機械１６１４がマシン・サイクル
Ｍ２の時点ｔ２からマシン・サイクルＭ２Ａの時点ｔ２
においてプログラム・シーケンスを制御し、次いで、Ｎ
ＯＰ制御信号を生成することにより、マシン・サイクル
Ｍ２Ａの時点ｔ２からマシン・サイクルＭ２Ｂの時点ｔ
２間のプログラム・シーケンスを再度制御することによ
り、ノー・オペレーション状態がマシン・サイクルＭ２
Ｂとマシン・サイクルＭ３において発生する。
【００９３】しかし、ＣＡＬＬ信号により呼び出し（コ
ール）命令の復号が示される場合、複数サイクル状態機
械１６１４は制御信号を生成することにより、マシン・
サイクルＭ２の時点ｔ２からマシン・サイクルＭ２Ａの
時点ｔ２までのプログラム・シーケンスを制御する。そ
れにより、マシン・サイクルＭ２Ｂにおいて、コンディ
ション・コード・レジスタ１６７４の内容がデータ・メ
モリ１９００または外部メモリ２５００にプッシュされ
る。次いで、更に、マシン・サイクルＭ２Ａの時点ｔ２
からマシン・サイクルＭ２Ｂの時点ｔ２において、複数
サイクル状態機械１６１４は制御信号を生成することに
よりプログラム・シーケンスを制御する。それにより、
マシン・サイクルＭ３において、リターン・アドレスが
データ・メモリ１９００または外部メモリ２５００のス
タック領域にプッシュされる。
【００９４】最後に、ＲＥＴＵＲＮ信号により復帰命令
の復号が示されると、複数サイクル状態機械１６１４
は、制御信号を生成することにより、マシン・サイクル
Ｍ２の時点ｔ２からマシン・サイクルＭ２Ａの時点ｔ２
までプログラム・シーケンスを制御する。それにより、
マシン・サイクルＭ２Ｂにおいて、コンディション・コ
ード・レジスタ１６７４の内容がデータ・メモリ１９０
０または外部メモリ２５００のスタック領域からポップ
される。そして、複数サイクル状態機械１６１４は、Ｎ
ＯＰ制御信号を生成することにより、マシン・サイクル
Ｍ２Ａの時点ｔ２からマシン・サイクルＭ２Ｂの時点ｔ
２までプログラム・シーケンスを制御し、それにより、
マシン・サイクルＭ３においてノー・オペレーション状
態が発生する。
【００９５】コンポジット命令ＣＩ３９−０の受信に応
答して、命令復号ブロック１６１２は、ディジタル信号
処理プロセッサ１１００を制御するための制御信号を生
成、出力し、これにより復号されている命令により定義
される操作を実行する。図１７に示されているように、
命令復号ブロック１６１２には、実行装置（ＥＸＵ）操
作復号器１６２０、アドレス・ユニット（ＡＵ）操作復
号器１６２２、プログラム制御装置（ＰＣＵ）操作復号
器１６２４、Ｘ／Ｙデータ・バス操作復号器１６２５、
レジスタ選択復号器１６２６、コンディション・コード
復号器１６２７、複数サイクル命令復号器１６２８そし
てイミディエート値復号器１６３０が含まれている。
【００９６】実行装置操作復号器 実行装置（ＥＸＵ）操作復号器１６２０を図１８に示
す。実行装置（ＥＸＵ）操作復号器１６２０は、第一命
令フェッチ・レジスタ１６０４が出力するビットＣＩ３
９−１６を受信する。このビットＣＩ３９−１６の受信
に応答して、ＥＸＵ操作復号器１６２０は、実行装置
（ＥＸＵ）１７００の動作を制御するためのいくつかの
制御信号を生成し出力する。このような信号を生成する
ために、ＥＸＵ操作復号器１６２０には、ＡＬＵ／ＢＰ
Ｕ操作復号器１６３２、ＡＬＵソース／ディスティネー
ション復号器１６３４、ＭＵ操作復号器１６３６、ＭＵ
／ＢＰＵソース／ディスティネーション復号器１６３８
が含まれている。
【００９７】図１９に示されているように、ＡＬＵ／Ｂ
ＰＵ操作復号器１６３２は、受信された命令を復号し、
それに応答して各種の信号を生成し出力する。図１０に
示されているように、これらの信号は、演算論理装置
（ＡＬＵ）１７１２およびビット処理装置（ＢＰＵ）１
７１４の動作を制御する。
【００９８】図１９には、また、ＡＬＵ／ＢＰＵ操作復
号器１６３２の概念的アーキテクチャが示されている。
この復号器１６３２には、タイプ・コード復号器１６４
０とフィールド抽出器／復号器１６４２が含まれてい
る。
【００９９】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６４０は、それらの図に示された
命令タイプ１１３４〜１１４６、１１４９、１１５１、
１１５７、１１５９および１１６１のタイプ・コード・
フィールド（ＴＹ）を含む可能性のあるコンポジット命
令の可能なビットのすべてを受信する。図１０を参照す
ると、これらの命令タイプはＡＬＵ１７１２またはＢＰ
Ｕ１７１４によるデータ処理操作に関連する命令タイプ
である。好ましい実施例において、タイプ・コード復号
器１６４０には、コンポジット命令の最初の１０ビット
ＣＩ３９−２９が入力される。この理由は、命令タイプ
１１６１が、ＡＬＵまたはＢＰＵ操作に関連する命令タ
イプのうち最大のタイプ・コード（ＴＹ）フィールドを
有しており、そのタイプ・コード・フィールド（ＴＹ）
が１０ビット長であることによる。
【０１００】受信されたビットＣＩ３９−２９から、タ
イプ・コード復号器１６４０はコンポジット命令のタイ
プ・コード・フィールド（ＴＹ）を復号し、図８（ａ）
〜図８（ｃ）に列挙されている命令タイプの中から、そ
の命令タイプを決定する。もし、命令が、ＡＬＵ操作ま
たはＡＬＵとＢＰＵの組み合わせ操作に関係する命令タ
イプ１１３４〜１１４６、１１４９、１１５１、１１５
７、１１５９および１１６１のうちの１つである場合、
タイプ・コード復号器１６４０は、フィールド抽出器／
復号器１６４２に対して、操作コード・フィールド（Ｏ
Ｐ）の位置とサイズ（つまりビット長）を示す情報を提
供する。もし、決定された命令タイプが、ＡＬＵまたは
ＢＰＵデータ処理操作に関係していない場合には、やは
り、タイプ・コード・フィールド復号器がこの情報をフ
ィールド抽出器／復号器１６４２に提供する。
【０１０１】フィールド抽出器／復号器１６４２は、コ
ンポジット命令のビットで、命令タイプ１１３４〜１１
４６、１１４９、１１５１、１１５７、１１５９、１１
６１に対する操作コード・フィールド（ＯＰ）を含む可
能性のあるすべてのビットを受け入れる。図８（ａ）〜
図８（ｃ）から明らかなように、好ましい実施例では、
この操作コード・フィールドは、コンポジット命令の１
４ビットのＣＩ３６、ＣＩ３４−２５と、ＣＩ１９−１
６である。
【０１０２】タイプ・コード復号器１６４０により提供
された情報に応答して、フィールド抽出器／復号器１６
４２は、（ａ）５ビットＡＬＵ／ＢＰＵ操作信号（ＡＬ
Ｕ／ＢＰＵＯＰ）、（ｂ）３ビットＡＬＵシフト機能信
号（ＡＬＵＳＨＦＴ）、（ｃ）１ビットの桁上げ付き加
算（ａｄｄ ｗｉｔｈ ｃａｒｒｙ）または桁下げ付き
減算（ｏｒ ｓｕｂｔｒａｃｔ ｗｉｔｈ ｂｏｒｒｏ
ｗ）信号（ＡＤＤＷＣ）、（ｄ）１ビットのイミディエ
ート値・イネーブルまたはＡＬＵソースＢイネーブル信
号（ＩＭＭＤＥ）、（ｅ）１ビット整数または小数部演
算操作信号（ＩＮＴＥＧ）、そして、（ｆ）１ビットＡ
ＬＵ／ＢＰＵディスティネーション更新イネーブル／デ
ィスエーブル信号（ＤＳＴＥ）、を出力する。
【０１０３】図１０を参照すると、ＡＬＵ／ＢＰＵＯＰ
信号は図９（ａ）〜図９（ｉ）に定義されたＡＬＵ操作
とＢＰＵ操作とを実行させるように、ＡＬＵ１７１２と
ＢＰＵ１７１４を制御する信号である。ＡＬＵＳＨＦＴ
信号は、ＡＬＵ／ＢＰＵＯＰ信号により定義される操作
のためのシフト機能を実行するように、ＡＬＵ１７１２
を制御する信号である。ＡＤＤＷＣ信号は、ＡＬＵ／Ｂ
ＰＵＯＰ信号により定義される加算および減算のための
桁上げ付き加算または桁下げ付き減算を実行するよう
に、ＡＬＵ１７１２を制御する信号である。ＩＭＭＤＥ
信号は、イミディエート値復号器１６３０により出力さ
れるイミディエート値、または、ＡＬＵソース／ディス
ティネーション復号器１６３４により出力されるＡＬＵ
ＳＲＣＢ信号（これについては後述する）により指示さ
れたレジスタに格納されているデータをオペランド・ソ
ースとして使用するように、ＡＬＵ１７１２を制御する
信号である。ＩＮＴＥＧ信号は、ＡＬＵ／ＢＰＵＯＰ信
号により定義されるＡＬＵ操作のための整数または小数
部演算を使用するように、ＡＬＵ１７１２を制御する信
号である。ＤＳＴＥ信号は、ある操作のためにＡＬＵ１
７１２が生成した結果を格納するまたは格納しないよう
に、ＡＬＵＤＳＴ信号により指定されるディスティネー
ション・レジスタを制御する信号である。
【０１０４】タイプ・コード復号器１６４０がフィール
ド抽出器／復号器１６４２に対して、操作コード・フィ
ールド（ＯＰ）のサイズおよび位置に関する情報を提供
すると、フィールド抽出器／復号器１６４２は、受信し
たビットＣＩ３６、ＣＩ３４−２５とＣＩ１９−１６か
ら適切なビットを抽出し、それを復号する。それに応じ
て、フィールド抽出器／復号器１６４２が生成するＡＬ
Ｕ／ＢＰＵＯＰ、ＡＬＵＳＨＦＴ、ＡＤＤＷＣ、ＩＭＭ
ＤＥ、ＩＮＴＥＧ、ＤＳＴＥの信号により、ＡＬＵ１７
１２とＢＰＵ１７１４が制御され、復号された命令によ
り定義される特定のＡＬＵ操作が実行される。しかし、
タイプ・コード復号器１６４０がフィールド抽出器／復
号器１６４２に対して、復号されている命令の命令タイ
プがＡＬＵ操作またはＡＬＵ／ＢＰＵ操作に関係してい
ないという情報を提供すると、フィールド抽出器／復号
器１６４２は、ＡＬＵ１７１２およびＢＰＵ１７１４に
対してノー・オペレーション（ＮＯＰ）を指示するＡＬ
Ｕ／ＢＰＵＯＰ信号を生成する。図１０に示されている
ように、ＡＬＵ／ＢＰＵＯＰ、ＡＬＵＳＨＦＴ、ＡＤＤ
ＷＣ、ＩＭＭＤＥ、ＩＮＴＥＧ、ＤＳＴＥの信号は、ロ
ーカルＥＸＵ制御器１７５０により受信される。ローカ
ルＥＸＵ制御器１７５０は、図３〜図７に示されるロー
カル復号プロセス時にこれらの信号を復号し、それに応
じて（後に実行段階の説明部分で説明される）制御信号
を生成する。
【０１０５】先に説明したように、ＡＬＵ／ＢＰＵ操作
復号器１６３２に関して図１９で示されたアーキテクチ
ャは概念的なものである。実際に実施する場合には、タ
イプ・コード復号器１６４０とフィールド抽出器１６４
２の論理は、入力されたコンポジット命令のビットＣＩ
３６、ＣＩ３４−２５、ＣＩ１９−１６から信号ＡＬＵ
／ＢＰＵＯＰ、ＡＬＵＳＨＦＴ、ＡＤＤＷＣ、ＩＭＭＤ
Ｅ、ＩＮＴＥＧ、ＤＳＴＥを生成するように、最小化さ
れ組み合わされる。それにより、共通復号装置１６００
による復号が、図３に示されているように、２０ｎｓ
（マシン・サイクルの１／２）でなされる。その結果、
ＡＬＵ／ＢＰＵ操作復号器１６３２はタイプ・コード・
フィールド（ＴＹ）を復号し、操作コード・フィールド
（ＯＰ）の位置とサイズとを決定すると同時に、操作コ
ード・フィールド（ＯＰ）を抽出し復号する。
【０１０６】図２０に示したように、ＡＬＵソース／デ
ィスティネーション復号器１６３４は受信した命令を復
号し、それに応じて、各種信号を生成し出力する。図１
０を参照すると、これらの信号は、実行装置（ＥＸＵ）
１７００のデータ・レジスタ１７０２〜１７０９を制御
し、それにより、ＡＬＵ／ＢＰＵ操作復号器１６３２に
より生成された信号により制御されるＡＬＵ操作のため
のソースまたはディスティネーションとして機能する。
【０１０７】図２０は、また、ＡＬＵソース／ディステ
ィネーション復号器１６３４の概念的アーキテクチャを
示している。これには、タイプ・コード復号器１６４４
と３個のフィールド抽出器／復号器１６４６〜１６４８
が含まれている。
【０１０８】図８（ａ）〜図８（ｃ）をも参照すると、
タイプ・コード復号器１６４４は、コンポジット命令の
ビットで、ＡＬＵデータ処理操作に関係する命令タイプ
１１３４〜１１４６、１１４９、１１５１、１１５７、
１１５９および１１６１のタイプ・コード・フィールド
（ＴＹ）を含む可能性があるすべてのビットを受信す
る。ＡＬＵ／ＢＰＵ操作復号器のタイプ・コード復号器
１６４０の場合について既に説明されたように、好まし
い実施例では、これはコンポジット命令の最初の１０ビ
ットＣＩ３９−２９である。
【０１０９】この受信ビットＣＩ３９−２９から、タイ
プ・コード復号器１６４４はコンポジット命令のタイプ
・コード・フィールド（ＴＹ）を復号し、図８（ａ）〜
図８（ｃ）に列挙されている命令タイプの中から、その
命令タイプを決定する。命令が、ＡＬＵ操作に関係する
命令タイプ１１３４〜１１４６、１１５１、１１５７、
１１５９、１１６１のうちの１つであれば、タイプ・コ
ード復号器１６４４は、（ａ）フィールド抽出器／復号
器１６４６に対して、第一オペランド・ソース・フィー
ルド（ＳＸ１、ＳＲＣ１またはＳＲＣＸ１）の位置とサ
イズ（つまり、ビット長）を示す情報を提供し、（ｂ）
フィールド抽出器／復号器１６４７に対して、単一オペ
ランド・ソース・フィールド（ＳＲＣ）または、第二オ
ペランド・ソース・フィールド（ＳＹ１、ＳＲＣＹ１、
またはＳＲＣ１）の位置とサイズを示す情報を提供し、
そして、（ｃ）フィールド抽出器／復号器１６４８に対
して、オペランド・ディスティネーション・フィールド
（Ｄ１、ＤＳＴ１またはＤＳＴ）の位置とサイズを示す
情報を提供する。もし、決定された命令タイプが、ＡＬ
ＵまたはＡＬＵ／ＢＰＵデータ処理操作には関係しない
か、または、適切なソースまたはディスティネーション
・フィールドが命令中に存在しない場合には、タイプ・
コード復号器は、やはり、その情報をフィールド抽出器
／復号器１６４４〜１６４６に提供する。
【０１１０】フィールド抽出器／復号器１６４６は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１３９、１１４２、１１４３、１１４６および１１５
１の第一ソース・フィールド（ＳＸ１、ＳＣＲ１、ＳＣ
ＲＸ１）を含む可能性のあるすべてのビットを受信す
る。これらの命令タイプは、２個のソース・フィールド
を含む命令タイプである。図８（ａ）〜図８（ｃ）から
明らかなように、好ましい実施例においては、コンポジ
ット命令の１２ビットＣＩ３７−３０とＣＩ２８−２５
である。
【０１１１】タイプ・コード復号器１６４４により提供
される情報に従って、フィールド抽出器／復号器１６４
６は、第一ＡＬＵオペランド・ソース信号（ＡＬＵＳＲ
ＣＡ）を出力する。図１０を参照すると、好ましい実施
例では、この信号は３ビットの信号であって、実行装置
（ＥＸＵ）１７００の８個のデータ・レジスタ（図９
（ａ）〜図９（ｉ）に示されている）のうち１つのレジ
スタを制御することにより、そのレジスタに格納されて
いるオペランドをＡＬＵ１７１２のソースＡに出力させ
る。
【０１１２】タイプ・コード復号器１６４４が、フィー
ルド抽出器／復号器１６４６に対して、ソース・フィー
ルド（ＳＸ１、ＳＲＣ１またはＳＲＣＸ１）の位置とサ
イズに関する情報を提供すると、フィールド抽出器／復
号器は、受信したビットＣＩ３７−３０とＣＩ２８−２
５から適切なビットを抽出し復号する。フィールド抽出
器／復号器１６４６は、それに応じて、ＡＬＵＳＲＣＡ
信号を生成し、その信号によりソース・フィールド（Ｓ
Ｘ１、ＳＲＣ１またはＳＲＣＸ１）に指定されているレ
ジスタ１７０２〜１７０９のうちの１つのレジスタを制
御し、そのレジスタが格納しているオペランドをＡＬＵ
１７１２のソースＡに出力させる。
【０１１３】フィールド抽出器／復号器１６４７は、コ
ンポジット命令のビットのうち、命令タイプ１１４０、
１１４１、１１４４、１１４５および１１５９の単一ソ
ース・フィールド（ＳＲＣ）または、命令タイプ１１３
４〜１１３９、１１４２、１１４３、１１４６および１
１５１の第二ソース・フィールド（ＳＹ１、ＳＲＣＹ
１、ＳＲＣ２）を含む可能性のあるすべてのビット受信
する。図８（ａ）〜図８（ｃ）から明らかなように、好
ましい実施例においては、これは、コンポジット命令の
１５ビットＣＩ３７−２７およびＣＩ２５−２２であ
る。
【０１１４】タイプ・コード復号器１６４４により提供
される情報に従って、フィールド抽出器／復号器１６４
７は、第二ＡＬＵオペランド・ソース信号（ＡＬＵＳＲ
ＣＢ）を出力する。図１０を参照すると、好ましい実施
例では、この信号は３ビット信号であり、実行装置（Ｅ
ＸＵ）１７００の８個のデータ・レジスタ１７０２〜１
７０９のうちの１つのレジスタを制御して、そのレジス
タに格納されているオペランドをＡＬＵ１７１２のソー
スＢに出力させる。
【０１１５】タイプ・コード復号器１６４４が、フィー
ルド抽出器／復号器１６４７に対してソース・フィール
ド（ＳＲＣ、ＳＹ１、ＳＲＣＹ１またはＳＲＣ２）の位
置とサイズに関する情報を提供すると、フィールド抽出
器／復号器は、受信したビットＣＩ３７−２７およびＣ
Ｉ２５−２２から適切なビットを抽出し、復号する。そ
れに応じて、フィールド抽出器／復号器はＡＬＵＳＲＣ
Ｂ信号を生成し、その信号によりソース・フィールド
（ＳＲＣ、ＳＹ１、ＳＲＣＹ１またはＳＲＣ２）に指定
されている８個のレジスタ１７０２〜１７０９のうちの
１つのレジスタを制御し、そのレジスタが格納するオペ
ランドをＡＬＵ１７１２のソースＢに出力させる。
【０１１６】フィールド抽出器／復号器１６４８は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１４６、１１４９、１１５１、１１５７、１１５９お
よび１１６１のオペランド・ディスティネーション・フ
ィールド（Ｄ１、ＤＳＴ１またはＤＳＴ）を含む可能性
のあるすべてのビットを受信する。図８（ａ）〜図８
（ｃ）から明らかなように、好ましい実施例では、それ
は、コンポジット命令の８ビットＣＩ３１−２９、ＣＩ
２６、ＣＩ２４およびＣＩ２２−２０である。
【０１１７】タイプ・コード復号器１６４４により提供
される情報に従って、フィールド抽出器／復号器は、Ａ
ＬＵオペランド・ディスティネーション信号（ＡＬＵＤ
ＳＴ）を生成する。図１０を参照すると、好ましい実施
においては、これは３ビット信号であって、実行装置
（ＥＸＵ）１７００の８個のデータ・レジスタ１７０２
〜１７０９のうちの１つのレジスタを制御し、ＡＬＵ１
７１２の出力をそのレジスタに格納させる。
【０１１８】タイプ・コード復号器１６４４がフィール
ド抽出器／復号器１６４８に対して、ディスティネーシ
ョン・フィールド（Ｄ１、ＤＳＴ１、ＤＳＴ）の位置と
サイズに関する情報を提供すると、フィールド抽出器／
復号器１６４８は、受信たビットＣＩ３１−２９、ＣＩ
２６、ＣＩ２４、ＣＩ２２−２０から適切なビットを抽
出し、復号する。それに応じて、フィールド抽出器／復
号器はＡＬＵＤＳＴ信号を生成し、その信号により、デ
ィスティネーション・フィールド（Ｄ１、ＤＳＴ１また
はＤＳＴ）に指定されている８個のレジスタ１７０２〜
１７０９のうちの１つのレジスタを制御して、ＡＬＵ１
７１２の出力を格納させる。
【０１１９】図１０に示されているように、ＡＬＵＳＲ
ＣＡ、ＡＬＵＳＲＣＢおよびＡＬＵＤＳＴ信号は、ロー
カル実行装置（ＥＸＵ）制御器１７５０により受信され
る。ローカル実行装置（ＥＸＵ）制御器１７５０は、図
３〜図７に示されているローカル復号プロセス時にこれ
らの信号を復号し、それに応じて制御信号を生成する
（この信号については後に実行段階の説明部分で説明さ
れる）。
【０１２０】図２０に示されたＡＬＵソース／ディステ
ィネーション復号器１６３４のアーキテクチャは、先に
示唆されたように、概念的なものである。実際の構成で
は、タイプ・コード復号器１６４４とフィールド抽出器
１６４６〜１６４８の論理は、受信されたコンポジット
命令のビットＣＩ３７−２０から信号ＡＬＵＳＲＣＡ、
ＡＬＵＳＲＣＢ、ＡＬＵＤＳＴを生成するように、最小
化され組み合わされる。ＡＬＵ／ＢＰＵ操作復号器に関
して既に説明したように、これは、タイミングの目的で
なされる。従って、実際の構成では、ＡＬＵソース／デ
ィスティネーション復号器１６３４がタイプ・コード・
フィールド（ＴＹ）を復号し、記述されたＡＬＵ操作ソ
ース／ディスティネーション・フィールドの位置とサイ
ズを決定すると同時に、これらのフィールドを抽出し復
号する。
【０１２１】図２１に示されているように、乗算器（Ｍ
Ｕ）操作復号器１６３６は、受信された命令を復号し、
それに応じて各種の信号を生成し、出力する。図１０を
参照すると、それらの信号は、乗算器（ＭＵ）１７１６
の操作を制御するためのものである。
【０１２２】図２１は、また、乗算器（ＭＵ）操作復号
器１６３６の概念的アーキテクチャを示している。それ
には、タイプ・コード復号器１６５０およびフィールド
抽出器／復号器１６５２が含まれている。
【０１２３】図８（ａ）〜図８（ｃ）をも参照すると、
タイプ・コード復号器１６５０は、コンポジット命令の
ビットのうち、命令タイプ１１３４〜１１３９、１１４
６および１１５１のタイプ・コード・フィールド（Ｔ
Ｙ）を含む可能性のあるすべてのビットを受け入れる。
図１０を参照すると、これらの命令タイプは、乗算器
（ＭＵ）１７１６によるデータ処理操作を定義すること
ができる命令タイプである。好ましい実施例において
は、タイプ・コード復号器１６５０は、コンポジット命
令の最初の６ビットＣＩ３９−３４を受信する。これ
は、ＭＵ操作に関係する命令タイプのうち、命令タイプ
１１３９が最大のタイプ・コード（ＴＹ）を有してお
り、そのタイプ・コード・フィールド（ＴＹ）が６ビッ
ト長であるからである。
【０１２４】タイプ・コード復号器１６５０は、受信さ
れたビットＣＩ３９−３４からコンポジット命令のタイ
プ・コード・フィールド（ＴＹ）を復号し、図８（ａ）
〜図８（ｃ）に列挙されている命令タイプの中からその
命令タイプを決定する。その命令が、ＭＵ操作に関係す
る命令タイプ１１３４〜１１３９、１１４６および１１
５１のうちの１つであれば、タイプ・コード復号器１６
５０は、フィールド抽出器／復号器１６５２に対して、
操作コード・フィールド（ＯＰ）の位置とサイズ（つま
り、ビット長）を示す情報を提供する。決定された命令
タイプがＭＵデータ処理操作に関係しない場合には、タ
イプ・コード・フィールド復号器は、また、この情報を
フィールド抽出器／復号器１６５２に提供する。
【０１２５】フィールド抽出器／復号器１６５２は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１３９、１１４６および１１５１の操作コード・フィ
ールド（ＯＰ）を含む可能性のあるすべてのビットを受
信する。図８（ａ）〜図８（ｃ）から明らかなように、
好ましい実施例では、これは、コンポジット命令の１１
ビットＣＩ３６、ＣＩ３４−２９およびＣＩ１９−１６
である。
【０１２６】タイプ・コード復号器１６５０により提供
される情報に応じて、フィールド抽出器／復号器１６５
２は３ビットＭＵ操作信号（ＭＵＯＰ）を出力する。図
１０を参照すると、ＭＵ信号は、乗算器（ＭＵ）１７１
６を制御して、命令タイプ１１３４〜１１３９、１１４
６および１１５１に対して図９（ａ）〜図９（ｉ）に定
義されたＭＵ操作を実行させる。
【０１２７】タイプ・コード復号器１６５０が操作コー
ド・フィールド（ＯＰ）の位置とサイズに関する情報を
フィールド抽出器／復号器１６５２に提供すると、フィ
ールド抽出器／復号器１６５２は、受信したビットＣＩ
３６、ＣＩ３４−２９およびＣＩ１９−１６から適切な
ビットを抽出し、復号する。それに応じて、生成された
信号ＭＵＯＰは乗算器（ＭＵ）１７１６を制御し、復号
された命令が定義するＭＵ操作を実行させる。しかし、
タイプ・コード復号器１６５０が、復号されている命令
の命令タイプがＭＵ操作には関係していないという情報
をフィールド抽出器／復号器１６５２に提供する場合に
は、フィールド抽出器／復号器１６５２は、乗算器（Ｍ
Ｕ）１７１６に対して、ノー・オペレーション（ＮＯ
Ｐ）を示すＭＵＯＰ信号を生成する。図１０に示されて
いるように、ＭＵＯＰ信号はローカル実行装置（ＥＸ
Ｕ）制御器１７５０に受信される。ローカル実行装置
（ＥＸＵ）制御器１７５０は、図３〜図７に示されたロ
ーカル復号プロセス時にこれらの信号を復号し、それに
応じて制御信号を生成する（この制御信号については、
後に、実行段階についての説明部分で説明する）。
【０１２８】乗算器（ＭＵ）操作復号器１６３６の実際
の構成では、タイプ・コード復号器のタイプ・コード復
号器１６５０とフィールド抽出器１６５２の論理は、受
信されたコンポジット命令のビットＣＩ３６−２９とＣ
Ｉ２９−１６からＭＵＯＰ信号を生成するように、最小
化して組み合わされる。先に説明したように、これは、
タイミングの目的でなされるものであり、それにより、
共通復号装置１６００による復号は、図３に示されてい
るように、２０ｎｓ（マシン・サイクルの１／２）でな
される。その結果、乗算器（ＭＵ）操作復号器１６３６
がタイプ・コード・フィールド（ＴＹ）を復号すること
により操作コード・フィールド（ＯＰ）の位置とサイズ
とを決定すると同時に、操作コード・フィールド（Ｏ
Ｐ）を抽出し、復号する。
【０１２９】図２２に示されているように、ＭＵ／ＢＰ
Ｕソース／ディスティネーション復号器１６３８は、受
信された命令を復号し、それに応じて、各種の信号を生
成し、出力する。図１０を参照すると、これらの信号
は、実行装置（ＥＸＵ）１７００の８個のデータ・レジ
スタ１７０２〜１７０９のうちの選択されたレジスタを
制御することにより、ＭＵまたはＢＰＵ操作のためのソ
ースまたは、ディスティネーションとして機能させる。
【０１３０】図２２は、また、ＭＵ／ＢＰＵソース／デ
ィスティネーション復号器１６３８の概念的なアーキテ
クチャを示している。これは、タイプ・コード復号器１
６５６と３個のフィールド抽出器／復号器１６５８〜１
６６０で構成されている。
【０１３１】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６５６は、コンポジット命令のビ
ットのうち、ＭＵまたはＢＰＵデータ処理操作に関係す
る命令タイプ１１３４〜１１３９、１１４６、１１５１
のタイプ・コード・フィールド（ＴＹ）を含む可能性の
あるすべてのビットを受信する。乗算器（ＭＵ）操作復
号器のタイプ・コード復号器１６５０に関して既に示さ
れているように、好ましい実施では、これは、コンポジ
ット命令の最初の６ビットＣＩ３９−３４である。
【０１３２】受信されたビットＣＩ３９−３４から、タ
イプ・コード復号器１６５６は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号し、図８
（ａ）〜図８（ｃ）に列挙されている命令タイプの中か
ら、その命令タイプを決定する。その場合、命令が命令
タイプ１１３４〜１１３９、１１４６および１１５１の
うちの１つであるとすれば、タイプ・コード復号器１６
５６は、（ａ）フィールド抽出器／復号器１６５８に対
して、第一のオペランド・ソース・フィールド（ＳＸ
２、ＳＲＣ１またはＳＲＣＸ２）の位置およびサイズ
（つまり、ビット長）を示す情報を提供し、（ｂ）フィ
ールド抽出器／復号器１６５９に対して、第二のオペラ
ンド・ソース・フィールド（ＳＹ２、ＳＲＣ２またはＳ
ＲＣＹ２）の位置とサイズを示す情報を提供し、（ｃ）
フィールド抽出器／復号器１６６０に対しては、オペラ
ンド・ディスティネーション・フィールド（Ｄ２、ＤＳ
Ｔ２またはＤＳＴ）の位置とサイズを示す情報を提供す
る。決定された命令タイプが、ＭＵまたはＢＰＵデータ
処理操作に関係しないか、または適切なソースまたはデ
ィスティネーション・フィールドがその命令中に存在し
ない場合には、タイプ・コード・フィールド復号器は、
また、その情報をフィールド抽出器／復号器１６５８〜
１６６０に提供する。
【０１３３】フィールド抽出器／復号器１６５８は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１３９、１１４６および１１５１の第一のソース・フ
ィールド（ＳＸ２、ＳＣＲ１、ＳＣＲＸ２）を含む可能
性のあるすべてのビットを受信する。図８（ａ）〜図８
（ｃ）から明らかなように、好ましい実施例では、これ
は、コンポジット命令の５ビットＣＩ２８−２４であ
る。
【０１３４】タイプ・コード復号器１６５６により提供
された情報に応じて、フィールド抽出器／復号器１６５
８は、第一のＭＵ／ＢＰＵオペランド・ソース信号（Ｍ
Ｕ／ＢＰＵＳＲＣＡ）を出力する。図１０を参照する
と、好ましい実施例では、この信号は３ビット信号であ
り、実行装置（ＥＸＵ）１７００の８個のデータ・レジ
スタ１７０２〜１７０９のうちの１つのレジスタを制御
することにより、そのレジスタに格納されているオペラ
ンドをＭＵ１７１６のソースＡまたはＢＰＵ１７１４の
ソースＡに出力させる。
【０１３５】タイプ・コード復号器１６５６が、フィー
ルド抽出器／復号器１６５８に対して、ソース・フィー
ルド（ＳＸ２、ＳＣＲ１またはＳＲＣＸ２）の位置とサ
イズに関する情報を提供すると、フィールド抽出器／復
号器は、受信したビットＣＩ２８−２４から適切なビッ
トを抽出して復号する。それに応じて、フィールド抽出
器／復号器は、ＭＵ／ＢＰＵＳＲＣＡ信号を生成、出力
し、その信号により８個のレジスタ１７０２〜１７０９
のうちのソース・フィールド（ＳＸ２、ＳＲＣ１または
ＳＲＣＸ２）に指定されたレジスタを制御することによ
り、そのレジスタが格納するオペランドを、ＭＵ１７１
６のソースＡまたはＢＰＵ１７１４のソースＡに出力さ
せる。
【０１３６】フィールド抽出器／復号器１６５９は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１３９、１１４６および１１５１の第二ソース・フィ
ールド（ＳＹ２、ＳＲＣＹ２またはＳＲＣ２）を含む可
能性があるすべてのビットを受信する。図８（ａ）〜図
８（ｃ）から明らかなように、好ましい実施例において
は、これは、コンポジット命令の６ビットＣＩ２７−２
２である。
【０１３７】タイプ・コード復号器１６５６により提供
された情報に応じて、フィールド抽出器／復号器１６５
９は、第二のＭＵ／ＢＰＵオペランド・ソース信号（Ｍ
Ｕ／ＢＰＵＳＲＣＢ）を生成する。図１０を参照する
と、好ましい実施例では、この信号は３ビット信号であ
り、実行装置（ＥＸＵ）１７００の８個のデータ・レジ
スタ１７０２〜１７０９のうちの１つを制御して、その
レジスタに格納されているオペランドをＭＵ１７１６の
ソースＢまたはＢＰＵ１７１４のソースＢに出力させ
る。
【０１３８】タイプ・コード復号器がフィールド抽出器
／復号器１６５９に対して、ソース・フィールド（ＳＹ
２、ＳＲＣＹ２またはＳＲＣ２）のサイズと位置に関す
る情報を提供すると、フィールド抽出器／復号器１６５
９は、受信したビットＣＩ２７−２２から適切なビット
を抽出して復号する。それに応じて、フィールド抽出器
／復号器１６５９はＭＵ／ＰＢＵＳＲＣＢ信号を生成
し、その信号によりソース・フィールド（ＳＹ２、ＳＲ
ＣＹ２またはＳＲＣ２）により指示されたレジスタ１７
０２〜１７０９のうちの１つのレジスタを制御し、その
レジスタが格納しているオペランドをＭＵ１７１６のソ
ースＢまたはＢＰＵ１７１４のソースＢに出力させる。
【０１３９】フィールド抽出器／復号器１６００は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１３９、１１４６および１１５１のオペランド・ディ
スティネーション・フィールド（Ｄ２、ＤＳＴ２または
ＤＳＴ）を含む可能性のあるすべてのビットを受信す
る。図８（ａ）〜図８（ｃ）から明らかなように、好ま
しい実施例においては、これは、コンポジット命令の４
ビットＣＩ２４およびＣＩ２２−２０である。
【０１４０】タイプ・コード復号器１６５６により提供
される情報に応じて、フィールド抽出器／復号器１６６
０は、ＭＵ／ＢＰＵオペランド・ディスティネーション
信号（ＭＵ／ＢＰＵＤＳＴ）を出力する。図１０を参照
すると、好ましい実施例では、この信号は３ビット信号
であり、実行装置（ＥＸＵ）１７００の８個のデータ・
レジスタ１７０２〜１７０９のうちの１つを制御するこ
とにより、乗算器（ＭＵ）１７１６またはビット処理装
置（ＢＰＵ）１７１４の出力をそのレジスタに格納させ
る。
【０１４１】タイプ・コード復号器１６５６が、フィー
ルド抽出器／復号器１６６０に対してディスティネーシ
ョン・フィールド（Ｄ２、ＤＳＴ２、ＤＳＴ）のサイズ
と位置に関する情報を提供すると、フィールド抽出器／
復号器１６４８は、受信したビットＣＩ２４とＣＩ２２
−２０から適切なビットを抽出して復号する。それに応
じて、フィールド抽出器／復号器１６６０は、ＭＵ／Ｂ
ＰＵＤＳＴ信号を生成し、その信号によりディスティネ
ーション・フィールド（Ｄ２、ＤＳＴ２、ＤＳＴ）によ
り指示されるレジスタ１７０２〜１７０９のうちの１つ
を制御し、ＭＵ１７１６またはＢＰＵ１７１４の出力を
そのレジスタに格納させる。
【０１４２】図１０に示されているように、ＭＵ／ＢＰ
ＵＳＲＣＡ、ＭＵ／ＢＰＵＳＲＣＢおよびＭＵ／ＢＰＵ
ＤＳＴの信号は、ローカル実行装置（ＥＸＵ）制御器１
７５０により受信される。ローカル実行装置（ＥＸＵ）
制御器１７５０は、図３〜図７に示されているように、
ローカル復号プロセス時にこれらの信号を復号し、それ
に応じて、制御信号を生成する（この信号については実
行段階についての説明の部で後述する）。
【０１４３】ＭＵ／ＢＰＵソース／ディスティネーショ
ン復号器１６３８の実際の構成では、タイプ・コード復
号器１６５６とフィールド抽出器／復号器１６５８〜１
６６０の論理は、受信されたコンポジット命令のビット
ＣＩ３９−３４とＣＩ２８−２０とから信号ＭＵ／ＢＰ
ＵＳＲＣＡ、ＭＵ／ＢＰＵＳＲＣＢおよびＭＵ／ＢＰＵ
ＤＳＴを生成するように、最小化され組み合わされる。
これは、前述したように、タイミングのためになされる
ものである。その結果、ＭＵ／ＢＰＵソース／ディステ
ィネーション復号器１６３８は、タイプ・コード・フィ
ールド（ＴＹ）を復号し、ＭＵおよびＢＰＵ操作のため
のソース／ディスティネーション・フィールドの位置と
サイズとを決定すると同時に、これらのフィールドを抽
出し復号する。
【０１４４】アドレス・ユニット操作復号器 アドレス・ユニット（ＡＵ）操作復号器１６２２を図２
３に示す。アドレス・ユニット（ＡＵ）操作復号器１６
２２は第一命令フェッチ・レジスタ１６０４からビット
ＣＩ３６−１６を受信する。このビットＣＩ３６−１６
の受信に応じて、アドレス・ユニット復号器１６１８は
アドレス・ユニット（ＡＵ）１８００を制御するための
いくつかの制御信号を生成し、出力する。これらの制御
信号を生成するために、アドレス・ユニット操作復号器
１６２２は、Ｘ／Ｙアドレス・ユニット（ＸＡＵ／ＹＡ
Ｕ）操作復号器１６６１とＸ／Ｙオペランド・アドレス
・ソース復号器１６６２とで構成されている。
【０１４５】図２４に示されているように、Ｘ／Ｙアド
レス・ユニット（ＸＡＹ／ＹＡＵ）操作復号器１６６２
は、受信された命令を復号し、それに応じて各種信号を
生成して出力する。図１１を参照すると、これらの信号
はＸアドレス・ユニット（ＸＡＵ）１８１２およびＹア
ドレス・ユニット（ＹＡＵ）１８１４の操作を制御する
ためのものである。
【０１４６】図２４は、また、Ｘ／Ｙアドレス・ユニッ
ト（ＸＡＵ／ＹＡＵ）復号器１６６１の概念的アーキテ
クチャを示している。この回路はタイプ・コード復号器
１６６３およびフィールド抽出器／復号器１６６４で構
成されている。
【０１４７】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６６３は、コンポジット命令のビ
ットのうち、命令タイプ１１３４〜１１４５、１１４
７、１１５５、１１５６、１１６０、１１６５および１
１６６のタイプ・コード・フィールド（ＴＹ）を含む可
能性のあるすべてのビットを受信する。図１を参照する
と、これらの命令タイプは、データ転送のためにデータ
・メモリ１９００へアクセスすることに関係する命令タ
イプである。好ましい実施例では、タイプ・コード復号
器１６６３はコンポジット命令の最初の１３ビットＣＩ
３９−２７を受信する。これは、データ転送操作のため
のデータ・メモリ１９００へのアクセスに関係する命令
タイプのタイプ・コード（ＴＹ）フィールドのうち最大
のタイプ・コード・フィールドを有する命令タイプが命
令タイプ１１６６であり、そのタイプ・コード・フィー
ルド（ＴＹ）が１３ビット長であることに起因してい
る。
【０１４８】受信されたビットＣＩ３９−２７から、タ
イプ・コード復号器１６６３は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号し、図８
（ａ）〜図８（ｃ）に列挙された命令タイプの中からそ
の命令タイプを決定する。この命令が、命令タイプ１１
３４〜１１４５、１１４７、１１５５、１１５６、１１
６０、１１６５および１１６６のうちの１つであって、
データ・メモリ１９００へのアクセスに関係するもので
ある場合には、タイプ・コード復号器１６６３は、フィ
ールド抽出器／復号器１６６４に対して、操作コード・
フィールド（ＯＰ）の位置とサイズ（ビット長）と、ア
ドレス更新フィールド（ＭＥＭＡ、ＭＥＭＢおよびＭＥ
Ｍ）がある場合にはそのフィールドの位置とサイズを示
す情報を提供する。決定された命令タイプがデータ・メ
モリ１９００へのアクセスに関係しない場合、タイプ・
コード・フィールド復号器１６６３は、また、その情報
をフィールド抽出器／復号器１６６４に提供する。
【０１４９】フィールド抽出器／復号器１６６４は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１４５、１１４７、１１５５、１１５６、１１６０、
１１６５および１１６６の操作コード・フィールド（Ｏ
Ｐ）、そして、アドレス更新フィールド（ＭＥＭＡ、Ｍ
ＥＭＢまたはＭＥＭ）があればそのフィールドを含む可
能性のあるすべてのビットを受信する。図８（ａ）〜図
８（ｃ）から明らかなように、好ましい実施例では、こ
れは、コンポジット命令の１５ビットＣＩ３６、ＣＩ３
４−２５、ＣＩ２０、ＣＩ１９、ＣＩ１７とおよびＣＩ
１６である。
【０１５０】タイプ・コード復号器１６６３により提供
される情報に応じて、フィールド抽出器／復号器１６６
４は、（ａ）２ビットＸＡＵ操作信号（ＸＡＵＯＰ）、
（ｂ）２ビットＹＡＵ操作信号（ＹＡＵＯＰ）、（ｃ）
２ビットＸＡＵインデックス・ソース選択信号（ＸＡＵ
ＩＳ）、（ｄ）１ビットＹＡＵインデックス・ソース選
択信号（ＹＡＵＩＳ）、（ｅ）１ビットＸアドレス・バ
ス・イネーブル／ディスエーブル信号（ＸＡＢＵＳ
Ｅ）、（ｆ）１ビットＹアドレス・バス・イネーブル／
ディスイエーブル信号（ＹＡＢＵＳＥ）と、（ｇ）１ビ
ット倍データ転送または単一データ転送信号（ＤＢＬＤ
Ｔ）を出力する。
【０１５１】図１１を参照すると、ＸＡＵＯＰ信号は、
Ｘアドレス・ユニット（ＸＡＵ）１８１２を制御するこ
とにより、図９（ａ）〜図９（ｉ）に定義されたアドレ
ス更新操作を実行させる。ＹＡＵＯＰ信号は、Ｙアドレ
ス・ユニット（ＹＡＵ）１８１４を制御することによ
り、図９（ａ）〜図９（ｉ）に定義されたアドレス更新
操作を実行させる。ＸＡＵＩＳ信号は、ＸＡＵＯＰ信号
で定義され、Ｘアドレス・ユニット（ＸＡＵ）１８１２
で実行される各種タイプのアドレス更新に用いられるイ
ンデックス・オペランドのソースを選択するための信号
である。ＹＡＵＩＳ信号は、ＸＡＵＯＰ信号で定義さ
れ、ＹＡＵ１８１４で実行される各種タイプのアドレス
更新に用いられるインデックス・オペランドのソースを
選択するための信号である。ＸＡＢＵＳＥ信号およびＹ
ＡＢＵＳＥ信号は、データ・メモリ１９００へのアクセ
スを制御するために並列アービタ２１００により用いら
れる信号である。ＤＢＬＤＴ信号は、復号された命令
が、データ・メモリ１９００へのアクセスを必要とする
データ転送の１つに関連するか、または２つに関連する
かをアドレス・ユニット（ＡＵ）１８００に指示するた
めの信号である。
【０１５２】タイプ・コード復号器１６６３がフィール
ド抽出器／復号器１６６４に操作コード・フィールド
（ＯＰ）のサイズと位置に関する情報を提供すると、フ
ィールド抽出器／復号器１６６４は、受信したビットＣ
Ｉ３６、ＣＩ３４−２５、ＣＩ２０、ＣＩ１９、ＣＩ１
７およびＣＩ１６から適切なビットを抽出し、それを復
号する。それに応じて、フィールド抽出器／復号器１６
６４は、ＸＡＵＯＰ、ＹＡＵＯＰ、ＸＡＵＩＳ、ＹＡＵ
ＩＳ、ＸＡＢＵＳＥ、ＹＡＢＵＳＥおよびＤＢＬＤＴの
信号を生成する。図１１に示されているように、信号Ｘ
ＡＵＯＰ、ＹＡＵＯＰ、ＸＡＵＩＳ、ＹＡＵＩＳおよび
ＤＢＬＤＴは、ローカル・アドレス・ユニット（ＡＵ）
制御器１８５０に受信される。この制御器１８５０は、
図３〜図７に示されているローカル復号プロセス時にこ
れらの信号を復号し、それに応じて制御信号を生成する
（この制御信号については実行段階についての説明部分
で後述する）。信号ＸＡＢＵＳＥ、ＹＡＢＵＳＥは並列
アービタ２１００により受信され、実行段階時に、デー
タ・メモリ１９００へのアクセスを制御するために用い
られる。
【０１５３】すでに説明したように、Ｘ／Ｙアドレス・
ユニット（ＡＵ）操作復号器１６６１として図２４に示
されたアーキテクチャは概念的なものである。実際の構
成では、タイプ・コード復号器１６６３とフィールド抽
出器／復号器１６６４の論理は、受信されたコンポジッ
ト命令のビットＣＩ３６、ＣＩ３４−２５、ＣＩ２０、
ＣＩ１９、ＣＩ１７およびＣＩ１６から信号ＸＡＵＯ
Ｐ、ＹＡＵＯＰ、ＸＡＵＩＳ、ＹＡＵＩＳ、ＸＡＢＵＳ
Ｅ、ＹＡＢＵＳＥおよびＤＢＬＤＴを生成するために、
最小化されて組み合わされる。このことは、やはり、タ
イミングを目的とするものである。従って、Ｘ／Ｙアド
レス・ユニット（ＸＡＵ／ＹＡＵ）操作復号器１６６１
はタイプ・コード・フィールド（ＴＹ）を復号し、操作
コード・フィールド（ＯＰ）の、また、アドレス更新フ
ィールド（ＭＥＭＡ、ＭＥＭＢまたはＭＥＭ）があれば
そのフィールドの位置とサイズを決定すると同時に、こ
れらのフィールドを抽出し、復号する。
【０１５４】図２５に示したように、Ｘ／Ｙオペランド
・アドレス・ソース復号器１６６２は、受信された命令
を復号し、それに応じて各種信号を生成し出力する。図
１１を参照すると、これらの信号は、アドレス・ユニッ
ト（ＡＵ）１８００のアドレス・レジスタ１８０２〜１
８０９のうちの選択されたレジスタを制御して、データ
・メモリ１９００に関係するデータ転送のためのオペラ
ンド・アドレス・ソースとして機能させる。
【０１５５】図２５は、また、Ｘ／Ｙオペランド・アド
レス・ソース復号器１６６２の概念的アーキテクチャを
示している。この復号器１６６２には、タイプ・コード
復号器１６６５と、フィールド抽出器／復号器１６６６
が含まれている。
【０１５６】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６６５は、コンポジット命令のビ
ットのうち、命令タイプ１１３４〜１１４５、１１４
７、１１５５、１１５６、１１６０、１１６５および１
１６６のタイプ・コード・フィールド（ＴＹ）を含む可
能性のあるすべてのビットを受信する。これらの命令タ
イプは、データ転送のためのデータ・メモリ１９００へ
のアクセスに関係し得る命令タイプである。好ましい実
施例では、タイプ・コード復号器１６６５は、コンポジ
ット命令の最初の１３ビットＣＩ３９−２７を受信す
る。これは、データ・メモリ１９００へのアクセスに関
係する命令タイプのうち、命令タイプ１１６６が最大の
タイプ・コード（ＴＹ）フィールドを持ち、そのタイプ
・コード・フィールド（ＴＹ）が１３ビット長であるこ
とに起因している。
【０１５７】受信されたビットＣＩ３９−２７から、タ
イプ・コード復号器１６６５は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号し、図８
（ａ）〜図８（ｃ）に列挙されている命令タイプの中か
ら、その命令タイプを決定する。命令が、データ・メモ
リ１９００へのアクセスに関係する命令タイプ１１３４
〜１１４５、１１４７、１１５５、１１５６、１１６
０、１１６５および１１６６のうちの１つであれば、タ
イプ・コード復号器１６６５が、フィールド抽出器／復
号器１６６６に対して、操作コード・フィールド（Ｏ
Ｐ）とオペランド・アドレス・ソース・フィールド（Ａ
ａ、Ａｂ、Ａｍ、Ａｐ、Ａｑおよび／又はＡｎ）の位置
とサイズ（ビット長）を示す情報を提供する。もし、決
定された命令タイプがデータ・メモリ１９００へのアク
セスに関係しない場合には、タイプ・コード復号器１６
６５は、また、その情報をフィールド抽出器／復号器１
６６４に提供する。
【０１５８】フィールド抽出器／復号器１６６６は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１４５、１１４７、１１５５、１１５６、１１６０、
１１６５および１１６６の操作コード・フィールド（Ｏ
Ｐ）と、オペランド・アドレス・ソース・フィールド
（Ａａ、Ａｂ、Ａｍ、Ａｐ、Ａｑおよび／又はＡｎ）を
含む可能性のあるすべてのビットを受信する。図８
（ａ）〜図８（ｃ）から明らかなように、好ましい実施
例では、これは、コンポジット命令の１５ビットＣＩ３
６、ＣＩ３４−２５、ＣＩ２１およびＣＩ１９−１６で
ある。
【０１５９】タイプ・コード復号器１６６５により提供
される情報に応じて、フィールド抽出器／復号器１６６
６は、（ａ）４ビットのＸオペランド・アドレス・ソー
ス信号（ＸＡＵＳＲＣ）、および、（ｂ）３ビットのオ
ペランド・アドレス・ソース信号（ＹＡＵＳＲＣ）を出
力する。図１１を参照すると、ＸＡＵＳＲＣ信号は、
（ａ）アドレス・ユニット（ＡＵ）１８００の８個のア
ドレス・レジスタ１８０２〜１８０９のうちの１つを制
御して、アドレスをＸアドレス・バス１１０８に出力さ
せるか、（ｂ）スタック・ポインタ・レジスタ１８１６
（ｓｐ）と１８１７（ｓｐ＋１）のうちの１つを制御し
て、アドレスをＸアドレス・バス１１０８に出力させる
か、または、（ｃ）イミディエート値復号器１６３０に
より抽出されたイミディエート値をＸアドレス・バス１
１０８上にロードさせる。ＹＡＵＳＲＣ信号は、アドレ
ス・ユニット（ＡＵ）１８００の８個のアドレス・レジ
スタ１８０２〜１８０９のうちの１つを制御して、アド
レスをＹアドレス・バス１１１０に出力させる。
【０１６０】タイプ・コード復号器１６６５が、フィー
ルド抽出器／復号器１６６６に対して、操作コード・フ
ィールド（ＯＰ）と、オペランド・アドレス・ソース・
フィールド（Ａａ、Ａｂ、Ａｍ、Ａｐ、Ａｑおよび／又
はＡｎ）のサイズと位置に関する情報を提供すると、フ
ィールド抽出器／復号器は、受信したビットＣＩ３６、
ＣＩ３４−２５、ＣＩ２１およびＣＩ１９−１６から適
切なビットを抽出して、それを復号する。それに応じ
て、信号ＸＡＵＳＲＣと信号ＹＡＵＳＲＣとが生成され
る。図１１に示されているように、信号ＸＡＵＳＲＣと
ＹＡＵＳＲＣとは、ローカル・アドレス・ユニット（Ａ
Ｕ）制御器１８５０に提供される。この制御器１８５０
は、図３〜図７に示されるように、ローカル復号プロセ
ス時に、これらの信号を復号し、それに応じて制御信号
を生成する（この信号については実行段階についての説
明部分で後述する）。
【０１６１】Ｘ／Ｙオペランド・アドレス・ソース復号
器１６６２の実際の構成では、タイプ・コード復号器１
６６５と、フィールド抽出器／復号器１６６６の論理
は、受信されたコンポジット命令のビットＣＩ３９−２
５、ＣＩ３４−２５、ＣＩ２１およびＣＩ１９−１６か
ら信号ＸＡＳＲＣ、ＹＡＳＲＣを生成するように、最小
化され組み合わされる。従って、Ｘ／Ｙオペランド・ア
ドレス・ソース復号器１６６２は、タイプ・コード・フ
ィールド（ＴＹ）を復号して、操作コード・フィールド
（ＯＰ）とオペランド・アドレス・ソース・フィールド
（Ａａ、Ａｂ、Ａｍ、Ａｐ、ＡｑおよびＡｎ）の位置と
サイズを決定すると同時に、これらのフィールドを抽出
し、復号する。
【０１６２】ＰＣＵ操作復号器 ＰＣＵ操作復号器１６２４を図２６に示す。ＰＣＵ操作
復号器１６２４は、第一命令フェッチ・レジスタ１６０
４からビットＣＩ３９−１６を受信する。これらのビッ
トＣＩ３９−１６の受信に応じて、ＰＣＵ操作復号器１
６２４は、プログラム制御装置（ＰＣＵ）１５００の操
作を制御するためのいくつかの制御信号を生成し、出力
する。これらの信号を生成するために、プログラム制御
装置（ＰＣＵ）操作復号器１６２４は、概念的には、タ
イプ・コード復号器１６６７とフィールド抽出器／復号
器１６６８とで構成されている。
【０１６３】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６６７は、コンポジット命令のビ
ットのうち、命令タイプ１１５２〜１１５４、１１６
２、１１６３および１１６７〜１１６９のタイプ・コー
ド・フィールド（ＴＹ）を含む可能性があるすべてのビ
ットを受信する。これらは、プログラム制御に関係する
命令タイプである。好ましい実施例では、タイプ・コー
ド復号器１６６３は、コンポジット命令の最初の１４ビ
ットＣＩ３９−２６を受信する。これは、プログラム制
御に関係する命令タイプのうち、命令タイプ１１６９が
最大のタイプ・コード（ＴＹ）・フィールドを有し、そ
のタイプ・コード・フィールド（ＴＹ）が１４ビット長
であることに起因している。
【０１６４】受信されたビットＣＩ３９−２６から、タ
イプ・コード復号器１６６７は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号し、図８
（ａ）〜図８（ｃ）に列挙された命令タイプの中からそ
の命令タイプを決定する。命令が、命令タイプ１１５２
〜１１５４、１１６２、１１６３および１１６７〜１１
６９のうちの１つである場合には、タイプ・コード復号
器１６６７は、フィールド抽出器／復号器１６６８に対
して、操作コード・フィールド（ＯＰ）の位置とサイズ
（ビット長）を示す情報を提供する。しかし、この命令
がリピート・タイプ命令１１５４あるいは１１６７であ
る場合、このタイプの命令は操作コード・フィールド
（ＯＰ）を含んでいないので、タイプ・コード復号器１
６６７は、それをフィールド抽出器１６６８に示す。更
に、決定された命令がプログラム制御に関係しない場
合、タイプ・コード復号器１６６７は、また、その情報
をフィールド抽出器／復号器１６６８に提供する。
【０１６５】フィールド抽出器／復号器１６６８は、コ
ンポジット命令のビットのうち、命令タイプ１１５２〜
１１５４、１１６２、１１６３および１１６７〜１１６
９の操作コード・フィールド（ＯＰ）を含む可能性のあ
るすべてのビットを受信する。図８（ａ）〜図８（ｃ）
から明らかなように、好ましい実施例では、これはコン
ポジット命令の８ビットＣＩ３４−３２、ＣＩ２９、Ｃ
Ｉ２８およびＣＩ２６−２４である。
【０１６６】タイプ・コード復号器１６６７により提供
される情報に応じて、フィールド抽出器／復号器１６６
８は、（ａ）３ビットのプログラム制御操作信号（ＰＣ
ＵＯＰ）、（ｂ）相対ブランチ・非ブランチ信号（ＲＥ
ＬＢ）、そして、（ｃ）１ビットＰＣＢＵＳＥ信号（こ
れについてはすでに説明されている）、を出力する。
【０１６７】図１２を参照すると、信号ＰＣＵＯＰとＲ
ＥＬＢは、プログラム制御装置（ＰＣＵ）１５００を制
御することにより、図９（ａ）〜図９（ｉ）に定義され
ているプログラム制御操作を実行させるための信号であ
る。信号ＰＣＢＵＳＥは、命令メモリ１４００へのアク
セス時に発生する競合を解決するための信号である。
【０１６８】タイプ・コード復号器１６６７が、フィー
ルド抽出器／復号器１６６８に対して、操作コード・フ
ィールド（ＯＰ）のサイズと位置に関する情報を提供す
ると、フィールド抽出器／復号器１６６８は、受信した
ＣＩ３４−３２、ＣＩ２９、ＣＩ２８およびＣＩ２６−
２４から適切なビットを抽出し、それを復号する。それ
に応じて、フィールド抽出器／復号器１６６８は信号Ｐ
ＣＵＯＰ、ＲＥＬＢ、ＰＣＢＵＳＥを生成する。図１２
に示されているように、信号ＰＣＵＯＰとＲＥＬＢと
は、ローカル・ＰＣＵ（プログラム制御装置）制御器１
５５０に提供される。このローカル・ＰＣＵ制御器１１
５０は、図３〜図７に示されたようにローカル復号プロ
セス時にこれらの信号を復号し、それに応じて制御信号
を生成する（この制御信号については実行段階の説明部
分で後述する）。信号ＰＣＢＵＳＥは、すでに説明した
調停プロセスのために並列アービタ２１００に提供され
る。
【０１６９】先に説明したように、ＰＣＵ操作復号器１
６２４に関して図２６に示されたアーキテクチャは概念
的なものである。実際の構成では、タイプ・コード復号
器１６６７とフィールド抽出器／復号器１６６８の論理
は、受信されたコンポジット命令のビットＣＩ３９−２
４から信号ＰＣＵＯＰ、ＲＥＬＢおよびＰＣＢＵＳＥを
生成するように、最小化され組み合わされる。その結
果、プログラム制御装置（ＰＣＵ）操作復号器１６２４
は、タイプ・コード・フィールド（ＴＹ）を復号し、操
作コード・フィールド（ＯＰ）の位置とサイズを決定す
ると同時に、操作コード・フィールド（ＯＰ）を抽出し
て復号する。
【０１７０】データ・バス操作復号器 Ｘ／Ｙデータ・バス操作復号器１６２５を図２７に示
す。Ｘ／Ｙデータ・バス操作復号器１６２５は、第一命
令フェッチ・レジスタ１６０４から出力されるビットＣ
Ｉ３９−１６を受信する。このビットＣＩ３９−１６の
受信に応じて、データ・バス操作復号器１６２５は、Ｘ
／Ｙデータ・バス１１０８および１１１０の操作を制御
するためのいくつかの制御信号を生成し、出力する。こ
れらの制御信号を生成するために、データ・バス操作復
号器１６２５は、タイプ・コード復号器１６６９とフィ
ールド抽出器／復号器１６７０とで構成されている。
【０１７１】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６６９は、コンポジット命令のビ
ットのうち、命令タイプ１１３４〜１１４８、１１５
０、１１５４、１１５５、１１６０、１１６５、１１６
６〜１１６９のタイプ・コード・フィールド（ＴＹ）を
含む可能性のあるすべてのビットを受信する。これらの
命令タイプは、Ｘデータ・バス１１０８および／又は、
Ｙデータ・バス１１１０の操作に関係する命令タイプで
ある。好ましい実施例では、タイプ・コード復号器１６
６９は、コンポジット命令の最初の１４ビットＣＩ３９
−２６を受信する。これは、データ・バス操作に関係す
る命令タイプのうち、命令タイプ１１６９が最大のタイ
プ・コード（ＴＹ）フィールドを有し、そのタイプ・コ
ード・フィールド（ＴＹ）が１４ビット長であることに
起因している。
【０１７２】受信されたビットＣＩ３９−２６から、タ
イプ・コード復号器１６６９は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号して、図８
（ａ）〜図８（ｃ）に列挙されている命令タイプの中か
らその命令を決定する。命令が、命令タイプ１１３４〜
１１４８、１１５０、１１５４、１１５５、１１６０、
１１６５、１１６６〜１１６９のうちの１つである場合
には、タイプ・コード復号器１６６９は、フィールド抽
出器／復号器１６７０に対して、操作コード・フィール
ド（ＯＰ）の位置とサイズ（ビット長）を示す情報を提
供する。しかし、決定された命令が、データ・バス操作
に関係しない場合、タイプ・コード復号器１６６９は、
また、その情報を、フィールド抽出器／復号器１６７０
に提供する。
【０１７３】フィールド抽出器／復号器１６７０は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１４８、１１５０、１１５４、１１５５、１１６０、
１１６５および１１６６〜１１６９の操作コード・フィ
ールド（ＯＰ）を含む可能性があるすべてのビットを受
信する。図８（ａ）〜図８（ｃ）から明らかなように、
好ましい実施例では、これは、コンポジット命令の１６
ビットＣＩ３６、ＣＩ３４−２４およびＣＩ１９−１６
である。
【０１７４】タイプ・コード復号器１６９９により提供
される情報に応じて、フィールド抽出器／復号器１６７
０は、（ａ）２ビットのＸデータ・バス操作信号（ＸＤ
ＢＵＳＯＰ）、および、（ｂ）２ビットのＹデータ・バ
ス操作信号（ＹＤＢＵＳＯＰ）、を出力する。図１０〜
図１２を参照すると、ＸＤＢＵＳＯＰ信号はＸデータ・
バス１１０８上のデータ転送を制御するための信号であ
り、一方、ＹＤＢＵＳＯＰ信号はＹデータ・バス１１１
０上のデータ転送を制御する信号である。
【０１７５】タイプ・コード復号器１６６９が、フィー
ルド抽出器／復号器１６７０に対して、操作コード・フ
ィールド（ＯＰ）のサイズと位置に関する情報を提供す
ると、フィールド抽出器／復号器は、受信したビットＣ
Ｉ３６、ＣＩ３４−２４およびＣＩ１９−１６から適切
なビットを抽出し、それを復号する。それに応じて、フ
ィールド抽出器／復号器は信号ＸＤＢＵＳＯＰとＹＤＢ
ＵＳＯＰを生成する。
【０１７６】図１０〜図１２、図１６および図１９に示
されているように、信号ＸＤＢＵＳＯＰは、ローカル実
行装置（ＥＸＵ）制御器１７５０と、ローカル・アドレ
ス・ユニット（ＡＵ）制御器１８５０と、ローカル・プ
ログラム制御装置（ＰＣＵ）制御器１５５０と、命令フ
ェッチ・レジスタ制御器１６０８と、コンディション・
コード・レジスタ制御器１６８５に受信される。信号Ｙ
ＤＢＵＳＯＰは、ローカル実行装置（ＥＸＵ）制御器１
７５０と、ローカル・アドレス・ユニット（ＡＵ）制御
器１８５０により受信される。これらの制御器は、図３
〜図７に示すようなローカル復号プロセス時に、信号Ｘ
ＤＢＵＳＯＰとＹＤＢＵＳＯＰを復号し、それに応じて
制御信号を生成する（この信号については実行段階につ
いての説明部分で後述する）。
【０１７７】データ・バス操作復号器１６２５の実際の
構成では、タイプ・コード復号器１６６９とフィールド
抽出器／復号器１６７０の論理は、受信されたコンポジ
ット命令のビットＣＩ３９−２４およびＣＩ１９−１６
から信号ＸＤＢＵＳＯＰとＹＤＢＵＳＯＰとを生成する
ように、最小化されて組み合わされる。その結果、デー
タ・バス操作復号器１６２５は、タイプ・コード・フィ
ールド（ＴＹ）を復号して操作コード・フィールド（Ｏ
Ｐ）の位置とサイズを決定すると同時に、操作コード・
フィールド（ＯＰ）を抽出して復号する。
【０１７８】レジスタ選択復号器 レジスタ選択復号器１６２６を図２８に示す。レジスタ
選択復号器１６２６は、第一命令フェッチ・レジスタ１
６０４から出力されるビットＣＩ３９−１６を受信す
る。このビットＣＩ３９−１６の受信に応じて、レジス
タ選択復号器１６２６は、データ転送のために、ＤＳＰ
１１００の各種レジスタの使用を制御するためのいくつ
かの制御信号を生成し、出力する。これらの制御信号を
生成するために、レジスタ選択復号器１６２６は、概念
的には、タイプ・コード復号器１６７１とフィールド抽
出器／復号器１６７２とで構成されている。
【０１７９】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６７１は、コンポジット命令のビ
ットのうち、命令タイプ１１３４〜１１４８、１１５
０、１１５４、１１５５、１１６０、１１６４、１１６
５および１１６６〜１１６９のタイプ・コード・フィー
ルド（ＴＹ）を含む可能性のあるすべてのビットを受信
する。図１０〜図１２および図２９を参照すると、これ
ら命令タイプは、個々のデータ・レジスタ１７０２
（ａ）〜１７０９（ｃ）（ｘｄ０ｇ〜ｍ１ｌ）、シフト
制御レジスタ１７２０および１７２２（ｓｈａおよびｓ
ｈｂ）、アドレス・レジスタ１８０２〜１８０９（ｘａ
０〜ｙａ３）、スタック・ポインタ・レジスタ１８１６
および１８１７（ｓｐおよびｓｐ＋１）、インデックス
・レジスタ１８１８および１８２０（ｉ０およびｉ
ｌ）、プログラムアドレスレジス１５０２および１５０
５（ｐｃ０およびｐｃ３）、リピート制御レジスタ１５
０８〜１５１１（ｒｃ、ｒｅおよびｒｓ）、ループ制御
レジスタ（ｌｃ）、または、コンディション・コード・
レジスタ１６７４（ｃｃｒ）を使用したデータ転送操作
に関係する命令タイプである。好ましい実施例では、タ
イプ・コード復号器１６７１は、コンポジット命令の最
初の１４ビットＣＩ３９−２６を受信する。これは、デ
ータ・バス操作に関係する命令タイプのうち命令タイプ
１１６９が最大のタイプ・コード（ＴＹ）・フィールド
を有し、そのタイプ・コード・フィールド（ＴＹ）が１
４ビット長であることに起因する。
【０１８０】受信されたビットＣＩ３９−２６から、タ
イプ・コード復号器１６７１は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号して、図８
（ａ）〜図８（ｃ）に列挙されている命令タイプの中か
らその命令を決定する。命令が、命令タイプ１１３４〜
１１４８、１１５０、１１５４、１１５５、１１６０、
１１６４、１１６５および１１６６〜１１６９のうちの
１つである場合、タイプ・コード復号器１６７１はフィ
ールド抽出器／復号器１６７２に対して、データ・オペ
ランド転送ソース・フィールド（Ｒｐ、Ｒｓ、Ｒｎ、Ｒ
ｍ、Ｒａａおよび／又はＲｂ）、および／又は、転送デ
ィスティネーション・フィールド（Ｒｑ、Ｒｌ、Ｒａ
ａ、Ｒｎ、Ｒａおよび／又はＲｂ）の位置とサイズ（ビ
ット長）を示す情報を提供する。しかし、決定された命
令タイプが、データ・バス操作に関係しない場合、タイ
プ・コード・フィールド復号器１６７１は、また、その
情報をフィールド抽出器／復号器１６７２に提供する。
【０１８１】フィールド抽出器／復号器１６７２は、コ
ンポジット命令のビットのうち、命令タイプ１１３４〜
１１４８、１１５０、１１５４、１１５５、１１６０、
１１６５、１１６６〜１１６９のオペランド転送ソース
・フィールド（Ｒｐ、Ｒｓ、Ｒｎ、Ｒｍ、Ｒａａおよび
／又はＲｂ）又は、転送ディスティネーション・フィー
ルド（Ｒｑ、Ｒｌ、Ｒａａ、Ｒｎ、Ｒａおよび／又はＲ
ｂ）を含む可能性のあるすべてのビットを受信する。図
８（ａ）〜図８（ｃ）から明らかなように、好ましい実
施例では、これは、コンポジット命令の１２ビットＣＩ
３４−２９およびＣＩ２５−２０である。
【０１８２】タイプ・コード復号器１６７１により提供
される情報に応じて、フィールド抽出器／復号器１６７
２は、（ａ）Ｘデータ・バス１１０２を使用するデータ
転送のための、第一の６ビットのレジスタ選択信号（Ｘ
ＲＳＥＬ）、および、（ｂ）Ｙデータ・バスを使用する
メモリ・アクセス・データ転送と、Ｘデータ・バスを使
用するレジスタからレジスタへの（つまり、移動（ｍｏ
ｖｅ））データ転送のための第二の６ビットのレジスタ
選択信号（ＹＲＳＥＬ）、を出力する。
【０１８３】タイプ・コード復号器１６７１が、フィー
ルド抽出器／復号器１６７２に対して、オペランド転送
ソース・フィールド（Ｒｐ、Ｒｓ、Ｒｎ、Ｒｍ、Ｒａａ
および／又はＲｂ）、または、転送ディスティネーショ
ン・フィールド（Ｒｑ、Ｒｌ、Ｒａａ、Ｒｎ、Ｒａおよ
び／又はＲｂ）のサイズと位置に関する情報を提供する
と、フィールド抽出器／復号器１６７２は、受信したビ
ットＣＩ３４−２９およびＣＩ２５−２０から適切なビ
ットを抽出し、それを復号する。それに応じて、フィー
ルド抽出器／復号器１６７２は、信号ＸＲＳＥＬおよび
ＹＲＳＥＬを生成する。図１０〜図１２、図１６および
図２９を参照すると、信号ＸＲＳＥＬ、ＹＲＳＥＬは、
ローカル実行装置（ＥＸＵ）制御器１７５０と、ローカ
ル・アドレス・ユニット（ＡＵ）制御器１８５０と、ロ
ーカル・プログラム制御装置（ＰＣＵ）制御器１５５０
と、命令フェッチ・レジスタ制御器１６０８およびコン
ディション・コード・レジスタ制御器１６８５により受
信される。これら各種の制御器は、図３〜図７に示すよ
うなローカル復号プロセス時に、これらの信号を復号し
て、制御信号を生成する（この制御信号は実施段階の説
明部分において後述する）。
【０１８４】レジスタ選択復号器１６２６の実際の構成
では、タイプ・コード復号器１６７１とフィールド抽出
器／復号器１６７２の論理は、受信されたコンポジット
命令のビットＣＩ３９−２０から信号ＸＲＳＥＬおよび
ＹＲＳＥＬを生成するように、最小化され組み合わされ
る。その結果、レジスタ選択復号器１６２６が、タイプ
・コード・フィールド（ＴＹ）を復号して、オペランド
転送ソース・フィールド（Ｒｐ、Ｒｓ、Ｒｎ、Ｒｍ、Ｒ
ａａおよび／又はＲｂ）と、転送ディスティネーション
・フィールド（Ｒｑ、Ｒｌ、Ｒａａ、Ｒｎ、Ｒａおよび
／又はＲｂ）の位置とサイズを決定すると同時に、これ
らのフィールドを抽出して復号する。
【０１８５】コンディション・コード復号器 コンディション・コード復号器１６２７を図２９に示
す。コンディション・コード復号器１６２７は、第一命
令フェッチ・レジスタ１６０４から出力されるビットＣ
Ｉ３９−１６を受信する。ビットＣＩ３９−１６の受信
に応じて、コンディション・コード復号器１６２７は、
復号された命令のコンディション・コード（ＣＣ）を抽
出する。これを可能にするために、コンディション・コ
ード復号器１６２７は、概念的には、タイプ・コード復
号器１６７５と、フィールド抽出器／復号器１６７６と
で構成されている。
【０１８６】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６７５は、コンポジット命令のビ
ットのうち、命令タイプ１１４９、１１５３、１１５
７、１１５９、１１６１〜１１６３、１１６８、１１６
９のタイプ・コード・フィールド（ＴＹ）を含む可能性
のあるすべてのビットを受信する。これらの命令タイプ
は、条件付操作に関係する可能性のある命令タイプであ
る。好ましい実施例では、タイプ・コード復号器１６７
５は、コンポジット命令の最初の１４ビットＣＩ３９−
２６を受信する。これは、データ・バス操作に関連する
命令タイプのうち、命令タイプ１１６９が最大のタイプ
・コード（ＴＹ）フィールドを有しており、そのタイプ
・コード・フィールドが１４ビット長であることに起因
している。
【０１８７】受信されたビットＣＩ３９−１６から、タ
イプ・コード復号器１６７５は、命令タイプのタイプ・
コード・フィールド（ＴＹ）を復号して、図８（ａ）〜
図８（ｃ）に列挙された命令タイプの中からその命令タ
イプを決定する。命令が、命令タイプ１１４９、１１５
３、１１５７、１１５９、１１６１〜１１６３、１１６
８および１１６９のうちの１つである時には、タイプ・
コード復号器１６７５は、フィールド抽出器／復号器１
６７６に対してコンディション・コード・フィールド
（ＣＣ）の位置およびサイズ（ビット長）を示す情報を
提供する。しかし、決定された命令タイプがコンディシ
ョン・コード・フィールド（ＣＣ）を含んでいない時に
は、タイプ・コード復号器１６７５は、また、その情報
をフィールド抽出器／復号器１６７６に提供する。
【０１８８】フィールド抽出器／復号器１６７６は、コ
ンポジット命令のビットのうち、コンディション・コー
ド・フィールド（ＣＣ）を含む可能性のあるすべてのビ
ットを受信する。図８（ａ）〜図８（ｃ）から明らかな
ように、好ましい実施例では、これは、コンポジット命
令の４ビットＣＩ１９−１６である。
【０１８９】タイプ・コード復号器１６７５により提供
される情報に応じて、フィールド抽出器／復号器１６７
６は、（ａ）４ビットのコンディション・コード信号
（ＣＣ）、および、（ｂ）１ビットの無条件又は条件付
命令信号（ＵＮＣＯＮＤ）、を出力する。ＣＣ信号は、
単に、抽出されたコンディション・コード・フィールド
（ＣＣ）である。しかし、すぐに説明されるように、Ｕ
ＮＣＯＮＤ信号が出力される時には、復号された命令が
コンディション・コード・フィールド（ＣＣ）を有して
いないか、または、コンディション・コード・フィール
ド（ＣＣ）を持っているにもかかわらず無条件であるこ
とを示している。
【０１９０】タイプ・コード復号器１６７５が、フィー
ルド抽出器／復号器１６７６に対して、コンディション
・コード・フィールド（ＣＣ）のサイズと位置に関する
情報を提供すると、フィールド抽出器／復号器１６７６
はビットＣＩ３９−１６から適切なビットを抽出する。
それに応じて、フィールド抽出器／復号器１６７６はＣ
Ｃ信号とＵＮＣＯＮＤ信号を出力する。また、タイプ・
コード復号器１６７５が、フィールド抽出器／復号器１
６７６に対して、復号された命令がコンディション・コ
ード・フィールド（ＣＣ）を有していないという情報を
提供する場合、ＵＮＣＯＮＤ信号がこのことを示す。そ
うでなければ、ＵＮＣＯＮＤ信号は、復号された命令が
コンディション・コード・フィールド（ＣＣ）を有して
いることを示す。ＣＣ信号およびＵＮＣＯＮＤ信号は、
レジスタ・ブロック１６１８のコンディション・コード
・レジスタ（ＣＣＲ）制御器１６８５に提供される。
【０１９１】コンディション・コード復号器１６２７の
実際の構成では、タイプ・コード復号器１６７５とフィ
ールド抽出器／復号器１６７６の論理は、受信されたコ
ンポジット命令のビットＣＩ３９−２６およびＣＩ１９
−１６からＣＣ信号とＵＮＣＯＮＤ信号を生成するよう
に、最小化され組み合わされる。その結果、コンディシ
ョン・コード復号器１６２７はタイプ・コード・フィー
ルド（ＴＹ）を復号して、コンディション・コード・フ
ィールド（ＣＣ）の位置とサイズを決定すると同時に、
コンディション・コード・フィールド（ＣＣ）を抽出し
て復号する。
【０１９２】複数サイクル命令復号器 複数サイクル命令復号器１６２８を図３０に示す。複数
サイクル命令復号器１６２８は、第一命令フェッチ・レ
ジスタ１６０４から出力されるビットＣＩ３９−１６を
受信する。ビットＣＩ３９−１６の受信に応じて、複数
サイクル命令復号器１６２８は、複数サイクルステート
・マシーン１６１４の操作を制御するためのいくつかの
制御信号を生成して出力する。これらの制御信号を生成
するために、複数サイクル命令復号器１６２８は、概念
的には、タイプ・コード復号器１６７７と、フィールド
抽出器／復号器１６７８とで構成されている。
【０１９３】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６７７は、コンポジット命令のビ
ットのうち、命令タイプ１１４９、１１５０、１１５
２、１１６０、１１６２〜１１６４、１１６７および１
１６８のタイプ・コード・フィールド（ＴＹ）を含む可
能性のあるすべてのビットを受信する。これらの命令タ
イプは、複数サイクル命令に関係する命令タイプであ
る。特に、図９（ａ）〜図９（ｉ）を参照すると、これ
らの複数サイクル命令は、繰り返し（リピート）命令
と、標準ブランチ（つまり、ｇｏｔｏ）、ループ命令、
ブレークアウト命令、呼び出し（コール）命令と、復帰
（リターン）命令および倍長語命令を含んでいる。好ま
しい実施例では、タイプ・コード復号器１６７７は、コ
ンポジット命令の最初の１３ビットＣＩ３９−１７を受
信する。これは、フェッチ、復号および／又は実行のた
めに複数のマシン・サイクルを必要とする命令タイプの
うち、命令タイプ１１６９が最大のタイプ・コード・フ
ィールド（ＴＹ）を有することに起因している。
【０１９４】受信したビットＣＩ３９−２７から、タイ
プ・コード復号器１６７７は、コンポジット命令のタイ
プ・コード・フィールド（ＴＹ）を復号し、図８（ａ）
〜図８（ｃ）に列挙された命令タイプの中からその命令
タイプを決定する。命令が、倍長語命令を定義する命令
タイプ１１４９、１１５０、１１６０、１１６２および
１１６３のうちの１つである時には、タイプ・コード復
号器１６７７はＤＢＬＷ信号を生成し出力することによ
り、それを複数サイクルステート・マシーン１６１４に
示す。そうでなければ、ＤＢＬＷ信号は、単一語命令が
復号されたことを示す。更に、命令が、繰り返し（リピ
ート）命令を定義する命令タイプ１１５４あるいは１１
６７のうちの１つである時には、タイプ・コード復号器
１６７７がリピート命令信号（ＲＥＰＥＡＴ）を生成
し、複数サイクルステート・マシーン１６１４に出力す
る。しかし、命令が、標準ブランチ（つまり、ｇｏｔ
ｏ）、標準ループ、ブレークアウト、呼び出し（コー
ル）または復帰（リターン）の命令を定義できる命令タ
イプ１１５２、１１６４または１１６８のうちの１つで
ある時には、タイプ・コード復号器１６７７は、フィー
ルド抽出器／復号器１６７８に対して、操作コード・フ
ィールド（ＯＰ）の位置とサイズ（ビット長）を示す情
報を提供する。しかし、決定された命令タイプが、上記
命令タイプの１つでない時には、タイプ・コード復号器
１６７７は、また、その情報をフィールド抽出器／復号
器１６７８に提供する。
【０１９５】フィールド抽出器／復号器１６７８は、コ
ンポジット命令のビットのうち、命令タイプ１１５２、
１１６４または１１６８に対しての操作コード・フィー
ルド（ＯＰ）を含む可能性があるすべてのビットを受信
する。図８（ａ）〜図８（ｃ）から明らかなように、好
ましい実施例では、これは、コンポジット命令の８ビッ
トＣＩ３４−３２およびＣＯ２８−２４である。
【０１９６】フィールド抽出器／復号器１６７８は、
（ａ）ループ命令信号（ＬＯＯＰ）、（ｂ）ブランチ命
令信号（ＢＲＡＮＣＨ）、（ｃ）ブレークアウト信号
（ＢＲＥＡＫＯＵＴ）、（ｄ）呼び出し命令信号（ＣＡ
ＬＬ）、および、（ｅ）復帰命令信号（ＲＥＴＵＲＮ）
を生成し、出力する。これらの信号は、それぞれ、複数
サイクルステート・マシーン１６１４に提供される。
【０１９７】タイプ・コード復号器１６７７が、フィー
ルド抽出器／復号器１６７８に対して、操作コード・フ
ィールド（ＯＰ）のサイズと位置に関する情報を提供す
ると、フィールド抽出器／復号器１６７８は、受信した
ビットＣＩ３４−３２およびＣＩ２８−２４から適切な
ビットを抽出して、それを復号する。それに応じて、フ
ィールド抽出器／復号器１６７８は、ＬＯＯＰ、ＢＲＡ
ＮＣＨ、ＢＲＥＡＫＯＵＴ、ＣＡＬＬおよびＲＥＴＵＲ
Ｎ信号を生成する。
【０１９８】複数サイクル命令復号器１６２８の実際の
構成では、タイプ・コード復号器１６７７とフィールド
抽出器／復号器１６７８の論理は、受信したコンポジッ
ト命令のビットＣＩ３９−２４およびＣＩ１９−１６か
らＤＢＬＷ、ＲＥＰＥＡＴ、ＬＯＯＰ、ＢＲＡＮＣＨ、
ＢＲＥＡＫＯＵＴ、ＣＡＬＬおよびＲＥＴＵＲＮの信号
を生成するように、最小化され組み合わされる。その結
果、ある種の複数サイクル命令（つまり、ブランチ、ル
ープ、ブレークアウト、呼び出し、および、復帰）に対
しては、複数サイクル命令復号器１６２８は、タイプ・
コード・フィールド（ＴＹ）を復号して、操作コード・
フィールド（ＯＰ）の位置とサイズとを決定すると同時
に、この操作コード・フィールド（ＯＰ）を抽出して復
号する。
【０１９９】複数サイクルステート・マシーン 複数サイクル命令復号器１６２８により出力される信号
のほかに、複数サイクルステート・マシーン１６１４
は、信号ＰＣＵＯＰ、ＡＬＵ／ＢＰＵＯＰ、ＭＵＯＰ、
ＸＢＵＳＯＰ、ＹＢＵＳＯＰ、ＸＡＵＳＲＣ、ＸＡＵＯ
Ｐ、ＹＡＵＯＰ、ＰＣＢＵＳＥ、ＸＡＢＵＳＥ、ＹＡＢ
ＵＳＥ、ＸＲＳＥＬおよびＹＲＳＥＬを受信す。これは
図１６に示されている。
【０２００】図５を参照すると、倍長語命令の第一語
は、マシン・サイクルＭ１Ａの最初の半分の期間で復号
され、命令復号ブロック１６１２がＤＢＬＷ信号を出力
する。このＤＢＬＷ信号に応じて、複数サイクルステー
ト・マシーン１６１４は、マシン・サイクルＭ１Ａの後
の半分の期間で、処理の流れを制御して、マシン・サイ
クルＭ１Ａにおいて、信号ＰＣＵＯＰ、ＡＬＵ／ＢＰＵ
ＯＰ、ＭＵＯＰ、ＸＢＵＳＯＰ、ＹＢＵＳＯＰ、ＸＡＵ
ＯＰ、ＹＡＵＯＰ、ＸＡＵＳＲＣ、ＰＣＢＵＳＥ、ＸＡ
ＢＵＳＥ、ＹＡＢＵＳＥ、ＸＲＳＥＬおよびＹＲＳＥＬ
に対してＮＯＰ信号を挿入する。この時点では、命令の
第一語だけがフェッチされているので、ＮＯＰ信号が挿
入されることにより、倍長語命令は、その第二語がマシ
ン・サイクルＭ１Ａでフェッチされるまで実行されない
ことになる。図１６を参照すると、ＤＢＬＷ信号に応じ
て、複数サイクルステート・マシーン１６１４は、マシ
ン・サイクルＭ１Ａ時に、すでに説明したＤＢＬＷＳＴ
信号を生成し、それにより倍長語命令の第二語の第二命
令フェッチ・レジスタ１６０６によるフェッチが可能と
なり、第一語は第一命令フェッチ・レジスタ１６０４に
保持されている。
【０２０１】次のマシン・サイクルＭ２までに、倍長語
命令は、第一フェッチ・レジスタ１６０４と第二フェッ
チ・レジスタ１６０６にフェッチされる。その結果、複
数サイクルステート・マシーン１６１４は、倍長語命令
の復号に応じてこのマシン・サイクルにおいて生成され
た信号ＡＬＵ／ＢＰＵＯＰ、ＭＵＯＰ、ＸＢＵＳＯＰ、
ＹＢＵＳＯＰ、ＸＡＵＯＰ、ＹＡＵＯＰ、ＸＡＵＳＲ
Ｃ、ＰＣＢＵＳＥ、ＸＡＢＵＳＥおよびＹＡＢＵＳＥを
変更することはない。次いで、倍長語命令は、マシン・
サイクルＭ３において最終的に実行される。
【０２０２】マシン・サイクルＭ１Ａにおいて、ＤＢＬ
Ｗ信号が、単一語命令が復号されていることを示す場
合、複数サイクルステート・マシーン１６１４により出
力されるＤＢＬＷＳＴ信号は、単に、次の命令が図１６
に示されている第一命令フェッチ・レジスタ１６０４に
フェッチ可能であることを示す。更に、その場合、複数
サイクルステート・マシーン１６１４は、信号ＡＬＵ／
ＢＰＵＯＰ、ＭＵＯＰ、ＸＢＵＳＯＰ、ＹＢＵＳＯＰ、
ＸＡＵＯＰ、ＹＡＵＯＰ、ＸＡＵＳＲＣ、ＰＣＢＵＳ
Ｅ、ＸＡＢＵＳＥおよびＹＡＢＵＳＥを変更することは
ない。
【０２０３】図１６および図６を参照すると、繰り返し
（リピート）、ブレークアウト、標準ループまたは標準
ブランチの命令がマシン・サイクルＭ２時に復号される
と、複数サイクルステート・マシーン１６１４は、復号
段階の次の２つのマシン・サイクルＭ２ＡとＭ２Ｂにお
いて、それぞれの信号に対してＮＯＰ信号を挿入するこ
とにより、信号ＡＬＵ／ＢＰＵＯＰ、ＭＵＯＰ、ＸＢＵ
ＳＯＰ、ＹＢＵＳＯＰ、ＸＡＵＯＰ、ＹＡＵＯＰ、ＸＡ
ＵＳＲＣ、ＰＣＢＵＳＥ、ＸＡＢＵＳＥおよびＹＡＢＵ
ＳＥを変更する。これがなされると、命令の繰り返し
（リピート）、ループまたはブランチ操作が実際に実行
されるマシン・サイクルＭ２Ａの後の２つのマシン・サ
イクルＭ２ＢとＭ３において、データ処理、データ転送
またはプログラム制御の操作は、実行されない。
【０２０４】しかし、呼び出し（コール）命令がマシン
・サイクルＭ２で復号される時に生成される信号ＣＡＬ
Ｌに応じる場合は、複数サイクルステート・マシーン１
６１４は、復号段階の次の２つのマシン・サイクルＭ２
ＡとＭ２Ｂにおいて、信号ＡＬＵ／ＢＰＵＯＰ、ＭＵＯ
Ｐ、ＹＢＵＳＯＰ、ＹＡＵＯＰ、ＰＣＢＵＳＥおよびＹ
ＡＢＵＳＥに対してだけＮＯＰ信号を挿入する。複数サ
イクルステート・マシーン１６１４は、これら２つのマ
シン・サイクルＭ２ＡとＭ２Ｂにおいて、信号ＸＡＵＳ
ＲＣ、ＸＡＢＵＳＥおよびＸＡＵＯＰに対しては値を挿
入し、それにより、図２９に示されたコンディション・
コード・レジスタ１６７４の内容と図１２に示された第
四プログラムアドレスレジス１５０５（ｐｃ３）の内容
をデータ・メモリ１９００にプッシュする。その結果、
命令の実際の呼び出し（コール）操作がマシン・サイク
ルＭ２Ａにおいて実行された後、コンディション・コー
ド・レジスタ１６７４の内容は、マシン・サイクルＭ２
Ｂにおいてデータ・メモリ１９００にプッシュされ、プ
ログラムアドレスレジス１５０５（ｐｃ３）の内容は、
マシン・サイクルＭ３においてデータ・メモリ１９００
にプッシュされる。
【０２０５】復帰（リターン）命令がマシン・サイクル
Ｍ２時に復号される場合には、命令復号ブロック１６１
２は信号ＸＡＵＳＲＣ、ＸＡＢＵＳＥおよびＸＡＵＯＰ
を出力し、データ・メモリ１９００のスタック・ポイン
タ・レジスタ１８１６（ｓｐ＋１）により指定された位
置における内容を、図１２に示す第一プログラムアドレ
スレジス１５０２（ｐｃ０）にポップさせる。更に、命
令復号ブロック１６１２はＲＥＴＵＲＮ信号を出力し、
それに応じて、複数サイクルステート・マシーン１６１
４は復号段階での次の２つのマシン・サイクルＭ２Ａと
Ｍ２Ｂにおいて、信号ＡＬＵ／ＢＰＵＯＰ、ＭＵＯＰ、
ＹＢＵＳＯＰ、ＹＡＵＯＰ、ＰＣＢＵＳＥおよびＹＡＢ
ＵＳＥに対してＮＯＰ信号を挿入する。しかし、複数サ
イクルステート・マシーン１６１４は、次のマシン・サ
イクルＭ２Ａにおいて、信号ＸＡＵＳＲＣ、ＸＡＢＵＳ
ＥおよびＸＡＵＯＰを挿入することにより、データ・メ
モリ１９００のスタック・ポインタ・レジスタ１８１７
（ｓｐ＋１）により指定された位置の内容を、図２９に
示されたコンディション・コード・レジスタ１６７４
（ＣＣＲ）にポップさせる。次のマシン・サイクルＭ２
Ｂにおいて、複数サイクルステート・マシーン１６１４
は、信号ＸＡＵＳＲＣ、ＸＡＢＵＳＥとＸＡＵＯＰに対
してＮＯＰ信号を挿入する。
【０２０６】イミディエート値復号器 イミディエート値復号器１６３０を図３１に示す。イミ
ディエート値復号器１６３０は、第一命令フェッチ・レ
ジスタ１６０４により出力されるビットＣＩ３９−１６
と、第二命令フェッチ・レジスタ１６０６により出力さ
れるビットＣＩ１５−ＣＩ０を受信する。ビットＣＩ３
９−０の受信に応じて、イミディエート値復号器１６３
０は、イミディエート値を抽出して、イミディエート値
データ線１６９８又は、Ｘデータ・バス１１０２に出力
する。そのために、イミディエート値復号器１６３０
は、概念的には、タイプ・コード復号器１６８２とフィ
ールド抽出器／復号器１６８３とで構成されている。
【０２０７】図８（ａ）〜図８（ｃ）を参照すると、タ
イプ・コード復号器１６８２は、コンポジット命令のビ
ットのうち、命令タイプ１１４９、１１５０、１１５２
〜１１５８、１１６０〜１１６３および１１６７のタイ
プ・コード・フィールド（ＴＹ）を含む可能性のあるす
べてのビットを受信する。これらはイミディエート値操
作に関係する命令タイプである。好ましい実施例では、
タイプ・コード復号器１６８２は、コンポジット命令の
最初の１３ビットＣＩ３９−２７を受信する。これは、
イミディエート値操作に関係する命令タイプのうち、命
令タイプ１１６７が最大のタイプ・コード・フィールド
（ＴＹ）を有しており、そのタイプ・コード・フィール
ド（ＴＹ）が１３ビット長であることに起因している。
【０２０８】受信されたビットＣＩ３９−２７から、タ
イプ・コード復号器１６８２は、コンポジット命令のタ
イプ・コード・フィールド（ＴＹ）を復号して、図８
（ａ）〜図８（ｃ）に列挙されている命令タイプの中か
ら、その命令タイプを決定する。命令が、命令タイプ１
１４９、１１５０、１１５２〜１１５８、１１６０〜１
１６３および１１６７のうちの１つである時には、タイ
プ・コード復号器１６８２は、フィールド抽出器／復号
器１６８３に対して、第一命令フェッチ復号器から受信
されるビットＣＩ３３−１６から抽出することができる
イミディエート値・フィールド（＄Ａｄｄｒｅｓｓ、＄
Ｄｉｓｐ、Ｓｔｅｐ Ｎｕｍｂｅｒ Ｍ、Ｒｅｐｅａｔ
Ｃｏｕｎｔ Ｎ、＄ＤＡＴＡ、＄Ｄａｔａ、＄Ｄ、＄
Ａ）の位置とサイズ（ビット長）を示す情報を提供す
る。言い換えると、タイプ・コード復号器１６８２は、
フィールド抽出器／復号器１６８３に対して、単一語命
令に見出されるイミディエート値の位置とサイズ、ある
いは、倍長語命令の第一語内に見出されるイミディエー
ト値の位置とサイズを提供する。
【０２０９】タイプ・コード復号器１６８２は、また、
フィールド抽出器／復号器１６８３に対して、倍長語命
令であるか単一語命令であるかという情報と、抽出され
たイミディエート値がイミディエート値データ線１６９
８および／又はＸデータ・バス１１０２上に出力すべき
かどうかという情報を提供する。しかし、決定された命
令タイプがイミディエート値操作に関係しない場合に
は、タイプ・コード復号器１６８２は、また、その情報
をフィールド抽出器／復号器１６８３に提供する。
【０２１０】フィールド抽出器１６８３は、コンポジッ
ト命令のビットのうち、命令タイプ１１４９、１１５
０、１１５２〜１１５８、１１６０〜１１６３および１
１６７のイミディエート値・フィールド（＄Ａｄｄｒｅ
ｓｓ、＄Ｄｉｓｐ、ＳｔｅｐＮｕｍｂｅｒ Ｍ、Ｒｅｐ
ｅａｔ Ｃｏｕｎｔ Ｎ、＄ＤＡＴＡ、＄Ｄａｔａ、＄
Ｄ、＄Ａ、＄Ａｄｄｒｅｓｓ／＄Ｄａｔａ）を含む可能
性があるすべてのビットを受信する。図８（ａ）〜図８
（ｃ）から明らかなように、好ましい実施例では、これ
は、コンポジット命令の３５ビットＣＩ３４−０であ
る。
【０２１１】単一語命令タイプ１１５２、１１５３〜１
１５７、１１６１および１１６７の場合、フィールド抽
出器／復号器１６８３には、タイプ・コード復号器から
次の情報が受信される；すなわち、（ａ）単一語命令が
復号されていることを示す情報、（ｂ）イミディエート
値データ線１６９８に出力されるべきイミディエート値
・フィールド（＄Ａｄｄｒｅｓｓ、＄Ｄｉｓｐ、Ｓｔｅ
ｐ Ｎｕｍｂｅｒ Ｍ、＄Ｄａｔａ）の、受信されたビ
ットＣＩ３４−１６における位置とサイズを示す情報、
および、（ｃ）命令タイプ１１５４については、Ｘデー
タ・バス１１０２上に出力されるべきイミディエート値
・フィールド（Ｒｅｐｅａｔ Ｃｏｕｎｔ Ｎ）の、ビ
ットＣＩ３４−１６におけるサイズと位置を示す情報。
【０２１２】これに応じて、フィールド抽出器／復号器
１６８３は、（ａ）イミディエート値・フィールド（＄
Ａｄｄｒｅｓｓ、＄Ｄｉｓｐ、Ｓｔｅｐ Ｎｕｍｂｅｒ
Ｍ、＄Ｄａｔａ）内に含まれるビットを抽出してイミ
ディエート値データ線１６９８に出力し、更に、（ｂ）
イミディエート値・フィールド（Ｒｅｐｅａｔ Ｃｏｕ
ｎｔ Ｎ）内に含まれるビットを抽出してＸデータ・バ
ス１１０２に出力する。
【０２１３】倍長語命令タイプ１１４９、１１５０、１
１６０、１１６２、１１６３の場合には、フィールド抽
出器／復号器１６８３にはタイプ・コード復号器から次
の情報が受信される；すなわち、（ａ）倍長語命令が復
号されていることを示す情報と、（ｂ）命令タイプ１１
４９、１１６０、１１６２、１１６３については、受信
されたビットＣＩ１５−０におけるイミディエート値・
フィールド（＄Ｄａｔａ／＄Ａｄｄｒｅｓｓ）と組み合
わされてイミディエート値データ線１６９８に出力され
るべきイミディエート値・フィールド（＄Ａ、＄ＤＡＴ
Ａ）のビットＣＩ３４−１６におけるサイズと位置を示
す情報と、そして、（ｃ）命令タイプ１１５０について
は、ビットＣＩ１５−０におけるイミディエート値・フ
ィールド（＄Ｄａｔａ／＄Ａｄｄｒｅｓｓ）と組み合わ
されてＸデータ・バス１１０２上に出力されるべきイミ
ディエート値・フィールド（＄ＤＡＴＡ）のビットＣＩ
３４−１６におけるサイズと位置を示す情報。
【０２１４】これに応じて、フィールド抽出器／復号器
１６８３は、（ａ）倍長語命令タイプ１１４９、１１６
０、１１６２、１１６３のイミディエート値・フィール
ド（＄Ａ、＄ＤＡＴＡ、および、＄Ａｄｄｒｅｓｓ／＄
Ｄａｔａ）に含まれるビットを抽出して、イミディエー
ト値データ線１６９８に出力し、そして、（ｂ）倍長語
命令１１５０のイミディエート値・フィールド（＄ＤＡ
ＴＡおよび＄Ａｄｄｒｅｓｓ／＄Ｄａｔａ）に含まれて
いるビットを抽出して、Ｘデータ・バス１１０２に出力
する。
【０２１５】イミディエート値復号器１６３０の実際の
構成では、タイプ・コード復号器１６８２とフィールド
抽出器／復号器１６８３の論理は、受信されたコンポジ
ット命令のビットＣＩ３９−０からイミディエート値を
抽出して出力するように、最小化され組み合わされる。
その結果、イミディエート値復号器１６３０は、タイプ
・コード・フィールド（ＴＹ）を復号して、イミディエ
ート値・フィールド（＄Ａｄｄｒｅｓｓ、＄Ｄｉｓｐ、
Ｓｔｅｐ Ｎｕｍｂｅｒ Ｍ、ＲｅｐｅａｔＣｏｕｎｔ
Ｎ、＄ＤＡＴＡ、＄Ｄａｔａ、＄Ｄ、＄Ａ、＄Ａｄｄ
ｒｅｓｓ／＄Ｄａｔａ）の位置とサイズとを決定すると
同時に、これらのフィールドを抽出し、出力する。
【０２１６】実行段階 図３、図４に示されているように、命令タイプの復号さ
れた命令により定義された操作を実行するための実行段
階は、前のマシン・サイクルＭ２の時点ｔ３で開始され
る。殆どの単一語命令の場合には、実行段階は、図３、
４に示されているように、次のマシン・サイクルＭ３の
時点ｔ４で終了する。しかし、図６に示されているよう
に、標準ブランチ命令あるいは復帰（リターン）命令の
場合には、実行段階は、余分のマシン・サイクルＭ２Ａ
とＭ２Ｂを通してつづき、マシン・サイクルＭ３の時点
ｔ４で終了する。図５を参照すると、倍長語命令の場合
には、実行段階はマシン・サイクルＭ１Ａの時点ｔ３で
開始され、マシン・サイクルＭ３の時点ｔ４で終了す
る。更に、データ・メモリ１９００へのアクセス時に、
何らかの競合が発生した場合には、実行段階はマシン・
サイクルＭ３Ｂの時点ｔ４で終了する。
【０２１７】レジスタ・ブロック 図２９に示されているように、レジスタ・ブロックに
は、コンディション・コード・レジスタ１６７４（ｃｃ
ｒ）と、コンディション・コード・レジスタ（ＣＣＲ）
制御器１６８５、および、セレクタ１６８６、１６８７
が含まれている。コンディション・コード・レジスタ
（ＣＣＲ）制御器１６８５は、コンディション・コード
復号器１６２７から、信号ＣＣ、ＵＮＣＯＮＤ、ＸＲＳ
ＥＬ、ＹＲＳＥＬおよびＸＤＢＵＳＯＰを受信する。
【０２１８】図１０を参照すると、データ・レジスタ１
７０２〜１７０９（ｘｄ０〜ｍ１）は、３個のサブ・レ
ジスタ、即ち、ガード・ビット・レジスタ１７０２
（ａ）〜１７０９（ａ）（ｘｄ０ｇ〜ｍ１ｇ）と、基本
精度レジスタ１７０２（ｂ）〜１７０９（ｂ）（ｘｄ０
ｈ〜ｍ１ｈ）と、拡張精度レジスタ１７０２（ｃ）〜１
７０９（ｃ）（ｘｄ０ｌ〜ｍ１ｌ）に細分割される。従
って、データ処理操作のために、ＡＬＵ１７１２とＢＰ
Ｕ１７１４の両方は、ＡＬＵあるいはＢＰＵ操作のため
に、データ・レジスタ１７０２〜１７０９（ｘｄ０〜ｍ
１）からそのソースＡおよび、ソースＢに５６ビット・
オペランドを受信する。
【０２１９】図２９を参照すると、これらのデータ処理
操作の結果として、レジスタ・ブロック１６１８は実行
装置（ＥＸＵ）１７００から次のようなフラグを受信す
る；すなわち、（ａ）ＡＬＵまたはＢＰＵ操作の時のベ
ース・ビットのための、１ビットの桁上げ（ｃａｒｒ
ｙ）または桁下げ（ｂｏｒｒｏｗ）フラグ（Ｃ）、
（ｂ）ＡＬＵまたはＢＰＵ操作の時のベース・ビットの
ための、１ビットのオーバフロー（あふれ）・フラグ
（Ｖ）、（ｃ）結果がゼロとなるＡＬＵまたはＢＰＵ操
作のための、１ビットのゼロ結果フラグ（Ｚ）、（ｄ）
結果が負（マイナス）となるＡＬＵまたはＢＰＵ操作の
ための、１ビットの負結果フラグ（Ｎ）、（ｅ）ＡＬＵ
やＢＰＵの操作におけるガード・ビットのための桁上げ
または桁下げフラグ（ＧＣ）、そして、（ｆ）ＡＬＵや
ＢＰＵの操作におけるガード・ビット部分のためのオー
バ・レンジ（ｏｖｅｒ ｒａｎｇｅ）フラグ（ＶＲ）、
の各種フラグである。
【０２２０】図１０に示されているように、Ｃ、Ｎ、
Ｚ、Ｖ、ＶＲあるいはＧＣフラグは、ＡＬＵ１７１２ま
たはＢＰＵ１７１４で生成することができる。
【０２２１】信号ＸＤＢＵＳＯＰが、レジスタからレジ
スタへのデータ転送を示すものでない時には、コンディ
ション・コード・レジスタ（ＣＣＲ）制御器１６８５は
セレクタ１６８６を制御するための制御信号を生成し、
それにより、コンディション・コード・レジスタ１６７
４（ｃｃｒ）のビット・レジスタ１６７４−０〜１６７
４−５に対して、実行装置（ＥＸＵ）１７００により生
成されたフラグＣ、Ｖ、Ｎ、Ｚ、ＧＣまたはＶＲをそれ
ぞれ供給させ、また、セレクタ１６８７を制御するため
の制御信号を生成し、それにより、格納されているＣ、
Ｖ、Ｎ、Ｚ、ＧＣ、またはＶＲフラグを出力させる。し
かし、コンディション・コード・レジスタ（ＣＣＲ）制
御器１６８５がレジスタからレジスタへの移動を示す信
号ＸＤＢＵＳＯＰを受信し、信号ＸＲＳＥＬがコンディ
ション・コード・レジスタ１６７４（ｃｃｒ）を特定す
る場合には、コンディション・コード・レジスタ１６７
４（ｃｃｒ）のビット・レジスタ１６７４−０〜１６７
４−５のそれぞれに、Ｘデータ・バス１１０２を通じ
て、Ｃ、Ｖ、Ｎ、Ｚ、ＧＣ、ＶＲまたはユーザーにより
セット可能なフラグ（Ｕ）をセットすることができる。
【０２２２】もし、復号された命令がコンディション・
コード・フィールド（ＣＣ）を有していないことを信号
ＵＮＣＯＮＤが示す場合、コンディション・コード・レ
ジスタ（ＣＣＲ）制御器１６８５は、コンディション・
コード・レジスタ１６７４（ｃｃｒ）を再新するための
ＵＰＤＡＴＥ信号を生成する。その結果、現命令の実行
段階時に、ＡＬＵ１７１２またはＢＰＵ１７１４により
Ｃ、Ｖ、Ｎ、Ｚ、ＧＣまたはＶＲのいずれかのフラグが
生成される場合、コンディション・コード・レジスタ１
６７４（ｃｃｒ）は、これら生成されたフラグを格納す
る。
【０２２３】しかし、復号された命令がコンディション
・コード・フィールド（ＣＣ）を有していることを信号
ＵＮＣＯＮＤが示す場合がある。表１は、４ビットのコ
ンディション・コード・フィールド（ＣＣ）で識別可能
な、２個の無条件ビット００００と０００１と１４個の
条件ビット００１０〜１１１１を列挙したものであり、
表中に、それぞれについての説明がなされている。
【０２２４】
【表１】
【０２２５】表１に示したように、１４個の条件００１
０〜１１１１と第二の無条件０００１は、このコンディ
ション・コード・フィールド（ＣＣ）を含む現命令が実
行される時に、ＡＬＵ１７１２またはＢＰＵ１７１４に
より生成されるフラグＣ、Ｖ、Ｎ、Ｚ、ＧＣまたはＶＲ
によりコンディション・コード・レジスタ１６７４（ｃ
ｃｒ）が再新されないことを示している。一方、無条件
００００は、このコンディション・コード・フィールド
（ＣＣ）を含む現命令が実行される時に生成されるフラ
グＣ、Ｖ、Ｚ、Ｎ、ＧＣまたはＶＲにより、コンディシ
ョン・コード・レジスタ１６７４（ｃｃｒ）が再新され
ることを示している。
【０２２６】コンディション・コード・レジスタ（ＣＣ
Ｒ）制御器１６８５が、復号された命令がコンディショ
ン・コード・フィールド（ＣＣ）を有していることを示
す信号ＵＮＣＯＮＤを受信すると、コンディション・コ
ード・レジスタ（ＣＣＲ）制御器１６８５はコンディシ
ョン・コード復号器１６７２により生成されたコンディ
ション・コード信号（ＣＣ）を復号する。それに応じ
て、コンディション・コード信号（ＣＣ）により１４個
の条件００１０〜１１１１のうちの１つ、または、第二
無条件０００１が特定される時には、制御器１６８５
は、コンディション・コード・レジスタ１６７４（ｃｃ
ｒ）を再新しないためのＵＰＤＡＴＥ信号を生成する。
一方、ＣＣ信号が第一無条件００００を特定する時に
は、コンディション・コード・レジスタ（ＣＣＲ）制御
器１６８５は、コンディション・コード・レジスタ１６
７４（ｃｃｒ）を再新するためのＵＰＴＡＴＥ信号を生
成する。
【０２２７】ＡＬＵ１７１２またはＢＰＵ１７１４によ
り生成されるフラグＣ、Ｎ、Ｚ、Ｖ、ＧＣまたはＶＲが
再新されないことを示すコンディション・コードを用い
ることには大きな利点がある。簡単に言うと、この利点
とは、それが無い場合にプログラムを実現するために用
いられるブランチ命令およびその他の命令の数を減少さ
せることができることである。
【０２２８】条件チェック・ブロック 図３２に共通復号装置１６００の条件チェック・ブロッ
ク１６１６を示す。条件チェック・ブロック１６１６に
は、コンディション・コード・フィールド復号器１６９
０と、コンディション・コード・フラグ復号器１６９１
と、比較器１６９２が含まれている。比較器１６９２
は、ＯＲゲート１６９４とＡＮＤゲート１６９３（ａ）
〜（ｎ）のセットで構成されている。ＡＮＤゲート１６
９３（ａ）〜（ｎ）のそれぞれは、表１に示された１４
個の条件（００１０〜１１１１）の１つに対応してい
る。
【０２２９】特定の命令の命令復号段階で、コンディシ
ョン・コード・フィールド復号器１６９０は、コンディ
ション・コード復号器１６２７から、ＣＣ信号（つま
り、その命令の、抽出されたコンディション・コード・
フィールド）とＵＮＣＯＮＤ信号とを受信する。無条件
付命令が復号されていることをＵＮＣＯＮＤ信号が示す
なら、命令の実行段階において、コンディション・コー
ド・フィールド復号器１６９０は、２進高位信号を比較
器１６９２のＯＲゲート１６９４に直接出力する。それ
に応じて、ＯＲゲート１６９２により出力されるＣＮＣ
Ｌ信号は、命令により定義され、現に実行されている操
作が完了されるべきことを示す。
【０２３０】しかし、条件付命令が復号されたことをＵ
ＮＣＯＮＤ信号が示す場合には、コンディション・コー
ド・フィールド復号器１６９０が受信したＣＣ信号を復
号することにより、表１に列挙されている２個の無条件
（００００と０００１）または、１４個の条件（００１
０〜１１１１）のうちのどれがＣＣ信号により定義され
るかを決定する。ＣＣ信号が２個の無条件（００００と
０００１）のうちのどちらか一方の条件を定義する時に
は、命令の実行段階で、コンディション・コード・フィ
ールド復号器１６９０は、２進高位信号を直接ＯＲゲー
ト１６９４に出力する。それに応じて、ＯＲゲート１６
９４により出力されるＣＮＣＬ信号は、命令により定義
され現に実行されている操作が完了されるべきことを示
す。
【０２３１】しかし、ＣＣ信号が、１４個の条件（００
１０〜１１１１）のうちの１つを定義する時には、命令
の実行段階で、コンディション・コード・フィールド復
号器１６９０が、適切なＡＮＤゲート１６９３（ａ）〜
（ｎ）に対して、２進高位信号を出力する。同時に、コ
ンディション・コード・フラグ復号器１６９１は、コン
ディション・コード・レジスタ１６７４（ｃｃｒ）のビ
ット・レジスタ１６７４−０〜１６７４−５および１６
７４−１０に現在格納されているフラグを受信する。そ
れに応じて、ＡＮＤゲート１６９３（ａ）〜（ｎ）のそ
れぞれに対応する（表１に示された）条件が現在存在し
ている時には、コンディション・コードフラグ復号器１
６９１は、２進高位信号をＡＮＤゲート１６９３（ａ）
〜（ｎ）の各々に出力する。対応する条件が存在してい
ない時には、コンディション・コード・フラグ復号器１
６９１は、対応するＡＮＤゲート１６９３（ａ）〜
（ｎ）に２進低位信号を出力する。
【０２３２】その結果、ＣＣ信号により定義された条件
が現に存在する時には、対応するＡＮＤゲート１６９３
（ａ）〜（ｎ）は、ＯＲゲート１６９４に対して２進高
位信号を提供する。これに応じて、ＯＲゲート１６９４
により出力されるＣＮＣＬ信号は、命令により定義さ
れ、現に実行されている操作が完了されるべきことを示
す。しかし、ＣＣ信号により定義された条件が現在存在
しない時には、対応するＡＮＤゲートに対して、２進低
位信号を提供する。それに応じて、ＯＲゲート１６９４
により出力されるＣＮＣＬ信号は、命令により定義さ
れ、現在実行されつつある操作がキャンセルされるべき
ことを示す。
【０２３３】ＥＸＵの操作 図１０は、実行装置（ＥＸＵ）１７００のアーキテクチ
ャを示したものである。ローカル実行装置（ＥＸＵ）制
御器１７５０は、復号された命令の実行のために共通復
号装置１６００により生成されるいくつかの信号を受信
する。
【０２３４】信号ＡＬＵ／ＢＰＵＯＰに応じて、ローカ
ル実行装置（ＥＸＵ）制御器１７５０は、ＡＬＵ１７１
２およびＢＰＵ１７１４に提供される制御信号を生成す
る。ＡＬＵ、ＢＰＵ操作および、ＡＬＵとＢＰＵの組み
合わせ（つまり、割算）の操作を定義する図９（ａ）〜
図９（ｇ）に示された各種の命令に対しては、これらの
信号がＡＬＵ１７１２およびＢＰＵ１７１４を制御し
て、これらの操作を実行させる。
【０２３５】信号ＭＵＯＰに応じて、ローカル実行装置
（ＥＸＵ）制御器１７５０は、ＭＵ１７１６に提供され
る制御信号を生成する。ＭＵの操作を定義する図９
（ａ）〜図９（ｇ）に示された各種の命令に対しては、
これらの制御信号が、ＭＵ１７１６を制御して、これら
の操作を実行させる。
【０２３６】すでに説明され、また、図１０にも示され
ているように、データ・レジスタ１７０２〜１７０９
（ｘｄ０〜ｍ１）の各々には、ガード・ビット・レジス
タ１７０２（ａ）〜１７０９（ａ）（ｘｄ０ｇ〜ｍ１
ｇ）と、基本精度レジスタ１７０２（ｂ）〜１７０９
（ｂ）（ｘｄ０ｈ〜ｍ１ｈ）と、拡張精度レジスタ１７
０２（ｃ）〜１７０９（ｃ）（ｘｄ０ｌ〜ｍ１ｌ）が含
まれている。レジスタ１７０２〜１７０９（ｘｄ０〜ｍ
１）の各１つのレジスタは５６ビットのデータ語（また
は、オペランド）を格納している。つまり、ガード・ビ
ット・レジスタ１７０２（ａ）〜１７０９（ａ）（ｘｄ
０ｇ〜ｍ１ｇ）が最初の８ビットを、基本精度レジスタ
１７０２（ｂ）〜１７０９（ｂ）（ｘｄ０ｈ〜ｍ１ｈ）
が次の２４ビットを、そして、拡張精度レジスタ１７０
２（ｃ）〜１７０９（ｃ）（ｘｄ０ｌ〜ｍ１ｌ）が最後
の２４ビットを格納している。データ処理操作に対して
は、全体のレジスタ１７０２〜１７０９が、内部バス１
７４２、１７４４により提供された５６ビットのデータ
語を格納するために、そしてさらに、５６ビットのデー
タ語を内部バス１７３４〜１７３７に出力するために用
いられる。しかし、Ｘデータ・バス１１０２とＹデータ
・バス１１０４への、あるいは、それからのデータ転送
のためには、サブ・レジスタ１７０２（ａ）〜１７０９
（ｂ）の各々にアクセスすることができる。
【０２３７】ローカル実行装置（ＥＸＵ）制御器１７５
０は、信号ＡＬＵＳＲＣＡ、ＡＬＵＳＲＣＢ、ＭＵ／Ｂ
ＰＵＳＲＣＡ、ＭＵ／ＢＰＵＳＲＣＢに応じてセレクタ
１７３０〜１７３２に提供されるソース制御信号を生成
する。
【０２３８】信号ＡＬＵＳＲＣＡについては、ローカル
実行装置（ＥＸＵ）制御器１７５０により生成されたソ
ース制御信号がセレクタ１７３０〜１７３２を制御し
て、レジスタ１７０２〜１７０９（ｘｄ０〜ｍ１）のう
ち信号ＡＬＵＳＲＣＡにより指定されたレジスタに格納
されている５６ビットのデータを、５６ビット内部ＡＬ
ＵＳＲＣＡバス１７３４に出力させる。図８（ａ）〜図
８（ｃ）を参照すると、これは、命令タイプ１１３４〜
１１３９、１１４２、１１４３、１１４６および１１５
１のうちの復号された命令に対して発生する。信号ＡＬ
ＵＳＲＣＢについては、これらの制御信号はセレクタ１
７３０〜１７３２を制御し、レジスタ１７０２〜１７０
９（ｘｄ０〜ｍ１）のうちの信号ＡＬＵＳＲＣＢにより
指定されたレジスタに格納されている５６ビットのデー
タを５６ビット内部ＡＬＵＳＲＣＢバス１７３５に出力
する。図８（ａ）〜図８（ｃ）を参照すると、これは命
令タイプ１１３４〜１１４６、１１５１および１１５９
のうちの復号された命令に対して発生する。
【０２３９】信号ＭＵ／ＢＰＵＳＲＣＡについては、こ
れらの制御信号がセレクタ１７３０〜１７３２を制御
し、レジスタ１７０２〜１７０９（ｘｄ０−ｍ１）のう
ちのＭＵ／ＢＰＵＳＲＣＡ信号により指定されたレジス
タに格納されている５６ビットのデータを、５６ビット
内部ＭＵ／ＢＰＵＳＲＣＡバス１７３６に出力させる。
【０２４０】最後に、信号ＭＵ／ＢＰＵＳＲＣＢについ
ては、これらの信号がセレクタ１７３０〜１７３２を制
御して、レジスタ１７０２〜１７０９（ｘｄ０〜ｍ１）
のうちのＭＵ／ＢＰＵＳＲＣＢ信号により指定されたレ
ジスタに格納されている５６ビットのデータを５６ビッ
ト内部ＭＵ／ＢＰＵＳＲＣＢバス１７３７に出力させ
る。図８（ａ）〜図８（ｃ）を参照すると、これらのこ
とは、命令タイプ１１３４〜１１４６、１１５１および
１１５９のうち復号された命令に対して発生し得る。
【０２４１】ローカル実行装置（ＥＸＵ）制御器１７５
０はまた、信号ＡＬＵＤＳＴとＭＵ／ＢＰＵＤＳＴに応
じて、セレクタ１７３８〜１７４０に提供されるディス
ティネーション制御信号を生成する。信号ＡＬＵＤＳＴ
については、ローカル実行装置（ＥＸＵ）制御器１７５
０により生成された制御信号がセレクタ１７３８〜１７
４０を制御し、５６ビットＡＬＵＤＳＴバス１７４２か
らの５６ビットのデータを、レジスタ１７０２〜１７０
９（ｘｄ０〜ｍ１）のうちＡＬＵＤＳＴ信号により指定
されたレジスタに入力させる。信号ＭＵ／ＢＰＵＤＳＴ
については、ローカル実行装置（ＥＸＵ）制御器１７５
０により生成された制御信号がセレクタ１７３８〜１７
４０を制御し、５６ビットＭＵ／ＢＰＵＤＳＴバス１７
４４からの５６ビットのデータを、レジスタ１７０２〜
１７０９（ｘｄ０〜ｍ１）のうちＭＵ／ＢＰＵＤＳＴ信
号により指定されたレジスタに入力させる。
【０２４２】上記の考察から、また、図８（ａ）〜図８
（ｃ）および図９（ａ）〜図９（ｉ）に示唆されている
ように、実行装置（ＥＸＵ）１７００は、ＡＬＵ、ＢＰ
ＵまたはＭＵの単一操作（命令タイプ１１３６、１１３
７、１１４０〜１１４５、１１４９、１１５１、１１５
７、１１５９および１１６１）と、ＡＬＵおよびＢＰＵ
の並列操作（命令タイプ１１５１に対する分割操作）
と、ＡＬＵおよびＭＵの並列操作（命令タイプ１１３
４、１１３５、１１３８、１１３９および１１４６）を
実現するように設計されていることが明らかである。さ
らに、この構成は、これらの命令タイプのうちの１つに
より定義されるＡＬＵ、ＢＰＵまたはＭＵの各操作に対
して、２つまでのソース・レジスタと１つの別個のディ
スティネーション・レジスタを提供するように設計され
ている。それに加えて、８個のレジスタ１７０２〜１７
０９（ｘｄ０〜ｍｄ１）の各々は、ＡＬＵ１７１２、Ｂ
ＰＵ１７１４またはＭＵ１７１６による操作のための第
一ソース（Ａ）、第二ソース（Ｂ）またはディスティネ
ーションとなることができる。しかし、図８（ａ）〜図
８（ｃ）および図９（ａ）〜図９（ｉ）に示されている
ように、ソースまたはディスティネーションとして選択
することができるレジスタ１７０２〜１７０９（ｘｄ０
〜ｍ１）の数とタイプは命令タイプにより制限されてい
る。
【０２４３】信号ＩＮＴＥＧに応じて、ローカル実行装
置（ＥＸＵ）制御器１７５０は、ＡＬＵ１７１２または
ＢＰＵ１７１４に提供される整数演算制御信号を生成す
る。これらの制御信号はＡＬＵ１７１２または乗算器
（ＭＵ）１７１６を制御し、図９（ａ）〜図９（ｇ）に
列挙された整数演算に関係する命令のための整数演算操
作を実行させる。一方、信号ＦＲＡＣが受信されると、
ローカル実行装置（ＥＸＵ）制御器１７５０はＡＬＵ１
７１２または乗算器（ＭＵ）１７１６を制御するための
制御信号を生成し、小数部演算操作を実行させる。
【０２４４】ローカル実行装置（ＥＸＵ）制御器１７５
０は、信号ＡＬＵＳＨＦＴに応じて、ＡＬＵ１７１２と
セレクタ１７４６に提供されるシフト制御信号を生成す
る。
【０２４５】セレクタ１７４６に受信されたシフト制御
記号はセレクタ１７４６を制御し、シフト・レジスタ１
７２０および１７２２（ｓｈａおよびｓｈｂ）のうちの
１つに格納されているシフト・コードをＡＬＵ１７１２
のソースＢシフタ１７５２または、ＡＬＵ１７１２の出
力シフタ１７５３に提供させる。ＡＬＵ１７１２に受信
されたシフト制御信号は、ソースＢシフタ１７５２を制
御してソースＢオペランドをシフトさせるかまたは、Ａ
ＬＵ出力シフタ１７５３を制御してセレクタ１７４６に
より提供されたシフトコードに指示された量だけＡＬＵ
出力をシフトさせて丸める。これらの制御信号はＡＬＵ
１７１２を制御し、それにより、図９（ａ）〜図９
（ｇ）に列挙されているＡＬＵの操作によるビットシフ
トに関係する命令に関して示されているシフト機能が実
行される。
【０２４６】信号ＩＭＭＤＥにより、ＡＬＵ１７１２の
ソースＢに対するレジスタの代わりにイミディエート値
を用いるべきことを示されている場合、ローカル実行装
置（ＥＸＵ）制御器１７５０はバッファ１７５１とセレ
クタ１７３０〜１７３２に提供される制御信号を生成
し、それにより、内部ＡＬＵＳＲＣＢバス１７３５に
は、レジスタ１７０２〜１７０９（ｘｄ０〜ｍ１）の１
つからのデータではなく、イミディエート値データ線１
６９８上のイミディエート値が提供される。これは、命
令タイプ１１４９、１１５７、１１６１のうちの１つ
が、共通復号装置１６００により復号される時に発生す
る。しかし、信号ＩＭＭＤＥにより、レジスタの内容が
ＡＬＵ１７１２のソースＢに対して使用すべきであるこ
とが示される場合、ローカル実行装置（ＥＸＵ）制御器
１７５０はバッファ１７５２とセレクタ１７３０〜１７
３２に提供される制御信号を生成し、それにより、イミ
ディエート値データ線１６９８上のイミディエート値の
代わりに、レジスタ１７０２〜１７０９（ｘｄ０〜ｍ
１）のうちの１つからのデータがＡＬＵＳＲＣＢバス１
１３５に提供される。図８（ａ）〜図８（ｃ）を参照す
ると、これは、命令タイプ１１３４〜１１４６、１１５
１、１１５９のうちの１つが共通復号装置１６００によ
り復号される時に生じる。
【０２４７】ローカル実行装置（ＥＸＵ）制御器１７５
０は、信号ＡＤＤＷＣに応じて、ＡＬＵ１７１２に提供
される制御信号を生成する。これらの制御信号は、ＡＬ
Ｕ１７１２を制御し、命令タイプ１１４６と１１４９に
対して図９（ｇ）に示されている桁上げ付き加算または
桁下げ付き減算の操作を実行させる。
【０２４８】信号ＤＳＴＥが、ディスティネーション・
レジスタがイネーブルにされるべきことを示す場合、ロ
ーカル実行装置（ＥＸＵ）制御器１７５０は、レジスタ
１７０２〜１７０９（ｘｄ０〜ｍ１）に提供され、これ
らのレジスタをイネーブルにするための制御信号を生成
し、Ｘデータ・バス１１０２、Ｙデータ・バス１１０
４、内部ＡＬＵＤＳＴバス１７４２または内部ＭＵ／Ｂ
ＰＵＤＳＴバス１７４４により提供されるデータを、セ
レクタ１７３８〜１７４０を介して格納させる。
【０２４９】図８（ａ）〜図８（ｃ）を参照すると、こ
れは、データ処理操作に関係し、ディスティネーション
・フィールド（ＤＳＴ、Ｄ１またはＤ２）を含む命令タ
イプ１１３４〜１１４６、１１４９〜１１５１、１１５
７、１１５９および１１６１に対して発生する。しか
し、信号ＤＳＴＥがそうではないことを示している場合
には、ローカル実行装置（ＥＸＵ）制御器１７５０は制
御信号を生成してレジスタ１７０２〜１７０９（ｘｄ０
〜ｍ１）に提供し、Ｘデータ・バス１１０２、Ｙデータ
・バス１１０４、内部ＡＬＵＤＳＴバス１７４２または
内部ＭＵ／ＢＰＵＤＳＴバス１７４４により提供される
データの、セレクタ１７３８〜１７４０を介する格納に
関してこれらのレジスタをディスエーブルにする。これ
は、データ処理操作に関係するが、ディスティネーショ
ン・フィールド（ＤＳＴ、Ｄ１またはＤ２）を含まない
図９（ｆ）の命令タイプ１１５１の各種の命令に対して
発生する。
【０２５０】ローカルＡＵ制御器１８５０と同様に、ロ
ーカル実行装置（ＥＸＵ）制御器１７５０は、信号ＸＲ
ＳＥＬ、ＹＲＳＥＬ、ＸＤＢＵＳＯＰ、ＹＤＢＵＳＯＰ
に応じて、セレクタ１７３０〜１７３２およびセレクタ
１７３８〜１７４０に提供されるデータ転送制御信号を
生成する。
【０２５１】すでに言及されたように、信号ＸＤＢＵＳ
ＯＰはデータがデータ・メモリ１９００に記憶またはプ
ッシュされるべきことを示す場合がある。これが当ては
まる場合であって、更に、その実行のために、信号ＸＲ
ＳＥＬがデータ・レジスタ１７０２（ａ）〜１７０９
（ｃ）（ｘｄ０ｇ〜ｍ１ｌ）のうちの１つのレジスタま
たはシフト制御レジスタ１７２０および１７２２（ｓｈ
ａおよびｓｈｂ）のうちの１つのレジスタを指定する場
合には、ローカル実行装置（ＥＸＵ）制御器１７５０
は、セレクタ１７３０、１７３１、１７３２、１７４６
のうちの適切なセレクタに提供される制御信号を生成
し、そのセレクタを制御して、レジスタのうちの信号Ｘ
ＲＳＥＬにより指定されたレジスタに格納されているデ
ータを、Ｘデータ・バス１１０２に出力させる。図８
（ａ）〜図８（ｃ）を参照すると、これは、復号された
命令が１１３４、１１３６、１１３９、１１４０、１１
４３、１１４５、１１４７、１１６５、１１６６の命令
タイプであるもの対して発生し得る。
【０２５２】しかし、信号ＸＤＢＵＳＯＰは、また、デ
ータがデータ・メモリ１９００からレジスタにロードま
たはポップされるべきこと、あるいは、イミディエート
値がレジスタにロードされべきことを示すことがある。
従って、これが当てはまる場合で、かつ、その実施のた
めに、信号ＸＲＳＥＬがレジスタ１７０２（ａ）〜１７
０９（ｃ）（ｘｄ０ｇ〜ｍ１ｌ）のうちの１つのレジス
タまたはレジスタ１７２０と１７２２（ｓｈａとｓｈ
ｂ）のうちの１つを指定する場合には、ローカル実行装
置（ＥＸＵ）制御器１７５０は、セレクタ１７３８、１
７３９、１７４０、１７４８のうちの適切なセレクタに
提供される制御信号を生成し、そのセレクタを制御し
て、レジスタのうちの信号ＸＲＳＥＬにより指定された
レジスタに、Ｘデータ・バス１１０２からのデータを入
力させる。これは、復号された命令が、命令タイプ１１
３４〜１１３８、１１４０〜１１４２、１１４４、１１
４７、１１５０、１１５５、１１５６、１１６０、１１
６５または１１６６であるものに対して発生し得る。
【０２５３】信号ＹＤＢＵＳＯＰが、データがレジスタ
からデータ・メモリ１９００に記憶されるべきことを示
しており、信号ＹＲＳＥＬがレジスタ１７０２（ａ）〜
１７０９（ｃ）（ｘｄ０ｇ〜ｍ１ｌ）のうちの１つまた
はレジスタ１７２０と１７２２（ｓｈａとｓｈｂ）のう
ちの１つを指定している場合には、ローカル実行装置
（ＥＸＵ）制御器１７５０は、セレクタ１７３０、１７
３１、１７３２、１７４６のうちの適切な１つに提供さ
れる制御信号を生成し、そのセレクタを制御して、信号
ＹＲＳＥＬにより指定されたレジスタに格納されている
データをＹデータ・バス１１０４に出力させる。図８
（ａ）〜図８（ｃ）を参照すると、これは、復号された
命令が並列データ転送操作を定義する命令タイプ１１３
４、１１３６、１１４０および１１４７のものに対して
発生する。
【０２５４】しかし、信号ＹＤＢＵＳＯＰが、データが
データ・メモリ１９００からレジスタにロードされるべ
きことを示しており、信号ＹＲＳＥＬが、データ・レジ
スタ１７０２（ａ）〜１７０９（ｃ）（ｘｄ０ｇ〜ｍ１
ｌ）のうちの１つまたはレジスタ１７２０と１７２２
（ｓｈａとｓｈｂ）のうちの１つを指定している場合に
は、ローカル実行装置（ＥＸＵ）制御器１７５０は、セ
レクタ１７３８、１７３９、１７４０、１７４８のうち
の適切なセレクタに提供される制御信号を生成し、その
セレクタを制御して、信号ＹＲＳＥＬにより指定された
レジスタに、Ｙデータ・バス１１０４からのデータを入
力させる。これは、復号された命令が、並列データ転送
操作を定義する命令タイプ１１３４〜１１３７、１１４
０、１１４１、１１４７の場合に発生し得る。
【０２５５】信号ＸＤＢＵＳＯＰが、１つのレジスタか
ら他のレジスタにデータが移動されるべきことを示して
おり、信号ＸＲＳＥＬがデータ・レジスタ１７０２
（ａ）〜１７０９（ｃ）（ｘｄ０ｇ〜ｍ１ｌ）のうちの
１つまたはレジスタ１７２０と１７２２（ｓｈａとｓｈ
ｂ）のうちの１つを指定している場合には、ローカル実
行装置（ＥＸＵ）制御器１７５０は、セレクタ１７３
０、１７３１、１７３２のうちの適切なセレクタに提供
される制御信号を生成し、そのセレクタを制御して、デ
ータ・レジスタ１７０２（ａ）〜１７０９（ｃ）（ｘｄ
０ｇ〜ｍ１ｌ）のうち信号ＸＲＳＥＬにより指定された
レジスタからＸデータ・バス１１０２上にデータを出力
させる。さらに、この場合、信号ＹＲＳＥＬがデータ・
レジスタ１７０２（ａ）〜１７０９（ｃ）（ｘｄ０ｇ〜
ｍ１ｌ）のうちの１つのレジスタを指定する場合には、
ＥＸＵ制御器は、セレクタ１７３８、１７３９、１７４
０のうちの適切なレジスタに提供される制御信号を生成
し、そのセレクタを制御して、レジスタのうち信号ＹＲ
ＳＥＬにより指定されたレジスタにＸデータ・バス１１
０２からのデータを受信させる。これは、復号された命
令がレジスタからレジスタへの（つまり、移動）データ
転送操作を定義する命令タイプ１１４８のものである場
合に発生し得る。
【０２５６】ローカル実行装置（ＥＸＵ）制御器１７５
０は、さらに、クロック信号ＣＫ０とＣＫ１を受信す
る。これらのクロック信号は、すでに説明した制御信号
の生成時に正しいタイミングを得るためにローカルＥＸ
Ｕ復号器１７５０により使用され、それにより、図３に
示された標準パイプラインを実現することができる。
【０２５７】ローカル実行装置（ＥＸＵ）制御器１７５
０にはさらに、共通復号装置１６００の条件チェック・
ブロック１６１６から信号ＣＡＮＣＥＬが受信される。
これに応じて、ローカル実行装置（ＥＸＵ）制御器１７
５０は制御信号を生成し、それによりデータ・レジスタ
１７０２（ａ）〜１７０９（ｃ）とシフト制御レジスタ
１７２０と１７２２（ｓｈａとｓｈｂ）を制御して、Ｘ
テータバス１１０４、Ｙデータ・バス１１０４、内部Ａ
ＬＵＤＳＴバス１７４２または内部ＭＵ／ＢＰＵＤＳＴ
バス１７４４からセレクタ１７３８〜１７４０または１
７４８を介して送られるいかなるデータをも格納しない
ようにさせる。
【０２５８】さらに、ローカル実行装置（ＥＸＵ）制御
器１７５０は、並列アービタ２１００から信号ＳＴＡＬ
Ｌを受信することがある。この信号を受信した場合に
は、制御器１７５０は制御信号を生成し、それによりデ
ータ・レジスタ１７０２（ａ）〜１７０９（ｃ）および
シフト制御レジスタ１７２０、１７２２（ｓｈａ、ｓｈ
ｂ）を制御して、Ｘデータ・バス１１０２、Ｙデータ・
バス１１０４、内部ＡＬＵＤＳＴバス１７４２または内
部ＭＵ／ＢＰＵＤＳＴバス１７４４からセレクタ１７３
８〜１７４０または１７４８を介して送られるいかなる
データも格納しないようにさせる。図７に示されている
ように、これは、アクセス競合が並列アービタ２１００
により解決されるまで、マシン・サイクルＭ３Ａおよび
Ｍ３Ｂの少なくとも１つに対して発生し得る。
【０２５９】ＰＣＵ 図１２にプログラム制御装置（ＰＣＵ）１５００のアー
キテクチャを示す。ローカルＰＣＵ制御器１５５０は、
復号された命令を実行するために共通復号装置１６００
により生成されるいくつかの信号を受信する。
【０２６０】信号ＰＣＵＯＰに応じて、ローカルプログ
ラム制御装置（ＰＣＵ）制御器１５００は、ＰＣＵ１５
００の様々な構成要素に提供される制御信号を生成す
る。
【０２６１】図８（ａ）〜図８（ｃ）を参照すると、ノ
ンプログラム制御命令タイプ１１３４〜１１５１、１１
５５〜１１６１、１１６５、１１６６および１１７０が
共通復号装置１６００により復合されると、信号ＰＣＵ
ＯＰは、プログラムアドレスレジス１５０２（ｐｃ０）
の内容がインクリメントされるべきことを示す。これに
応じて、ＰＣＵ制御器１５５０は、これを実現するため
に、プログラムアドレスレジス１５０２（ｐｃ０）、セ
レクタ１５１４、セレクタ１５１６そして加算器１５０
６に提供される制御信号を生成する。
【０２６２】図９（ｉ）を参照すると、信号ＰＣＵＯＰ
は、ループ、呼び出し（コール）、ブランチ（ｇｏｔ
ｏ）またはブレークアウトの命令が復号されていること
を示すことがある。これが当てはまり、さらに、信号Ｒ
ＥＬＢが、相対ブランチ操作が実現されないことを示し
ている場合には、ローカルＰＣＵ制御器１５５０は、セ
レクタ１５１４、１５１６、１５１８、加算器１５０
６、バッファ１５２０およびプログラムアドレスレジス
１５０２（ｐｃ０）に提供される制御信号を生成し、
（ａ）Ｘデータ・バス１１０２上のアドレスを獲得し、
そして（ｂ）そのアドレスをプログラムアドレスレジス
１５０２（ｐｃ０）に格納させる。このアドレスは、次
の命令フェッチ段階においてＰＣアドレス・バス１１１
６上に出力されることになる。
【０２６３】しかし、信号ＰＣＵＯＰが、ループ、呼び
出し（コール）、ブランチ（分岐、ｇｏｔｏ）またはブ
レークアウト命令が復号されたことを示し、かつ、信号
ＲＥＬＢが、相対ブランチ操作が実現されるべきこと示
している場合には、ローカルＰＣＵ制御器１５５０は、
セレクタ１５１４、１５１６、１５１８、加算器１５０
６、バッファ１５２０およびプログラムアドレスレジス
１５０２（ｐｃ０）に提供される信号を生成し、（ａ）
イミディエート値・アドレスをイミディエート値データ
線１６９８またはＸデータ・バス１１０２から獲得し、
（ｂ）そのイミディエート値・アドレスをプログラムア
ドレスレジス１５０２（ｐｃ０）が出力するアドレスに
加算し、そして、（ｃ）それをそのレジスタに戻して格
納させる。このアドレスは、次の命令フェッチ段階にお
いてＰＣアドレス・バス１１１６上に出力されることに
なる。
【０２６４】信号ＰＣＵＯＰはまた、リピート命令が復
号されたことを示す場合がある。その場合には、ローカ
ルＰＣＵ制御器１５５０は、セレクタ１５１４、１５１
８、１５２４、１５２２、加算器１５０６、バッファ１
５２０、リピート開始レジスタ１５１０（ｒｓ）、リピ
ート・カウンタ・レジスタ１５０８（ｒｃ）およびリピ
ート終了レジスタ１５０９（ｒｅ）に提供される制御信
号を生成し、それにより、（ａ）リピート・カウント値
をＸデータ・バス１１０２から獲得し、それをリピート
・カウンタ・レジスタ１５０８（ｒｃ）に格納させ、
（ｂ）ステップ・ナンバー値（増分）をイミディエート
値データ線１６９８から獲得し、それをプログラムアド
レスレジス１５０４（ｐｃ２）により提供されるアドレ
スに加算してリピート終了レジスタ１５０９（ｒｅ）に
格納し、そして、（ｃ）プログラムアドレスレジス１５
０３（ｐｃ１）に格納されているアドレスを獲得し、そ
れをリピート開始レジスタ１５１０（ｒｓ）に格納させ
る。
【０２６５】ローカルＰＣＵ制御器１５５０はまた、信
号ＸＲＳＥＬ、ＹＲＳＥＬ、ＸＤＢＵＳＯＰ、ＹＤＢＵ
ＳＯＰに応じて、バッファ１５２６〜１５３２に提供さ
れるデータ転送制御信号を生成する。
【０２６６】信号ＸＤＢＵＳＯＰは、データがレジスタ
からデータ・メモリ１９００に記憶またはプッシュされ
るべきことを示す場合がある。これが当てはまり、か
つ、これを実現するために、信号ＸＲＳＥＬがレジスタ
１５０２、１５０５、１５０８〜１５１１のうちの１つ
を指定する場合には、ローカルＰＣＵ制御器１５５０
は、バッファ１５３２に、また、バッファ１５２６〜１
５３１のうちの１つに提供される制御信号を生成し、そ
れによりこれらのバッファを制御して、レジスタのうち
信号ＸＲＳＥＬにより指定されたレジスタに格納されて
いるデータをＸデータ・バス１１０２上に出力させる。
図８（ａ）〜図８（ｃ）を参照すると、これは復号され
た命令が命令タイプ１１５５、１１５６、１１６０およ
び１１６５のものである場合に発生し得る。
【０２６７】一方、信号ＸＤＢＵＳＯＰは、データがデ
ータ・メモリ１９００からレジスタへロードまたはポッ
プされるべきこと、あるいは、イミディエート値がレジ
スタにロードされるべきこと示す場合がある。これが当
てはまり、さらに、信号ＸＲＳＥＬが、これを実現する
ために、レジスタ１５０２、１５０５、１５０８〜１５
１１のうちの１つのレジスタを指定する場合には、ロー
カルＰＣＵ制御器１５５０は、バッファ１５２０に対
し、また、バッファ１５２６〜１５３１のうちの１つに
対して提供される制御信号を生成し、それによりこれら
のバッファを制御してＸデータ・バス１１０２からのデ
ータを信号ＸＲＳＥＬにより指定されたレジスタに出力
させる。これは、復号された命令が、命令タイプ１１５
０、１１５５、１１５６、１１６０および１１６５のも
のである場合に発生し得る。
【０２６８】信号ＸＤＢＵＳＯＰが、データが１つのレ
ジスタから他のレジスタに移動されるべきことを示して
おり、かつ信号ＸＲＳＥＬがレジスタ１５０２、１５０
５、１５０８〜１５１１のうちの１つを指定する場合に
は、ローカルＰＣＵ制御器１５５０は、バッファ１５３
２に対し、また、バッファ１５２６〜１５３１のうちの
１つに対して提供される制御信号を生成し、これらのバ
ッファを制御して、レジスタのうち信号ＸＲＳＥＬによ
り指定されたレジスタからＸデータ・バス１１０２にデ
ータを出力させる。さらに、その場合、信号ＹＲＳＥＬ
がレジスタ１５０２、１５０５、１５０８〜１５１１の
うちの１つを指定する時は、ローカルＰＣＵ制御器１５
５０は、バッファ１５２０に対し、また、バッファ１５
２６〜１５３１のうちの１つに対して提供される制御信
号を生成し、それによりこれらのバッファを制御して、
レジスタのうち信号ＹＲＳＥＬにより指定されたレジス
タに対して、Ｘデータ・バス１１０２からのデータを受
信させる。これは、復号された命令がレジスタからレジ
スタへの（つまり、移動）データ転送操作を定義する命
令タイプ１１４８の場合に発生し得る。
【０２６９】ローカルＰＣＵ制御器１５５０にはまた、
クロック信号ＣＫ０とＣＫ１が受信される。これらのク
ロック信号は、ローカルＰＣＵ制御器１５５０により、
すでに説明した制御信号を生成する場合にタイミングを
正しく取るために使用され、それにより、図３に示され
た標準パイプラインを実現することができる。
【０２７０】さらに、ローカルＰＣＵ制御器１５５０に
は、並列アービタ２１００の提供する信号ＳＴＡＬＬが
受信される。この信号を実際に受信すると、制御器１５
５０は制御信号を生成し、レジスタ１５０２〜１５０
５、１５０８〜１５１１を制御して、受信されたいかな
るデータをも格納しないようにさせる。図７に示されて
いるように、これは、アクセス競合が並列アービタ２１
００により解決されるまで、Ｍ３ＡとＭ３Ｂの少なくと
も１つのマシン・サイクルに対して発生する。
【０２７１】アドレス・ユニット（ＡＵ）の操作 図１１はアドレス・ユニット（ＡＵ）１８００のアーキ
テクチャを示したものである。ローカルＡＵ復号器／制
御器１８５０には、共通復号装置１６００で復号された
命令を実行するために、共通復号装置１６００により生
成されたいくつかの信号が受信される。
【０２７２】図１１に示されているように、アドレス・
レジスタ１８０２〜１８０９（ｘａ０〜ｙａ３）の各々
とスタック・ポインタ・レジスタ１８１６（ｓｐ）と１
８１７（ｓｐ＋１）の各々は１８ビットのアドレスを格
納している。さらに、インデックス・レジスタ１８１８
と１８２０（ｉ０とｉ１）は、１８ビットのインデック
ス値（つまり、偏位値）を格納している。
【０２７３】ローカルＡＵ制御器１８５０はオペランド
・アドレス・ソース制御信号を生成し、その信号は、信
号ＸＡＵＳＲＣとＹＡＵＳＲＣに応じて、セレクタ１８
３０とバッファ１８３１、１８３２に提供される。
【０２７４】信号ＸＡＵＳＲＣが、アドレス・レジスタ
１８０２〜１８０９（ｘａ０〜ｙａ３）のうちの１つま
たはスタック・ポインタ・レジスタ１８１６（ｓｐ）ま
たは１８１７（ｓｐ＋１）を指定する時には、ローカル
ＡＵ制御器１８５０により生成されたオペランド・アド
レス・ソース制御信号がセレクタ１８３０を制御して、
これらのレジスタのうち信号ＸＡＵＳＲＣにより指定さ
れたレジスタにより出力されるデータの１８ビットを１
８ビット内部ＸＡＵＳＲＣバス１８３４とＸアドレス・
バス１１０８に出力させる。図８（ａ）〜図８（ｃ）を
参照すると、これは、復号された命令が、命令タイプ１
１３４〜１１４５、１１４７、１１６５、１１６６のも
のである場合に発生し得る。
【０２７５】信号ＸＡＵＳＲＣが、イミディエート値ア
ドレスデータを指定する時には、ローカルＡＵ制御器１
８５０により生成されたオペランド・アドレス・ソース
制御信号がバッファ１８３２を制御し、イミディエート
値データ線１６９８により提供されるデータの１８ビッ
トを１８ビット内部ＸＡＵＳＲＣバス１８３４とＸアド
レス・バス１１０８に出力させる。図８（ａ）〜図８
（ｃ）を参照すると、これは、復号された命令が、命令
タイプ１１５５、１１５６、１１６０のものである場合
に発生し得る。
【０２７６】一方、信号ＤＢＬＤＴが受信され、かつ信
号ＹＡＵＳＲＣがアドレス・レジスタ１８０２〜１８０
９（ｘａ０〜ｙａ３）のうちの１つを指定する場合に
は、ローカルＡＵ制御器１８５０により生成されたオペ
ランド・アドレス・ソース制御信号がセレクタ１８３０
を制御し、これらのレジスタのうちの信号ＹＡＵＳＲＣ
により指定されたレジスタにより出力されるデータの１
８ビットを１８ビット内部ＹＡＵＳＲＣバス１８３６と
Ｙアドレス・バス１１１０に出力させる。図８（ａ）〜
図８（ｃ）を参照すると、これは、復号された命令が並
列データ転送操作を定義する命令タイプ１１３４〜１１
３７、１１４０、１１４１、１１４７のものである場合
に発生し得る。
【０２７７】これまでの考察から、また、図８（ａ）〜
図８（ｃ）、図９（ａ）〜図９（ｉ）に示唆されている
ように、アドレス・ユニット（ＡＵ）１７００は、デー
タ・メモリ１９００、外部メモリ２５００、周辺装置イ
ンタフェース２２２０およびＤＭＡＣ３０００へのアク
セスに関係する、単一データ転送操作（命令タイプ１１
３８、１１３９、１１４２〜１１４５、１１５５、１１
５６、１１６０および１１６５）および並列データ転送
操作（命令タイプ１１３４〜１１３７、１１４０、１１
４１および１１４７）を実現し得るように設計されてい
ることは明かである。さらに、８個のアドレス・レジス
タ１８０２〜１８０９（ｘａ０〜ｙａ３）の各々は、Ｘ
データ・バス１１０８に対するオペランド・アドレス・
ソースとなることもできるし、Ｙアドレス・バス１１１
０のオペランド・アドレス・ソースになることもでき
る。しかし、図８（ａ）〜図８（ｃ）、図９（ａ）〜図
９（ｉ）に示されているように、オペランド・アドレス
・ソースとして選択されることができるアドレス・レジ
スタ１８０２〜１８０９（ｘａ０〜ｙａ３）の数とタイ
プは命令タイプにより制限されている。
【０２７８】ＸＡＵＯＰ、ＹＡＵＯＰ、ＸＡＵＩＳ、Ｙ
ＡＵＩＳの信号に応じて、ローカルＡＵ制御器１８５０
は、データ・アドレス更新制御信号を生成し、その信号
はＸアドレス・ユニット（ＸＡＵ）１８１２とＹアドレ
ス・ユニット（ＹＡＵ）１８１４に提供される。
【０２７９】信号ＸＡＵＳＲＣがアドレス・レジスタ１
８０２〜１８０９（ｘａ０〜ｙａ３）のうちの１つを指
定する時は、信号ＸＡＵＯＰは、アドレス・レジスタ１
８０２〜１８０９（ｘａ０〜ｙａ３）のうちの信号ＸＡ
ＵＳＲＣで指定されたレジスタによりＸＡＵＳＲＣバス
１８３６上に出力されたアドレスが、（ａ）更新される
べきでない、（ｂ）インクリメントされて同じレジスタ
に格納されるべきである、（ｃ）デクリメントされて同
じレジスタに格納されるべきである、あるいは、（ｄ）
インデックス値（つまり、偏位値）と加算され、同じレ
ジスタに格納されるべきである、のいずれかを示す。信
号ＸＡＵＯＰに応じて、ローカルＡＵ制御器は制御信号
を生成し、それによりＸアドレス・ユニット（ＸＡＵ）
１８１２を制御して、バス１８３６上に出力されたアド
レスを上記の方法で更新するかまたは更新しないように
させる。信号ＸＡＵＯＰが、ＸＡＵＳＲＣバス１８３６
上のアドレスが偏位値（つまり、インデックス値）に加
算されるべきことを示す場合、信号ＸＡＵＩＳがこの偏
位値のソースを特定する。信号ＸＡＵＩＳがインデック
ス・レジスタ１８１８および１８２０（ｉ０およびｉ
１）のうちの１つを特定すと、ＡＵ制御器１８５０は制
御信号を生成し、その制御信号によりセレクタ１８２２
と１８２６を制御して、指定されたインデックス・レジ
スタに格納されている偏位値をＸアドレス・ユニット
（ＸＡＵ）１８１２のソースＩに出力させる。他方、信
号ＸＡＵＩＳが、イミディエート値が偏位値であること
を示す時には、ＡＵ制御器１８５０は制御信号を生成
し、それによりセレクタ１８２６を制御して、イミディ
エート値データ線１６９８上の偏位値をＸアドレス・ユ
ニット（ＸＡＵ）１８１２のソースＩに出力させる。
【０２８０】信号ＸＡＵＳＲＣが第一スタック・ポイン
タ・レジスタ１８１６（ｓｐ）を指定した場合（つま
り、プッシュ操作が実行されるべき場合）、信号ＸＡＵ
ＯＰは次のことを指定することになる；すなわち、
（ａ）スタック・ポインタ・レジスタ１８１６（ｓｐ）
によりＸＡＵＳＲＣバス１８３６に出力したアドレスが
事後デクリメントされ、ついで同じレジスタに格納され
るべきである；（ｂ）同じデクリメントされたアドレス
が第二スタック・ポインタ・レジスタ１８１７（ｓｐ）
に提供され、その内部カウンタ回路により１だけインク
リメントされ、ついでその第二スタック・ポインタ・レ
ジスタ１８１７に格納されるべきである。言い換える
と、スタック・ポインタ・レジスタ１８１６（ｓｐ）の
アドレス内容が次のプッシュ操作のためのアドレスとな
り、一方スタック・ポインタ・レジスタ１８１７（ｓｐ
＋１）のアドレス内容は現にプッシュされたデータが位
置する場所のアドレスとなるということである。
【０２８１】さらに、信号ＸＡＵＳＲＣが第二スタック
・ポインタ・レジスタ１８１６（ｓｐ）を指定する場合
（つまり、ポップ操作が実行されるべき場合）、信号Ｘ
ＡＵＯＰは、次のことを指定することになる；すなわ
ち、（ａ）スタック・ポインタ・レジスタ１８１７（ｓ
ｐ＋１）によりＸＡＵＳＲＣバス１８３６に出力された
アドレスがスタック・ポインタ・レジスタ１８１６（ｓ
ｐ）に提供され格納されるべきである；（ｂ）同じアド
レスが第二スタック・ポインタ・レジスタ１８１７（ｓ
ｐ＋１）に提供され、その内部カウンタ回路により１だ
けインクリメントされ、ついでその第二スタック・ポイ
ンタ・レジスタレジスタ１８１７に格納されるべきであ
る。言い換えると、スタック・ポインタ・レジスタ１８
１６（ｓｐ）のアドレス内容が効果的に事後インクリメ
ントされ、次のプッシュ操作のアドレスとなり、一方、
スタックレジスタ１８１７（ｓｐ＋１）のアドレス内容
は次のポップ操作のアドレスとなる。
【０２８２】信号ＹＡＵＯＰは、アドレス・レジスタ１
８０２〜１８０９（ｘａ０〜ｙａ３）のうち信号ＹＡＵ
ＳＲＣにより指定されたレジスタによりＹＡＵＳＲＣバ
ス１８３６に出力されたアドレスが、（ａ）更新される
べきではない、（ｂ）インクリメントされて同じレジス
タに格納されるべきである、（ｃ）デクリメントされて
同じレジスタに格納されるべきである、または、（ｄ）
偏位値と加算されて、同じレジスタに格納されるべきで
ある、ことを示す。信号ＹＡＵＯＰに応じて、ローカル
ＡＵ制御器は、Ｙアドレス・ユニット（ＹＡＵ）１８１
４を制御する制御信号を生成し、バス１８３６上に出力
されたアドレスを上記の仕方で更新するかまたは更新し
ないようにさせる。信号ＹＡＵＯＰが、ＹＡＵＳＲＣバ
ス１８３６上のアドレスがインデックス値に加算される
べきことを示す場合、信号ＹＡＵＩＳはインデックス値
のソースを特定する。信号ＹＡＵＩＳは、インデックス
・レジスタ１８１８および１８２０（ｉ０およびｉ１）
のうちの１つのレジスタだけをインデックス・ソースと
して特定できる。信号ＹＡＵＩＳに応じて、ＡＵ制御器
１８５０は、セレクタ１８２２を制御するための制御信
号を生成し、指定されたインデックス・レジスタに格納
されているインデックス値をＹアドレス・ユニット（Ｙ
ＡＵ）１８１４のソースＩに出力させる。
【０２８３】ローカルＡＵ制御器１８５０はまた、信号
ＸＲＳＥＬ、ＹＲＳＥＬ、ＸＤＢＵＳＯＰ、ＹＤＢＵＳ
ＯＰに応じてデータ転送制御信号を生成し、セレクタ１
８３０および１８３２に提供する。
【０２８４】信号ＸＤＢＵＳＯＰは、データがレジスタ
からデータ・メモリ１９００、外部メモリ２５００、周
辺装置インタフェース２２００あるいはＤＭＡＣ３００
０に記憶またはプッシュされるべきことを示す場合があ
る。これが当てはまり、かつ、信号ＸＲＳＥＬが、これ
を実行するために、アドレス・レジスタ１８０２〜１８
０９（ｘａ０〜ｙａ３）のうちの１つのレジスタ、イン
デックス・レジスタ１８１８と１８２０（ｉ０とｉ１）
のうちの１つのレジスタ、または、スタック・ポインタ
・レジスタ１８１６（ｓｐ）と１８１７（ｓｐ＋１）の
うちの１つのレジスタを指定する場合、ローカルＡＵ制
御器１８５０は、セレクタ１８３０または１８２２に提
供される制御信号を生成し、そのセレクタを制御して、
レジスタのうちの信号ＸＲＳＥＬにより指定されたレジ
スタに格納されているデータをＸデータ・バス１１０２
に出力させる。図８（ａ）〜図８（ｃ）を参照すると、
これは復号された命令が、命令タイプ１１５５、１１５
６、１１６０、１１６５である場合に発生し得る。
【０２８５】他方、信号ＸＤＢＵＳＯＰは、データがデ
ータ・メモリ１９００、外部メモリ２５００、周辺装置
インタフェース２２００あるいはＤＭＡＣ３０００から
レジスタへロードまたはポップされるべきこと、また
は、イミディエート値がレジスタにロードされるべきこ
とを示す場合がある。これが当てはまり、かつ、信号Ｘ
ＲＳＥＬが、このことを実行するために、アドレス・レ
ジスタ１８０２〜１８０９（ｘａ０〜ｙａ３）のうちの
１つのレジスタ、インデックス・レジスタ１８１８また
は１８２０（ｉ０またはｉ１）、あるいは、スタック・
ポインタ・レジスタ１８１６（ｓｐ）または、１８１７
（ｓｐ＋１）を指定する場合には、ローカルＡＵ制御器
１８５０は、セレクタ１８３８または１８２４に提供さ
れる制御信号を生成し、そのセレクタを制御して、レジ
スタのうちの信号ＸＲＳＥＬにより指定されたレジスタ
に対してＸデータ・バス１１０２からのデータを受信さ
せる。これは、復号された命令が、命令タイプ１１５
０、１１５５、１１５６、１１６０、１１６５のもので
ある場合に発生し得る。
【０２８６】信号ＸＤＢＵＳＯＰが、データが１つのレ
ジスタから他のレジスタに移動されるべきことを示して
おり、かつ、信号ＸＲＳＥＬがアドレス・レジスタ１８
０２〜１８０９（ｘａ０〜ｙａ３）のうちの１つのレジ
スタ、または、インデックス・レジスタ１８１８または
１８２０（ｉ０またはｉ１）を指定する場合、ローカル
ＡＵ制御器１８５０は、セレクタ１８３０または１８２
２に提供される制御信号を生成し、そのセレクタを制御
して、レジスタのうちの信号ＸＲＳＥＬにより指定され
たレジスタからのデータをＸデータ・バス１１０２に出
力させる。さらに、その場合、信号ＹＲＳＥＬがアドレ
ス・レジスタ１８０２〜１８０９（ｘａ０〜ｙａ３）の
うちの１つ、インデックス・レジスタ１８１８または１
８２０（ｉ０またはｉ１）、または、スタック・ポイン
タ・レジスタ１８１６（ｓｐ）または１８１７（ｓｐ＋
１）を指定する場合には、ローカルＡＵ制御器１８５０
は、セレクタ１８３８または１８２４に提供される制御
信号を生成し、そのセレクタを制御して、レジスタのう
ちの信号ＹＲＳＥＬにより指定されたレジスタに対し
て、Ｘデータ・バス１１０２からのデータを受信させ
る。これは、復号された命令が、レジスタからレジスタ
への（つまり、移動）データ転送操作を定義する命令タ
イプ１１４８のものである場合に発生し得る。
【０２８７】ローカルＡＵ制御器１８５０はまた、クロ
ック信号ＣＫ０とＣＫ１を受信する。これらのクロック
信号は、すでに説明された制御信号の生成時におけるタ
イミングを正しくするために、ローカルＡＵ制御器１８
５０により使用され、それにより、図３に示された標準
パイプラインを実現することができる。
【０２８８】ローカルＡＵ制御器１８５０にはさらに、
共通復号装置１６００の条件チェック・ブロック１６１
６から信号ＣＡＮＣＬが受信される。これに応じて、ロ
ーカルＡＵ制御器１８５０は制御信号を生成し、それに
よりアドレス・レジスタ１８０２〜１８０９およびイン
デックス・レジスタ１７２０と１７２２を制御して、セ
レクタ１８３８または１８２４を介してＸデータ・バス
１１０２、Ｙデータ・バス１１０４、内部ＸＡＵＤＳＴ
バス１８２４または内部ＹＡＵＤＳＴバス１８４０から
のいかなるデータをも格納しないようにさせる。
【０２８９】さらに、ローカルＡＵ制御器１８５０に
は、並列アービタ２１００からの信号ＳＴＡＬＬが受信
され得る。この信号が実際に受信されると、制御器１８
５０は制御信号を生成してアドレス・レジスタ１８０２
〜１８０９を制御し、セレクタ１８３８を介して、Ｘデ
ータ・バス１１０２、Ｙデータ・バス１１０４、内部Ｘ
ＡＵＤＳＴバス１８４２または内部ＹＡＵＤＳＴバス１
８４４からのいかなるデータをも格納しないようにさせ
る。図７に示されているように、これは、アクセス競合
が並列アービタ２１００により解決されるまで、Ｍ３Ａ
とＭ３Ｂの少なくとも１つのマシン・サイクルに対して
発生し得る。
【０２９０】並列アービタ 図１５を参照すると、データ・メモリ１９００、外部メ
モリ２５００と、周辺装置インタフェース２２００は、
すべて、データを記憶することができる。従って、Ｘデ
ータ・バス１１０８とＹデータ・バス１１１０上のアド
レスは、これらの１つにマップされることになる。さら
に、データ・メモリは、メモリの４ページ（Ｐ０〜Ｐ
３）（つまり、４個の別個のメモリ・バンク）１９０２
〜１９０５を含んでいる。ページ（Ｐ０〜Ｐ３）１９０
２〜１９０５の各々に対して、それに対応するページ・
インタフェース２００２〜２００５がデータ・メモリ・
インタフェース２４００に存在する。
【０２９１】さらに、データ・メモリ１９００のページ
（Ｐ０〜Ｐ３）１９０２〜１９０５と周辺装置インタフ
ェース２２００は、外部メモリ２５００および命令メモ
リ１４００と同様に、すべて単一ポート・デバイスある
いはメモリである。しかし、インタフェース２００２〜
２００５および周辺装置インタフェース２２００は、Ｘ
アドレス・バス１１０８、Ｙアドレス・バス１１１０お
よびＤＭＡＣアドレス・バス１１１２からアドレスが受
信される。従って、実行段階時に、データ・メモリ１９
００のページ（Ｐ０〜Ｐ３）１９０２〜１９０５および
／又は周辺装置インタフェース２２００へのアクセスに
競合が発生する可能性がある。外部メモリ２５００への
アクセスにも競合が発生する可能性があるが、このこと
については、すでに説明した。
【０２９２】実行段階における、データ・メモリ１９０
０、外部メモリ２５００および周辺装置インタフェース
２２００に対するアクセスの調停は、図３、図４、図
６、図７の場合については、マシン・サイクルＭ２の時
点ｔ３で開始され、図５の場合については、Ｍ１Ａの時
点ｔ３で開始される。アクセスの競合が発生しない時
は、調停は、図３〜図６に例示されているように、同じ
マシン・サイクルの時点ｔ４で終了する。しかし、アク
セスの競合が発生する場合は、図７に示されているよう
に、調停はマシン・サイクルＭ３Ａの時点ｔ４で終了す
るであろう。
【０２９３】図１５を参照すると、並列アービタは、外
部メモリ・アービタ２１０４、データ・メモリ・ページ
・アービタ２１０２と、周辺装置インタフェース・アー
ビタ２１０６とで構成されている。外部メモリ・アービ
タ２１０４については、命令フェッチ段階での外部メモ
リ２５００へのアクセス制御とアクセス時の競合の解決
という点から既に説明した。しかし、そこでの考察は実
行段階についても同じように当てはまる。
【０２９４】さらに、データ・メモリ・ページ・アービ
タ２１０２は、ページ（Ｐ０〜Ｐ３）１９０２〜１９０
５へのインタフェース２００２〜２００５を通じてのア
クセスを制御し、アクセス時の競合を解決する。周辺装
置インタフェース・アービタ２１０６は、周辺装置イン
タフェース２２００へのアクセスを制御し、アクセス時
の競合を解決する。両アービタには、（ａ）Ｘデータ・
バス１１０８、Ｙデータ・バス１１１０およびＤＭＡＣ
アドレス・バス１１１２からのアドレスＡ１７−０、お
よび、（ｂ）共通復号装置１６００からの信号ＸＡＢＵ
ＳＥ、ＹＡＢＵＳＥ（これらについては、すでに説明し
た）と、ＤＭＡＣ３０００からの信号ＤＡＢＵＳＥ（こ
れついても、すでに説明した）、が受信される。
【０２９５】命令メモリ・アービタ２１０８および外部
メモリ・アービタ２１０４と同様、ページ・アービタ２
１０２は、Ｘアドレス・バス１１０８、Ｙアドレス・バ
ス１１１０およびＤＭＡＣアドレス・バス１１１２上の
アドレスを復号し、これらのアドレスの１つ以上がデー
タ・メモリ１９００の特定ページ（Ｐ０〜Ｐ３）１９０
２〜１９０５に位置されるかどうかを決定する。同様
に、周辺装置インタフェース・アービタ２１０６は、Ｘ
アドレス・バス１１０８、Ｙアドレス・バス１１１０お
よびＤＭＡＣアドレス・バス１１１２上のアドレスを復
号し、これらのアドレスの１つ以上が周辺装置インタフ
ェース２２００にマップされるかどうかを決定する。
【０２９６】図１４、図１５を参照すると、信号ＸＡＢ
ＵＳＥ、ＹＡＢＵＳＥおよびＤＡＢＵＳＥのうちの１つ
以上の信号が受信されており、また、Ｘアドレス・バス
１１０８、Ｙアドレス・バス１１１０およびＤＭＡＣア
ドレス・バス１１１２上のアドレスのうちの１つ以上の
アドレスがページ（Ｐ０〜Ｐ３）１９０２〜１９０５の
うちの１つに位置される場合には、ページ・アービタ２
１０２は次のような信号を生成する；すなわち、（ａ）
特定ページのための１ビットＸアドレス／命令バス選択
信号（ＰＧ０ＳＥＬＸ、ＰＧ１ＳＥＬＸ、ＰＧ２ＳＥＬ
ＸまたはＰＧ３ＳＥＬＸ）、（ｂ）特定ページのための
１ビットＹアドレス／命令バス選択信号（ＰＧ０ＳＥＬ
Ｙ、ＰＧ１ＳＥＬＹ、ＰＧ２ＳＥＬＹまたはＰＧ３ＳＥ
ＬＹ）、および／又は、（ｃ）特定ページのための１ビ
ットＤＭＡＣアドレス／命令バス選択信号（ＰＧ０ＳＥ
ＬＤ、ＰＧ１ＳＥＬＤ、ＰＧ２ＳＥＬＤまたはＰＧ３Ｓ
ＥＬＤ）。
【０２９７】他方、信号ＸＡＢＵＳＥ、ＹＡＢＵＳＥお
よびＤＡＢＵＳＥのうちの１つ以上の信号が受信され、
Ｘアドレス・バス１１０８、Ｙアドレス・バス１１１０
およびＤＭＡＣアドレス・バス１１１２上のアドレスの
うち１つ以上のアドレスが周辺装置インタフェース２２
００にマップされている場合には、周辺装置インタフェ
ース・アービタ２１０６は次の信号を生成する；すなわ
ち、（ａ）１ビットＸアドレス／命令バス選択信号（Ｐ
ＲＳＥＬＸ）と、（ｂ）１ビットＹアドレス／命令バス
選択信号（ＰＲＳＥＬＹ）、および／又は、（ｃ）１ビ
ットＤＭＡＣアドレス／命令バス選択信号（ＰＲＳＥＬ
Ｄ）。
【０２９８】信号ＰＧ０ＳＥＬＸ、ＰＧ０ＳＥＬＹ、Ｐ
Ｇ０ＳＥＬＤ、ＰＧ１ＳＥＬＸ、ＰＧ１ＳＥＬＹ、ＰＧ
１ＳＥＬＤ、ＰＧ２ＳＥＬＸ、ＰＧ２ＳＥＬＹ、ＰＧ２
ＳＥＬＤ、ＰＧ３ＳＥＬＸ、ＰＧ３ＳＥＬＹ、ＰＧ３Ｓ
ＥＬＤは、ぞれぞれ対応するインタフェース２００２〜
２００５を制御して、データ・メモリ１９００の対応す
るページ（Ｐ０からＰ３）１９０２〜１９０５にアクセ
スするために、Ｘアドレス・バス１１０８とＸデータ・
バス１１０２、Ｙアドレス・バス１１１０とＹデータ・
バス１１０４と、ＤＭＡＣアドレス・バス１１１２とＤ
ＭＡＣデータ・バス１１０６を選択するための信号であ
る。同様に、信号ＰＲＳＥＬＸ、ＰＲＳＥＬＹおよびＰ
ＲＳＥＬＤは、周辺装置インタフェース２２００を制御
して、Ｘアドレス・バス１１０８とＸデータ・バス１１
０２、Ｙアドレス・バス１１１０とＹデータ・バス１１
０４、ＤＭＡＣアドレス・バス１１１２とＤＭＡＣデー
タ・バス１１０６を選択するための信号である。
【０２９９】しかし、図１５を参照すると、既に言及さ
れたように、データ・メモリ１９００のページ（Ｐ０〜
Ｐ３）１９０２〜１９０５と周辺装置インタフェースと
は、単一ポートのメモリまたはデバイスである。従っ
て、特定のマシン・サイクルの１つの時点においては、
信号ＰＧ０ＳＥＬＸ、ＰＧ０ＳＥＬＹおよびＰＧ０ＳＥ
ＬＤのうち１つの信号だけ、信号ＰＧ１ＳＥＬＸ、ＰＧ
１ＳＥＬＹおよびＰＧ１ＳＥＬＤのうち１つの信号だ
け、信号ＰＧ２ＳＥＬＸ、ＰＧ２ＳＥＬＹおよびＰＧ２
ＳＥＬＤのうち１つの信号だけ、そして、信号ＰＧ３Ｓ
ＥＬＸ、ＰＧ３ＳＥＬＹおよびＰＧ３ＳＥＬＤのうち１
つの信号だけが、ページ・アービタ２１０２により、そ
れぞれのインタフェース２００２〜２００５に出力する
ことができる。さらに、信号ＰＲＳＥＬＸ、ＰＲＳＥＬ
ＹおよびＰＲＳＥＬＤのうち１つの信号だけが、特定の
マシン・サイクルの１つ時点において、周辺装置インタ
フェース・アービタ２１０６により、周辺装置インタフ
ェース２２００に出力することができる。
【０３００】従って、特定のマシン・サイクルの１つの
時点において、信号ＰＧ０ＳＥＬＸ、ＰＧ０ＳＥＬＹお
よびＰＧ０ＳＥＬＤのうち１つの信号だけ、信号ＰＧ１
ＳＥＬＸ、ＰＧ１ＳＥＬＹおよびＰＧ１ＳＥＬＤのうち
１つの信号だけ、信号ＰＧ２ＳＥＬＸ、ＰＧ２ＳＥＬＹ
およびＰＧ２ＳＥＬＤのうち１つの信号だけ、そして、
信号ＰＧ３ＳＥＬＸ、ＰＧ３ＳＥＬＹおよびＰＧ３ＳＥ
ＬＤのうち１つの信号だけが生成されるならば、生成さ
れた信号はページ・アービタ２１０２により直接出力さ
れる。同様に、信号ＰＲＳＥＬＸ、ＰＲＳＥＬＹおよび
ＰＲＳＥＬＤのうち１つの信号だけが特定のマシン・サ
イクル内の１つの時点で生成されるならば、この信号は
周辺装置インタフェース・アービタ２１０６により直接
出力される。その場合、３段階命令（フェッチ、復号、
実行）パイプラインは図３に示されているように進行す
る。
【０３０１】しかし、信号ＰＧ０ＳＥＬＸ、ＰＧ０ＳＥ
ＬＹおよびＰＧ０ＳＥＬＤのうち１つ以上の信号、信号
ＰＧ１ＳＥＬＸ、ＰＧ１ＳＥＬＹおよびＰＧ１ＳＥＬＤ
のうち１つ以上の信号、信号ＰＧ２ＳＥＬＸ、ＰＧ２Ｓ
ＥＬＹおよびＰＧ２ＳＥＬＤのうち１つ以上の信号、あ
るいは、信号ＰＧ３ＳＥＬＹ、ＰＧ３ＳＥＬＹおよびＰ
Ｇ３ＳＥＬＤのうち１つ以上の信号が同時に生成される
場合には（つまり、ページ（Ｐ０〜Ｐ３）１９０２〜１
９０５へのアクセスの競合が発生する場合には）、ペー
ジ・アービタ２１０２は下記の優先順位基準に基づい
て、これらの信号を異なったマシン・サイクル時に出力
する； （１）これまでの調停から保持されているＤＡＢＵＳＥ
信号に第一優先権が与えられる、（２）ＸＡＢＵＳＥ信
号に第二優先権が与えられる、（３）ＹＡＢＵＳＥ信号
に第三優先権が与えられる、（４）これまでの調停から
保持されてきたのではないＤＡＢＵＳＥ信号に最後の優
先順位が与えられる。
【０３０２】同時に、ページ・アービタ２１０２は、ア
クセス競合の発生時にＤＳＰコア３５００の動作を休止
させるためのストール信号（ＰＧＳＴＡＬＬ）または、
アクセス競合の発生時にＤＭＡＣ３０００の動作を休止
させるためのＤＭＡＣストール信号（ＰＧＤＳＴＡＬ
Ｌ）を上記優先順位基準に基づいて送り出す。
【０３０３】さらに、信号ＰＲＳＥＬＸ、ＰＲＳＥＬ
Ｙ、ＰＲＳＥＬＤのうちの２つ以上の信号が同時に生成
される場合（つまり、周辺装置インタフェース２２００
へのアクセスの競合の場合）、周辺装置アービタ２１０
６は、上記の優先順位基準に基づいてこれらの信号を異
なったマシン・サイクル時に出力する。これと同時に、
やはり上記優先順位基準に基づいて、周辺装置インタフ
ェース・アービタ２１０６は、アクセス競合の発生時に
ＤＳＰコア３５００の動作を休止するためのストール信
号（ＰＲＳＴＡＬＬ）またはアクセス競合の発生時にＤ
ＭＡＣ３０００の動作を休止させるためのＤＭＡＣスト
ール信号（ＰＲＤＳＴＡＬＬ）を出力する。
【０３０４】信号ＰＧＳＴＡＬＬまたはＰＲＳＴＡＬＬ
が出されると、それはＯＲゲート２１１０により集めら
れ、ＳＴＡＬＬ信号としてＤＳＰコア３５００に出力さ
れる。その結果、ＤＳＰコア３５００の動作は、図４に
示されているように、休止される。しかし、信号ＰＧＤ
ＳＴＡＬＬまたはＰＲＤＳＴＡＬＬが出力される場合、
それはＯＲゲート２１１２により集められ、ＤＳＴＡＬ
Ｌ信号としてＤＭＡＣ３０００に出力される。その場
合、ＤＭＡＣ３０００の操作は休止されるがＤＳＰコア
３５００の３段階パイプラインは図３に示されているよ
うに進行する。
【０３０５】すでに説明したように、ＳＴＡＬＬ信号
は、プログラム制御装置（ＰＣＵ）制御器１５５０、ロ
ーカル実行装置（ＥＸＵ）制御器１８５０、ローカル・
アドレス・ユニット（ＡＵ）制御器、命令フェッチ制御
器１６０８、複数サイクルステート・マシーン１６１
４、コンディション・コード・レジスタ（ＣＣＲ）制御
器１６８５および条件チェック・ブロック１６１６によ
り受信される。すでに示したように、これに応じて、Ｄ
ＳＰ１１００のこれらの構成要素は、図７に示されてい
るように、実行段階を遅延させ、それにより、データ・
メモリ１９００のページ（ｐ０〜ｐ３）１９０２〜１９
０５、外部メモリ２５００または周辺装置インタフェー
ス２２００へのアクセスの競合を適正に解決することが
できる。
【０３０６】コンディション・コードを更新しない条件
付きデータ操作の利点 図８（ａ）〜図８（ｃ）を参照すると、ＤＳＰ１１００
の命令セットの条件付きデータ処理命令タイプ１１４９
〜１１５１、１１５７、１１５９および１１６１は応用
プログラムの実行に関し多くの利点を提供する。
【０３０７】前出の表１を参照すると、命令タイプ１１
４９〜１１５１、１１５７、１１５９および１１６１の
１つが実行される時に生成されるフラグは、コンディシ
ョン・コードが第二の無条件（０００１）あるいは１４
の条件（００１０〜１１１１）の１つを指定している時
には、更新されない。これにより、次の命令を、もっと
以前に実行された無条件命令の実行段階で生成されたフ
ラグ（即ち、条件）に基づいて条件付きに実行すること
が可能になる、という利点がある。その結果、ＤＳＰ１
１００のプログラマが特定の条件を条件付きブランチ
（分岐）あるいは条件付きデータ操作に利用したいと思
う場合、そのような条件付き命令をそのコンディション
・コード・フラグを生成するデータ操作命令の直後に入
れなければならないという制約はない。これはプログラ
ムあるいはルーチンを実現するために必要な命令の数を
減らす効果があり、それによりそのプログラムあるいは
ルーチンを実現するために必要なマシン・サイクルの数
を減らすことになる。
【０３０８】表２および表３は今の説明の例を示したも
のである。表３には、コンディション・コードの更新を
伴わない条件付きデータ処理操作を利用したプログラム
が示されている。便宜上、プログラムは高級レベル言語
で記述されている。
【０３０９】
【表２】
【０３１０】図８（ａ）〜図８（ｃ）を参照すると、プ
ログラムの二番目から四番目までの命令は命令タイプ１
１４９〜１１５１、１１５７、１１５９および１１６１
のものとすることができる。二番目から四番目の命令が
実行されるときコンディション・コード・レジスタ１６
７４（ｃｃｒ）は更新されないので、ブランチ命令はこ
れ以上必要ではなく、ＡＬＵ操作は望ましい条件のもと
で実行できる。
【０３１１】表３は、表２に示されたプログラムと同じ
機能を実現するプログラムを示したものである。しか
し、この場合、無条件データ処理操作だけが用いられて
いるので、コンディション・コード・レジスタ１６７４
（ｃｃｒ）は更新される。
【０３１２】
【表３】
【０３１３】表２と表３から明らかなように、表２のプ
ログラムは表３のプログラムより用いる命令が２つ少な
い。更に、表３のプログラムは表２のプログラムに比べ
て、ループあたりのブランチが１つ多く必要である。こ
のように、表２のプログラムに用いられる条件付きデー
タ処理命令タイプ１１４９〜１１５１、１１５７、１１
５９および１１６１は、前記両方のプログラムにより定
義される機能を実現するのに必要なマシン・サイクルの
数を節約することができる。
【０３１４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることは言うまでもない。
【０３１５】
【発明の効果】本発明のディジタル信号処理プロセッサ
（ＤＳＰ）およびそれに関する、コンディション・コー
ドを更新しない条件付きデータ操作方法によれば、ＤＳ
Ｐでプログラムを実行するために必要な命令の数を減少
させることができる。
【０３１６】更に、本発明によれば、ＤＳＰで実行され
るプログラムを開発する上でより大きなフレキシビリテ
ィと創造性を可能にすることができる。
【図面の簡単な説明】
【図１】本発明によるディジタル信号処理プロセッサ
（ＤＳＰ）のブロック図である。
【図２】本発明のＤＳＰのタイミング装置とクロック・
パルス発生器のブロック図である。
【図３】正常な条件下における本発明のＤＳＰの単一語
命令と、単一サイクル命令に対する３段階命令、つまり
フェッチ、信号および実行段階のタイミング図である。
【図４】命令メモリへのアクセス時に競合があった場合
における本発明のＤＳＰの単一語命令に対する命令フェ
ッチ、命令復号、実行の３段階パイプラインのタイミン
グ図である。
【図５】正常な条件下における本発明のＤＳＰの倍長語
命令に対する命令フェッチ、命令復号、実行の３段階パ
イプラインのタイミング図である。
【図６】本発明のＤＳＰの複数サイクル命令に対する命
令フェッチ、命令復号、実行の３段階パイプラインのタ
イミング図である。
【図７】データ・メモリへのアクセス時に競合があった
場合における本発明のＤＳＰの単一語命令に対する命令
フェッチ、命令復号、実行の３段階パイプラインのタイ
ミング図である。
【図８（ａ）】本発明のＤＳＰの命令セットに対する命
令クラスと命令タイプを列挙したものである。
【図８（ｂ）】本発明のＤＳＰの命令セットに対する命
令クラスと命令タイプを列挙したものである。
【図８（ｃ）】本発明のＤＳＰの命令セットに対する命
令クラスと命令タイプを列挙したものである。
【図９（ａ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｂ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｃ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｄ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｅ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｆ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｇ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｈ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図９（ｉ）】本発明のＤＳＰの命令セットの特定命令
を列挙したものである。
【図１０】本発明のＤＳＰの実行装置のブロック図であ
る。
【図１１】本発明のＤＳＰのアドレス・ユニットのブロ
ック図である。
【図１２】本発明のＤＳＰのプログラム制御装置のブロ
ック図である。
【図１３（ａ）】本発明のＤＳＰの共通復号装置のブロ
ック図である。
【図１３（ｂ）】本発明のＤＳＰの共通復号装置のブロ
ック図である。
【図１４】本発明のＤＳＰの並列アービタのブロック図
である。
【図１５】メモリへのアクセスを制御するためのＤＳＰ
のインタフェースのブロック図である。
【図１６】共通復号装置の命令フェッチ・ブロックのブ
ロック図である。
【図１７】共通復号装置の命令復号ブロックのブロック
図である。
【図１８】命令復号ブロックの実行装置操作復号器のブ
ロック図である。
【図１９】実行装置操作復号器のＡＬＵ／ＢＰＵ操作復
号器のブロック図である。
【図２０】実行装置操作復号器のＡＬＵソース／ディス
ティネーション復号器のブロック図である。
【図２１】実行装置操作復号器の乗算器（ＭＵ）操作復
号器のブロック図である。
【図２２】実行装置操作復号器のＭＵ／ＢＰＵソース／
ディスティネーション復号器のブロック図である。
【図２３】命令復号ブロックのアドレス・ユニット（Ａ
Ｕ）操作復号器のブロック図である。
【図２４】アドレス・ユニット操作復号器のＸとＹアド
レス・ユニット（ＸＡＵ／ＹＡＵ）操作復号器のブロッ
ク図である。
【図２５】アドレス・ユニット操作復号器のＸとＹアド
レス・ソース復号器のブロック図である。
【図２６】命令復号ブロックのプログラム制御装置（Ｐ
ＣＵ）操作復号器のブロック図である。
【図２７】命令復号ブロックのデータ・バス操作復号器
のブロック図である。
【図２８】命令復号ブロックのレジスタ選択復号器のブ
ロック図である。
【図２９】共通復号装置の命令復号ブロックとレジスタ
・ブロックのコンディション・コード復号器のブロック
図である。
【図３０】命令復号ブロックの複数サイクル命令復号器
のブロック図である。
【図３１】命令復号ブロックのイミディエート値復号器
のブロック図である。
【図３２】共通復号装置の条件チェック・ブロックのブ
ロック図である。
【符号の説明】
１０００ データ処理システム １１００ ディジタル信号処理プロセッサ １１３０ ＤＳＰクラス命令 １１３２ ＲＩＳＣクラス命令 １４００ 命令メモリ（プログラム・メモリ） １５００ プログラム制御装置 １６００ フィールド抽出器／復号器 １６１２ 命令復号ブロック １６１８ アドレス・ユニット復号器 １７０２〜１７０９ データ・レジスタ ＣＣ コンディション・コード・フィールド ｃｃｒ コンディション・コード・レジスタ ＯＰ 操作コード・フィールド ＴＹ タイプ・コード・フィールド

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル信号処理プロセッサであっ
    て、 データ処理操作を実行する実行装置；コンディション・
    コード・フラグを格納するためのコンディション・コー
    ド・レジスタ；命令語の列を記憶するプログラム・メモ
    リで、該命令語の列は、前記実行装置により実行される
    べきデータ処理操作を指定する少なくとも１つのフィー
    ルドを有する命令語を含み、該命令語は、また、所定の
    条件を指定し、また、該実行装置により該データ処理操
    作が実行される時に前記コンディション・コード・レジ
    スタが更新されるべきかどうかを指定するコンディショ
    ン・コード・フィールドを含んでいる、プログラム・メ
    モリ；前記プログラム・メモリにおいて１つの命令語を
    選択するために命令アドレスを該プログラム・メモリに
    出力するプログラム制御装置；そして、 前記選択された命令語を復号するための命令復号器であ
    って、前記少なくとも１つのフィールドを復号し前記実
    行装置を制御して特定のデータ処理操作を実行させる復
    号器回路を含んでいる、命令復号器；を有し、 前記実行装置には、該実行装置が前記制御信号に応じて
    現行のデータ処理操作を実行することにより所定の条件
    が発生した時に、それに対応する現行コンディション・
    コード・フラグを生成する手段が含まれており、更に、 前記命令復号器が、更に、前記コンディション・コード
    ・フィールドを復号し該コンディション・コード・フィ
    ールドの値にしたがって前記コンディション・コード・
    レジスタによる前記現行のコンディション・コード・フ
    ラグの格納をイネーブルあるいはディスエーブルにする
    制御信号を生成するためのコンディション・コード復号
    器回路を含んでいる、ディジタル信号処理プロセッサ。
  2. 【請求項２】 前記コンディション・コード復号器回路
    は一組の復号されたコンディション・コード信号を生成
    し、 前記命令復号器が、更に：前記コンディション・コード
    ・レジスタに以前から格納されているコンディション・
    コード・フラグを復号し、コンディション状態信号を生
    成するための復号器回路；復号された該コンディション
    ・コード信号と該コンディション状態信号とを比較し、
    それに応じて、該格納されているコンディション・コー
    ド・フラグと該復号されたコンディション・コード信号
    が一致するとき操作続行信号を生成し、該格納されてい
    るコンディション・コード・フラグと該復号されたコン
    ディション・コード信号が一致しないとき操作キャンセ
    ル信号生成する、比較器；を有し、 前記実行装置が該操作続行信号あるいは操作キャンセル
    信号を受信し、該キャンセル信号の受信に応じて前記選
    択された命令語の実行をキャンセルする、ことを特徴と
    する請求項１記載のディジタル信号処理プロセッサ。
  3. 【請求項３】 ディジタル信号処理プロセッサを用いて
    命令を実行する方法であって、次の段階、すなわち：命
    令語の列をプログラム・メモリに格納する段階、ここ
    で、該命令語の列は、実行装置により実行されるべきデ
    ータ処理操作を指定する少なくとも１つのフィールドを
    有する命令語を含み、該命令語は、また、所定の条件を
    指定し該実行装置により該データ処理操作が実行される
    ときにコンディション・コード・レジスタが更新される
    べきか否かを指定するコンディション・コード・フィー
    ルドを有している；前記プログラム・メモリにおいて前
    記命令語を選択するために命令アドレスを前記プログラ
    ム・メモリに出力する段階；前記実行装置を制御して前
    記特定のデータ処理操作を実行させる制御信号を生成す
    るために、前記少なくとも１つのフィールドを復号する
    段階；前記制御信号に応じて現行の前記データ処理操作
    を実行し、該現行のデータ処理操作において所定の条件
    が発生したときにそれに応じたコンディション・コード
    ・フラグを生成する段階；そして、 前記コンディション・コード・フィールドを復号し、該
    コンディション・コード・フィールドの値にしたがって
    コンディション・コード・レジスタによる現行の前記コ
    ンディション・コード・フラグの格納をイネーブルある
    いはディスエーブルにするための制御信号を生成する段
    階；を含む、ディジタル信号処理プロセッサを用いて命
    令を実行する方法。
  4. 【請求項４】 更に、次の段階、すなわち：前記コンデ
    ィション・コード・フィールドを復号し、一組の復号さ
    れたコンディション・コード信号を生成する段階；前記
    コンディション・コード・レジスタに以前から格納され
    ているコンディション・コード・フラグを復号しコンデ
    ィション状態信号を生成する段階；前記復号されたコン
    ディション・コード信号と前記コンディション状態信号
    とを比較し、それに応じて、該格納されていたコンディ
    ション・コード・フラグと該復号されたコンディション
    ・コード信号が一致するときには操作続行信号を生成
    し、該格納されていたコンディション・コード・フラグ
    と該復号されたコンディション・コード信号が一致しな
    いときには操作キャンセル信号を生成する段階；そし
    て、 前記操作キャンセル信号の受信に応じて前記選択された
    命令の実行をキャンセルする段階；を含むことを特徴と
    する請求項３記載の方法。
JP22537794A 1993-09-27 1994-09-20 ディジタル信号処理プロセッサおよびそれを用いて命令を実行する方法 Expired - Fee Related JP3452655B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12769193A 1993-09-27 1993-09-27
US08/127,691 1993-09-27

Publications (2)

Publication Number Publication Date
JPH07168715A true JPH07168715A (ja) 1995-07-04
JP3452655B2 JP3452655B2 (ja) 2003-09-29

Family

ID=22431433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22537794A Expired - Fee Related JP3452655B2 (ja) 1993-09-27 1994-09-20 ディジタル信号処理プロセッサおよびそれを用いて命令を実行する方法

Country Status (3)

Country Link
US (1) US5832258A (ja)
JP (1) JP3452655B2 (ja)
KR (1) KR100320559B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500546A (ja) * 2010-11-23 2014-01-09 アーム・リミテッド データ処理装置および方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867726A (en) * 1995-05-02 1999-02-02 Hitachi, Ltd. Microcomputer
US6820093B2 (en) * 1996-07-30 2004-11-16 Hyperphrase Technologies, Llc Method for verifying record code prior to an action based on the code
US7013298B1 (en) 1996-07-30 2006-03-14 Hyperphrase Technologies, Llc Method and system for automated data storage and retrieval
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US6904515B1 (en) * 1999-11-09 2005-06-07 Ati International Srl Multi-instruction set flag preservation apparatus and method
FR2802321A1 (fr) * 1999-12-09 2001-06-15 Ass Pour La Promotion De La Mi Processeur configurable par l'utilisateur
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US20020053017A1 (en) * 2000-09-01 2002-05-02 Adiletta Matthew J. Register instructions for a multithreaded processor
US7487505B2 (en) * 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US6715038B1 (en) * 2001-11-05 2004-03-30 Lsi Logic Corporation Efficient memory management mechanism for digital signal processor and method of operation thereof
EP1383039B1 (en) * 2002-07-19 2011-05-11 STMicroelectronics Srl A process and device for managing system stacks during the interrupt stage
ITRM20030354A1 (it) 2003-07-17 2005-01-18 Micron Technology Inc Unita' di controllo per dispositivo di memoria.
US7908463B2 (en) * 2007-06-26 2011-03-15 Globalfoundries Inc. Immediate and displacement extraction and decode mechanism
US7921278B2 (en) * 2008-03-10 2011-04-05 International Business Machines Corporation Early exit processing of iterative refinement algorithm using register dependency disable
US7913066B2 (en) * 2008-03-10 2011-03-22 International Business Machines Corporation Early exit processing of iterative refinement algorithm using register dependency disable and programmable early exit condition
US20100306384A1 (en) * 2009-06-01 2010-12-02 Keith Hayes Multi-directional secure common data transport system
GB2480285A (en) 2010-05-11 2011-11-16 Advanced Risc Mach Ltd Conditional compare instruction which sets a condition code when it is not executed
RU2010145507A (ru) * 2010-11-10 2012-05-20 ЭлЭсАй Корпорейшн (US) Устройство и способ управления микрокомандами без задержки

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181942A (en) * 1978-03-31 1980-01-01 International Business Machines Corporation Program branching method and apparatus
JPS6024985B2 (ja) * 1978-08-31 1985-06-15 富士通株式会社 デ−タ処理方式
US4503500A (en) * 1982-02-11 1985-03-05 Texas Instruments Incorporated Microcomputer with bus interchange module
US4498135A (en) * 1982-02-22 1985-02-05 Texas Instruments Incorporated Microcomputer with accumulator addressing
JPS6015745A (ja) * 1983-07-06 1985-01-26 Nec Corp 情報処理装置
US4566063A (en) * 1983-10-17 1986-01-21 Motorola, Inc. Data processor which can repeat the execution of instruction loops with minimal instruction fetches
CA1250667A (en) * 1985-04-15 1989-02-28 Larry D. Larsen Branch control in a three phase pipelined signal processor
US4755966A (en) * 1985-06-28 1988-07-05 Hewlett-Packard Company Bidirectional branch prediction and optimization
US4935867A (en) * 1986-03-04 1990-06-19 Advanced Micro Devices, Inc. Signal processor memory management unit with indirect addressing using selectable offsets and modulo values for indexed address calculations
JPS63245525A (ja) * 1987-03-31 1988-10-12 Toshiba Corp マイクロプログラム処理装置
DE3782819D1 (de) * 1987-06-02 1993-01-07 Itt Ind Gmbh Deutsche Steuerprozessor.
DE3856175T2 (de) * 1987-06-05 1998-12-17 Mitsubishi Denki K.K., Tokio/Tokyo Digitales Signalverarbeitungssystem in dem ein Prozessor unter Kontrolle eines Hosts auf zwei Befehlsspeicher zugreift
US4891754A (en) * 1987-07-02 1990-01-02 General Datacomm Inc. Microinstruction sequencer for instructing arithmetic, logical and data move operations in a conditional manner
US4881194A (en) * 1987-11-16 1989-11-14 Intel Corporation Stored-program controller for equalizing conditional branch delays
US4823390A (en) * 1988-02-10 1989-04-18 Sencore, Inc. FM stereo generator
US4974155A (en) * 1988-08-15 1990-11-27 Evans & Sutherland Computer Corp. Variable delay branch system
EP0365188B1 (en) * 1988-10-18 1996-09-18 Hewlett-Packard Company Central processor condition code method and apparatus
JPH02306341A (ja) * 1989-02-03 1990-12-19 Nec Corp マイクロプロセッサ
US5109495A (en) * 1989-02-03 1992-04-28 Digital Equipment Corp. Method and apparatus using a source operand list and a source operand pointer queue between the execution unit and the instruction decoding and operand processing units of a pipelined data processor
JP2507638B2 (ja) * 1989-12-01 1996-06-12 三菱電機株式会社 デ―タ処理装置
US5257354A (en) * 1991-01-16 1993-10-26 International Business Machines Corporation System for monitoring and undoing execution of instructions beyond a serialization point upon occurrence of in-correct results
US5345567A (en) * 1991-06-10 1994-09-06 International Business Machines Corporation System and method for modifying program status word system mask, system access key, and address space code with overlap enabled

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014500546A (ja) * 2010-11-23 2014-01-09 アーム・リミテッド データ処理装置および方法
US9207937B2 (en) 2010-11-23 2015-12-08 Arm Limited Apparatus and method for processing a bitfield manipulation instruction having a control value indicating insertion or extraction form
US9619225B2 (en) 2010-11-23 2017-04-11 Arm Limited Apparatus and method including an instruction for performing a logical operation on a repeating data value generated based on data size and control parameter portions specified by the instruction
US10521232B2 (en) 2010-11-23 2019-12-31 Arm Limited Data processing apparatus and method for processing a SIMD instruction specifying a control value having a first portion identifying a selected data size and a second portion identifying at least one control parameter having a number of bits that varies in dependence on a number of bits comprised by the first portion

Also Published As

Publication number Publication date
US5832258A (en) 1998-11-03
JP3452655B2 (ja) 2003-09-29
KR950009474A (ko) 1995-04-24
KR100320559B1 (ko) 2002-04-22

Similar Documents

Publication Publication Date Title
JP3532975B2 (ja) マイクロコンピュータおよびそれを用いて命令を実行する方法
JP3452655B2 (ja) ディジタル信号処理プロセッサおよびそれを用いて命令を実行する方法
US5901301A (en) Data processor and method of processing data
KR100268635B1 (ko) 마이크로 컴퓨터 및 제산 회로
US5717946A (en) Data processor
US6560697B2 (en) Data processor having repeat instruction processing using executed instruction number counter
US5954811A (en) Digital signal processor architecture
JP2834292B2 (ja) データ・プロセッサ
JPH02130634A (ja) プロセッサシステム、コンピュータシステム及び命令処理方法
JPH04109336A (ja) データ処理装置
JPH03218523A (ja) データプロセッサ
JPH1049370A (ja) 遅延命令を有するマイクロプロセッサ
US5924114A (en) Circular buffer with two different step sizes
US5710914A (en) Digital signal processing method and system implementing pipelined read and write operations
JP2001523022A (ja) データストリーミングのためのコンピュータのプロセッサ及び方法
JPH10222368A (ja) データ処理装置
US7010677B2 (en) Data processor speeding up repeat processing by inhibiting remaining instructions after a break in a repeat block
US20030196072A1 (en) Digital signal processor architecture for high computation speed
JP4502532B2 (ja) データ処理装置
EP1499956B1 (en) Method and apparatus for swapping the contents of address registers
WO2004104822A1 (en) Methods and apparatus for instruction alignment
JPH07175651A (ja) ディジタル信号処理プロセッサおよびそれを用いて命令をフェッチし復号する方法
US5649229A (en) Pipeline data processor with arithmetic/logic unit capable of performing different kinds of calculations in a pipeline stage
JPH11119998A (ja) 情報処理装置
JP2636821B2 (ja) 並列処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees