JPH07168208A - Active matrix system liquid crystal display - Google Patents

Active matrix system liquid crystal display

Info

Publication number
JPH07168208A
JPH07168208A JP23465394A JP23465394A JPH07168208A JP H07168208 A JPH07168208 A JP H07168208A JP 23465394 A JP23465394 A JP 23465394A JP 23465394 A JP23465394 A JP 23465394A JP H07168208 A JPH07168208 A JP H07168208A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
crystal display
wiring
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23465394A
Other languages
Japanese (ja)
Inventor
Masami Kikuchi
正美 菊池
Koichi Hoshino
浩一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP23465394A priority Critical patent/JPH07168208A/en
Publication of JPH07168208A publication Critical patent/JPH07168208A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a liquid crystal display which is free from unequal display generated by a difference in voltages by distances from input electrodes and unequal display by a difference in capacitances between respective wiring electrodes and has excellent display quality. CONSTITUTION:Plural pixel electrodes 10 and plural wiring electrodes 5 connected to plural switching elements 12 for driving these pixel electrodes on a substrate are connected to input electrodes 11 to which driving signals are supplied via coupling capacitances. The values of the respective coupling capacitances of the active matrix type liquid crystal display are nearly the same values.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス方式液晶表示体の構造に関し、とくに液晶のスイッチ
ング素子として薄膜ダイオード素子を有するアクティブ
マトリックス方式液晶表示体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an active matrix type liquid crystal display, and more particularly to an active matrix type liquid crystal display having a thin film diode element as a liquid crystal switching element.

【0002】[0002]

【従来の技術】薄膜ダイオード(Thin Film
Diode 以下TFDと記載する)素子を有するアク
ティブマトリクス方式液晶表示体においては、入力電極
から入力する信号は、配線電極をとうり、素子を介し、
画素電極に印加する構造をもつのが一般的である。
2. Description of the Related Art Thin film diode (Thin Film)
In an active matrix type liquid crystal display device having an element, a signal input from the input electrode passes through the wiring electrode and passes through the element.
Generally, it has a structure for applying to the pixel electrode.

【0003】この構成によると配線電極の抵抗値の差に
より、入力電極に近い画素と遠い画素に電圧差が生じ、
液晶表示体の表示ムラの原因となる。
According to this structure, a difference in resistance between the wiring electrodes causes a voltage difference between a pixel near the input electrode and a pixel far from the input electrode.
This may cause uneven display on the liquid crystal display.

【0004】そこで、たとえば特開平2−302734
号公報に記載されているように、入力電極と配線電極の
間に、結合容量を設ける構成が提案されている。
Therefore, for example, Japanese Patent Laid-Open No. 2-302734.
As described in Japanese Patent Laid-Open Publication No. 2003-242242, a configuration has been proposed in which a coupling capacitance is provided between an input electrode and a wiring electrode.

【0005】すなわち、素子を形成するための誘電体膜
を配線電極も含めて同時に形成し、その後、入力電極を
形成し、入力電極と結合容量と配線電極が電気的に直列
に配置する。
That is, a dielectric film for forming an element is formed at the same time including a wiring electrode, then an input electrode is formed, and the input electrode, the coupling capacitance and the wiring electrode are electrically arranged in series.

【0006】このことによって、配線電極の配線抵抗の
差による入力電極からの距離による表示ムラを改善す
る。
As a result, display unevenness due to the distance from the input electrode due to the difference in wiring resistance of the wiring electrodes is improved.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、アクテ
ィブマトリクス方式液晶表示においては、配線電極は単
数ではありえず、複数の配線電極が存在する。
However, in the active matrix liquid crystal display, the number of wiring electrodes cannot be one, and a plurality of wiring electrodes are present.

【0008】そしてこの配線電極に駆動信号を供給する
ための入力電極は、外部からの接続のための異方性導電
フィルムの最小接続ピッチ寸法に制限されて、配線電極
のピッチと同一寸法とは限らず、その配線電極と入力電
極との面積がすべて同じということはほとんどない。
The input electrode for supplying the drive signal to the wiring electrode is limited to the minimum connection pitch dimension of the anisotropic conductive film for external connection, and has the same dimension as the wiring electrode pitch. However, the areas of the wiring electrode and the input electrode are rarely the same.

【0009】この結果、上記公報に記載の手段で得られ
る結合容量は、配線電極毎に変化してしまう。
As a result, the coupling capacitance obtained by the means described in the above publication changes for each wiring electrode.

【0010】このため、一本の配線電極内の表示ムラは
解消されても、配線電極間の表示ムラが出てしまうとい
う、アクティブマトリクス方式液晶表示体として用いる
には致命的な欠点を有している。
Therefore, even if the display unevenness in one wiring electrode is eliminated, the display unevenness between the wiring electrodes appears, which is a fatal drawback for use as an active matrix type liquid crystal display. ing.

【0011】本発明は、配線電極間の表示ムラを解消
し、高品質なアクティブマトリクス方式液晶表示体を提
供することを目的とするものである。
An object of the present invention is to provide a high quality active matrix type liquid crystal display body by eliminating display unevenness between wiring electrodes.

【0012】[0012]

【課題を解決するための手段】この目的を達成するため
に、本発明のアクティブマトリックス方式液晶表示体
は、下記記載の構成を採用する。
In order to achieve this object, the active matrix type liquid crystal display of the present invention adopts the constitution described below.

【0013】本発明のアクティブマトリックス方式液晶
表示体は、基板上に設ける複数の画素電極と、画素電極
を駆動するための複数のスイッチング素子に接続する複
数の配線電極と、結合容量を介して駆動信号をスイッチ
ング素子に供給する入力電極とを備え、結合容量はそれ
ぞれの結合容量の値がほぼ同じ値であること特徴とす
る。
The active matrix type liquid crystal display of the present invention is driven through a plurality of pixel electrodes provided on a substrate, a plurality of wiring electrodes connected to a plurality of switching elements for driving the pixel electrodes, and a coupling capacitance. An input electrode for supplying a signal to the switching element is provided, and the coupling capacitances are characterized in that the respective coupling capacitances have substantially the same value.

【0014】[0014]

【作用】本発明のアクティブマトリックス方式液晶表示
体では、入力電極と配線電極の間に設ける結合容量の値
を均一化するために、スリットを設けるか、あるいはダ
ミー領域を設ける。
In the active matrix type liquid crystal display of the present invention, a slit or a dummy region is provided in order to make the value of the coupling capacitance provided between the input electrode and the wiring electrode uniform.

【0015】この結果、入力電極からの距離による電圧
差をなくすことができ、表示ムラがなくなる。
As a result, the voltage difference due to the distance from the input electrode can be eliminated, and the display unevenness is eliminated.

【0016】このことにより、各配線電極間の結合容量
の差を抑えることが可能となり、画面全面にわたって表
示ムラのない、高品質なアクティブマトリクス方式液晶
表示体が可能となる。
As a result, it is possible to suppress the difference in coupling capacitance between the wiring electrodes, and it is possible to realize a high-quality active matrix type liquid crystal display without display unevenness over the entire screen.

【0017】[0017]

【実施例】以下、図面を用いて本発明の実施例における
アクティブマトリックス方式液晶表示体の構造を説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of an active matrix type liquid crystal display in an embodiment of the present invention will be described below with reference to the drawings.

【0018】まずはじめに本発明の第1の実施例を説明
する。図5は本発明の第1の実施例におけるTFD素子
の構造を示す平面図である。
First, a first embodiment of the present invention will be described. FIG. 5 is a plan view showing the structure of the TFD element according to the first embodiment of the present invention.

【0019】TFD素子の下層電極を構成する第1の金
属のタンタル(Ta)によって、共通電極4と、配線電
極5と、入力電極の裏打ち電極6とを設ける。
The common electrode 4, the wiring electrode 5, and the lining electrode 6 of the input electrode are provided by tantalum (Ta) of the first metal which constitutes the lower layer electrode of the TFD element.

【0020】そして、配線電極5aと配線電極5bとが
ほぼ同じ面積になるような位置に、第1の金属のタンタ
ルを形成しない領域であるスリット7を設けている。
Then, a slit 7 which is a region where tantalum of the first metal is not formed is provided at a position where the wiring electrode 5a and the wiring electrode 5b have substantially the same area.

【0021】ここで配線電極5は共通電極4を除く、ス
リットまでの配線電極5の領域をいう。配線電極5aと
配線電極5bとは、共通電極4で共通接続し、陽極酸化
処理のときの電極となり、配線電極5表面に誘電体膜を
設ける。
Here, the wiring electrode 5 refers to a region of the wiring electrode 5 up to the slit, excluding the common electrode 4. The wiring electrode 5a and the wiring electrode 5b are commonly connected by the common electrode 4 and serve as an electrode at the time of anodizing treatment, and a dielectric film is provided on the surface of the wiring electrode 5.

【0022】TFD素子の上層金属を構成する第2の金
属の酸化インジウムスズ(ITO)を用いて、表示用の
画素電極10を設ける。
A pixel electrode 10 for display is provided by using indium tin oxide (ITO) as a second metal which constitutes the upper metal layer of the TFD element.

【0023】ITOからなる画素電極10パターンは、
TFD素子12を除いた配線電極5上にも形成うぃ、ス
リット7により分離する配線電極5と入力電極の裏打ち
電極6を接続しながら入力電極11を構成する。
The pattern of the pixel electrode 10 made of ITO is
The input electrode 11 is formed by connecting the wiring electrode 5 separated by the slit 7 and the lining electrode 6 of the input electrode, which is also formed on the wiring electrode 5 excluding the TFD element 12.

【0024】そして、結合容量は第1の電極であるIT
Oと、誘電体膜と、結合容量の第2の電極であり、しか
もTFD素子の第1の金属であるタンタルとで結合容量
を構成する。
The coupling capacitance is IT which is the first electrode.
O, the dielectric film, and the second electrode of the coupling capacitance, and also tantalum that is the first metal of the TFD element, form the coupling capacitance.

【0025】陽極酸化処理で得られる誘電体膜は、厚
さ、質ともに均一性がきわめてよい。このため、結合容
量の第2の電極にあたる配線電極5aと配線電極5bと
の面積を一定にすると、結合容量の第1の電極にあたる
入力電極11の面積は異なっていても、結合容量の値は
同じになる。
The dielectric film obtained by the anodic oxidation treatment is extremely uniform in thickness and quality. Therefore, if the area of the wiring electrode 5a corresponding to the second electrode of the coupling capacitance and the area of the wiring electrode 5b are made constant, the value of the coupling capacitance will be different even if the area of the input electrode 11 corresponding to the first electrode of the coupling capacitance is different. Will be the same.

【0026】誘電体膜を形成後、共通電極4をこの共通
電極4と配線電極5との境界部で切断した後、入力電極
の裏打ち電極6側より給電して、TFD素子12を駆動
する本発明は、入力電極からの距離や、配線電極間の差
によらず一定であり、表示ムラのない特性を示す。
After forming the dielectric film, the common electrode 4 is cut at the boundary between the common electrode 4 and the wiring electrode 5, and then the TFD element 12 is driven by supplying power from the side of the backing electrode 6 of the input electrode. The present invention is constant regardless of the distance from the input electrode and the difference between the wiring electrodes, and exhibits a characteristic without display unevenness.

【0027】つぎに、図1から図5を用いて、図5に示
す構造を得るための製造方法を説明する。
Next, a manufacturing method for obtaining the structure shown in FIG. 5 will be described with reference to FIGS.

【0028】まず、図1に示すように、透明で絶縁性を
有する基板1上に第1の金属2としてタンタル(Ta)
を200nmの厚さに形成する。
First, as shown in FIG. 1, tantalum (Ta) as a first metal 2 is formed on a transparent and insulating substrate 1.
To a thickness of 200 nm.

【0029】このTaの形成は、たとえば基板温度およ
そ250〜350℃で、全圧1〜3×10−3torr
の条件でスパッタリング法により形成する。
This Ta is formed, for example, at a substrate temperature of approximately 250 to 350 ° C. and a total pressure of 1 to 3 × 10 −3 torr.
It is formed by the sputtering method under the conditions of.

【0030】その後、およそ1μmの厚さのポジ型フォ
トレジストからなるレジスト3を、回転塗布法によって
形成し、露光現像処理を行い、レジスト3をパターンニ
ングする。
After that, a resist 3 made of a positive type photoresist having a thickness of about 1 μm is formed by a spin coating method, exposed and developed, and the resist 3 is patterned.

【0031】この露光現像処理したレジスト3の平面パ
ターン形状は、図2の平面図に示すように、共通電極4
で接続する複数の配線電極5はどの配線電極5をとって
も、すべて同じ面積になる位置にスリット7を設けてい
る。
As shown in the plan view of FIG. 2, the planar pattern shape of the resist 3 which has been exposed and developed is the common electrode 4 as shown in FIG.
The plurality of wiring electrodes 5 connected with each other are provided with slits 7 at positions where all wiring electrodes 5 have the same area.

【0032】スリット7によって制御する配線電極5の
面積は、結合容量として働くため、TFD素子との容量
比を大きくとるため、その線幅寸法はなるべく広いこと
が好きましい。
Since the area of the wiring electrode 5 controlled by the slit 7 acts as a coupling capacitance, the line width dimension is preferably as wide as possible in order to increase the capacitance ratio with the TFD element.

【0033】そののち、反応性イオンエッチング(以下
RIEと記載する)法で、第1の金属2をエッチングす
る。
After that, the first metal 2 is etched by the reactive ion etching (hereinafter referred to as RIE) method.

【0034】ここで用いるRIE法によるエッチング処
理は、エッチングガスとして四フッ化炭素(CF4)の
流量を200〜240sccm、酸素(O2)の流量を
10〜40sccm混合し、4〜12×10−2tor
rの圧力下で、電力が0.5W/cm2の条件で行う。
In the etching treatment by the RIE method used here, the flow rate of carbon tetrafluoride (CF4) as an etching gas is mixed in the range of 200 to 240 sccm, and the flow rate of oxygen (O2) is mixed in the range of 10 to 40 sccm, and 4 to 12 × 10 −2 torr is mixed.
Under the pressure of r, the power is 0.5 W / cm 2.

【0035】その後、レジスト3を剥離し、図3に示す
ように、第1の金属2を、0.01〜0.1wt%のク
エン酸浴中で化成処理して、タンタル酸化膜からなる誘
電体膜8を形成する。
Then, the resist 3 is peeled off, and as shown in FIG. 3, the first metal 2 is subjected to a chemical conversion treatment in a 0.01 to 0.1 wt% citric acid bath to form a dielectric film made of a tantalum oxide film. The body film 8 is formed.

【0036】誘電体膜8は、共通電極4によって接続す
る配線電極5の表面にのみ形成し、スリット7で分離し
ている入力電極の裏打ち電極6には、誘電体膜8は形成
されない。
The dielectric film 8 is formed only on the surface of the wiring electrode 5 connected by the common electrode 4, and the dielectric film 8 is not formed on the backing electrode 6 of the input electrode separated by the slit 7.

【0037】つぎに、図4に示すように、第2の金属9
として画素電極も兼ねる酸化インジウムスズ(ITO)
を200nmの厚さで形成する。
Next, as shown in FIG. 4, the second metal 9
Indium tin oxide (ITO) that doubles as a pixel electrode
Is formed with a thickness of 200 nm.

【0038】このITOの形成は、基板温度150℃以
下で、Arガスと酸素の混合ガスを用い、全圧2〜8×
10−3torr、酸素分圧2〜3×10−5torr
で反応性スパッタリング法で形成する。
The formation of this ITO is carried out at a substrate temperature of 150 ° C. or lower using a mixed gas of Ar gas and oxygen at a total pressure of 2 to 8 ×.
10-3 torr, oxygen partial pressure 2-3 × 10 −5 torr
Is formed by a reactive sputtering method.

【0039】その後、およそ1μmの厚さのポジ型フォ
トレジストからなるレジストを塗布法により形成し、露
光現像処理を行いレジストをパターンニングする。
After that, a resist made of a positive type photoresist having a thickness of about 1 μm is formed by a coating method, and exposed and developed to pattern the resist.

【0040】この露光現像処理したレジストの平面パタ
ーン形状は、図5に示すように、画素電極10とTFD
素子12の上部電極を構成する第2の金属パターンと、
配線電極5上と、この配線電極5と分離している入力電
極の裏打ち電極6をつなぐ入力電極11とのパターンか
らなっている。
As shown in FIG. 5, the planar pattern shape of the resist subjected to this exposure and development treatment is, as shown in FIG.
A second metal pattern forming an upper electrode of the element 12,
It is composed of a pattern on the wiring electrode 5 and an input electrode 11 connecting the backing electrode 6 of the input electrode which is separated from the wiring electrode 5.

【0041】このレジストを100〜170℃の温度で
熱処理した後、エッチング液として塩酸を用いてITO
からなる第2の金属9をエッチングする。
This resist was heat-treated at a temperature of 100 to 170 ° C., and then hydrochloric acid was used as an etching solution for ITO.
The second metal 9 consisting of is etched.

【0042】このような処理工程により形成するTFD
素子を設けた基板を、通常の液晶表示体を製造する工程
である、配向膜塗布工程と、ラビングによる配向処理工
程とを行い、さらに同様の処理をした対向基板との張り
合わせ工程と、液晶の注入工程と、液晶注入口の封向工
程を経たのち、共通電極を切断して液晶表示体を完成す
る。
TFD formed by such processing steps
The substrate provided with the element, the process of manufacturing a normal liquid crystal display, the alignment film coating process, the alignment treatment process by rubbing is performed, further bonding process with the counter substrate and the same treatment, After the injection process and the liquid crystal injection port sealing process, the common electrode is cut to complete the liquid crystal display.

【0043】化成処理によってその表面に誘電体膜8を
形成しない領域のタンタルは形成しなくてもよいが、I
TO膜からなる入力電極11の裏打ち電極6として入力
電極11の断線不良の低減に寄与し、化成処理により誘
電体膜を形成した領域はどの配線電極5も同じ容量をも
つコンデンサーとして働き、良好な画質の液晶表示体を
得ることができる。
It is not necessary to form tantalum in the region where the dielectric film 8 is not formed on the surface by the chemical conversion treatment, but I
As a lining electrode 6 of the input electrode 11 made of a TO film, it contributes to the reduction of disconnection defects of the input electrode 11, and in the region where the dielectric film is formed by the chemical conversion treatment, every wiring electrode 5 functions as a capacitor having the same capacitance, which is excellent. A liquid crystal display with high image quality can be obtained.

【0044】つぎに本発明の第2の実施例を図7を用い
て説明する。図7は、本発明の第2の実施例におけるT
FD素子の構成を示す平面図である。
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 7 shows T in the second embodiment of the present invention.
It is a top view which shows the structure of an FD element.

【0045】TFD素子の下層金属を構成する第1の金
属であるTaパターンは第1の実施例と同様に、共通電
極4と、配線電極5とからなる。しかし第1の実施例の
Taパターンを分離するスリットは設けず、誘電体膜は
第1の金属のパターン全体に設けている。
The Ta pattern, which is the first metal constituting the lower layer metal of the TFD element, is composed of the common electrode 4 and the wiring electrode 5 as in the first embodiment. However, the slit for separating the Ta pattern of the first embodiment is not provided, and the dielectric film is provided over the entire pattern of the first metal.

【0046】TFD素子12上層金属を構成する第2の
金属9であるITOのパターン形状は第1の実施例と同
様に、画素電極10とTFD素子12部を除いた配線電
極5上と入力電極11上とに設けている。
The pattern shape of ITO, which is the second metal 9 composing the upper layer metal of the TFD element 12, is similar to that of the first embodiment, except for the pixel electrode 10 and the wiring electrode 5 excluding the TFD element 12 and the input electrode. 11 and above.

【0047】ITOのパターン形状は、入力電極11の
面積が一定になる位置にスリット7を設けている。
The ITO pattern has a slit 7 at a position where the area of the input electrode 11 is constant.

【0048】そして、結合容量は第1の電極であるIT
Oと、誘電体膜と、結合容量の第2の電極であり、しか
もTFD素子の第1の金属であるタンタルによって結合
容量を構成する。
The coupling capacitance is IT which is the first electrode.
O, the dielectric film, and the second electrode of the coupling capacitance, and moreover, the coupling capacitance is composed of tantalum which is the first metal of the TFD element.

【0049】つぎに、図6から図7を用いて、図7に示
す構造を得るための製造方法を説明する。
Next, a manufacturing method for obtaining the structure shown in FIG. 7 will be described with reference to FIGS. 6 to 7.

【0050】図1から図5を用いて説明した、第1の実
施例と同様な方法により、第1の金属2であるTa膜を
形成したのち、パターンニングを行う。
By a method similar to that of the first embodiment described with reference to FIGS. 1 to 5, a Ta film which is the first metal 2 is formed, and then patterning is performed.

【0051】第1の実施例においては、Taパターンの
配線電極5の一部にスリットが設け配線電極5を分離し
ていたが、第2の実施例では図6に示すように、第1の
金属2は連続したパターンで形成し、化成処理は第1の
金属2全体に行い、全面に誘電体膜を形成する。
In the first embodiment, a slit is provided in a part of the Ta pattern wiring electrode 5 to separate the wiring electrode 5, but in the second embodiment, as shown in FIG. The metal 2 is formed in a continuous pattern, the chemical conversion treatment is performed on the entire first metal 2, and a dielectric film is formed on the entire surface.

【0052】その後、第1の実施例と同様の条件で第2
の金属9としてITO膜を形成し、ITO膜上にレジス
トパターンを形成する。
Thereafter, the second condition is applied under the same conditions as in the first embodiment.
An ITO film is formed as the metal 9 and a resist pattern is formed on the ITO film.

【0053】レジストパターンは、図7に示すように、
入力電極11の面積が一定になるような位置にスリット
7を設ける。
The resist pattern is, as shown in FIG.
The slit 7 is provided at a position where the area of the input electrode 11 is constant.

【0054】本発明の第2の実施例においては入力電極
11の領域のみで結合容量を制御されるため、第1の実
施例と同様に、TFD素子の容量との比を大きく取るた
め、できるだけ入力電極11の線幅寸法は広いことが好
ましい。
In the second embodiment of the present invention, since the coupling capacitance is controlled only in the area of the input electrode 11, the ratio with the capacitance of the TFD element is set to be large as in the first embodiment, and therefore, as much as possible. The line width dimension of the input electrode 11 is preferably wide.

【0055】また、スリットにより分離した配線電極5
側のITOからなる第2の金属9は第1の実施例と同様
に、配線抵抗の低抵抗化と、断線不良の低減を図ること
ができる。
Further, the wiring electrode 5 separated by the slit
The second metal 9 made of ITO on the side can reduce the wiring resistance and reduce disconnection defects, as in the first embodiment.

【0056】その後は第1の実施例の説明と同様の処理
工程を行うことによって、液晶表示体を形成する。
After that, the liquid crystal display is formed by performing the same processing steps as those described in the first embodiment.

【0057】つぎに本発明の第3の実施例を、図8を用
いて説明する。図1から図5を用いて説明した第1の実
施例と同様な構造で、配線電極5の面積差の調整とTF
D素子12との容量比を大きくとるため、図8に示すよ
うに、配線電極5にTFD素子12を介して接続する画
素電極10の一方の入力電極11より給電を行う。
Next, a third embodiment of the present invention will be described with reference to FIG. With the same structure as the first embodiment described with reference to FIGS. 1 to 5, adjustment of the area difference of the wiring electrodes 5 and TF are performed.
In order to increase the capacitance ratio with the D element 12, as shown in FIG. 8, power is supplied from one input electrode 11 of the pixel electrode 10 connected to the wiring electrode 5 via the TFD element 12.

【0058】そして入力電極11と反対側の配線電極に
ダミー領域13を設ける。そしてこのダミー領域13の
線幅寸法を太くとり、このダミー領域13に結合容量を
設ける。なおその後の製造方法は第1の実施例と同様の
処理工程を行えばよく、液晶表示体を形成することがで
きる。
Then, the dummy region 13 is provided in the wiring electrode opposite to the input electrode 11. Then, the line width dimension of the dummy region 13 is made thick and a coupling capacitance is provided in the dummy region 13. The subsequent manufacturing method may be the same as the first embodiment, and a liquid crystal display can be formed.

【0059】つぎに本発明の第4の実施例を、図9を用
いて説明する。配線電極5の線幅寸法が充分に太く、断
線の可能性の低いときには、図6と図7とを用いて説明
した第2の実施例と同様な構造を採用して、図9に示す
ように入力電極部11のみに第2の金属であるITOパ
ターンを設ける。
Next, a fourth embodiment of the present invention will be described with reference to FIG. When the line width of the wiring electrode 5 is sufficiently thick and the possibility of disconnection is low, a structure similar to that of the second embodiment described with reference to FIGS. 6 and 7 is adopted, and as shown in FIG. The ITO pattern, which is the second metal, is provided only on the input electrode portion 11.

【0060】この図9に示すような構造とすると、配線
電極5上のITOパターンの形成を省略することがで
き、複雑なパターンの必要がなく、パターンの重ね合わ
せの精度もゆとりをもたせて液晶表示体を制作すること
が可能である。
With the structure as shown in FIG. 9, the formation of the ITO pattern on the wiring electrode 5 can be omitted, there is no need for a complicated pattern, and the precision of the pattern superposition can be kept to a sufficient degree so that the liquid crystal can be formed. It is possible to create a display body.

【0061】図10は、本発明のアクティブマトリック
ス方式の液晶表示体にチップオングラス(COG)実装
構造を適用した例を示す平面図である。
FIG. 10 is a plan view showing an example in which a chip-on-glass (COG) mounting structure is applied to the active matrix type liquid crystal display of the present invention.

【0062】COG実装構造を用いて、入力電極11と
液晶表示体を駆動する半導体チップの端子とを直接に接
続を行うと、第10図に示すように、入力電極11の接
続部14の位置は半導体チップの端子の位置にあわせる
必要があり、実装位置に集中的に配線することが多い。
When the input electrode 11 and the terminal of the semiconductor chip that drives the liquid crystal display are directly connected using the COG mounting structure, as shown in FIG. 10, the position of the connection portion 14 of the input electrode 11 is changed. Needs to be aligned with the positions of the terminals of the semiconductor chip, and wiring is often concentrated at the mounting position.

【0063】このとき、結合容量の第2の電極となる配
線電極5は、1本毎に面積が異なることとなる。
At this time, the area of each wiring electrode 5, which serves as the second electrode of the coupling capacitance, is different.

【0064】そこで、同じ容量値を得るためには、第1
の実施例から第4の実施例の構造を採用すればよい。こ
の結果、コンパクトで信頼性の高いアクティブマトリッ
クス方式液晶表示体を得ることが可能となる。
Therefore, in order to obtain the same capacitance value, the first
The structures of the first to fourth embodiments may be adopted. As a result, it becomes possible to obtain a compact and highly reliable active matrix liquid crystal display.

【0065】[0065]

【発明の効果】以上の説明で明らかなように、本発明の
アクティブマトリックス方式の液晶表示体は、入力電極
からの距離による電圧差によって生ずる表示ムラと、各
配線電極間の結合容量の差による表示ムラとが発生しな
い。このため非常に良好な表示品質を有する液晶表示体
を提供することができる。
As is clear from the above description, the active matrix type liquid crystal display of the present invention is caused by the display unevenness caused by the voltage difference due to the distance from the input electrode and the difference in the coupling capacitance between the wiring electrodes. No display unevenness occurs. Therefore, it is possible to provide a liquid crystal display body having very good display quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す断面図である。
FIG. 1 is a cross-sectional view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図2】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す平面図である。
FIG. 2 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図3】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す断面図である。
FIG. 3 is a cross-sectional view showing an active matrix type liquid crystal display body in an example of the present invention.

【図4】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す断面図である。
FIG. 4 is a cross-sectional view showing an active matrix type liquid crystal display body in an example of the present invention.

【図5】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す平面図である。
FIG. 5 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図6】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す平面図である。
FIG. 6 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図7】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す平面図である。
FIG. 7 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図8】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す平面図である。
FIG. 8 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図9】本発明の実施例におけるアクティブマトリック
ス方式液晶表示体を示す平面図である。
FIG. 9 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【図10】本発明の実施例におけるアクティブマトリッ
クス方式液晶表示体を示す平面図である。
FIG. 10 is a plan view showing an active matrix type liquid crystal display according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2 第1の金属 4 共通電極 5 配線電極 6 裏打ち電極 7 スリット 8 誘電体膜 9 第2の金属 11 入力電極 12 TFD素子 13 ダミー領域 2 First metal 4 Common electrode 5 Wiring electrode 6 Backing electrode 7 Slit 8 Dielectric film 9 Second metal 11 Input electrode 12 TFD element 13 Dummy area

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上に設ける複数の画素電極と、画素
電極を駆動するための複数のスイッチング素子に接続す
る複数の配線電極と、結合容量を介して駆動信号をスイ
ッチング素子に供給する入力電極とを備え、結合容量は
それぞれの結合容量の値がほぼ同じ値であること特徴と
するアクティブマトリックス方式液晶表示体。
1. A plurality of pixel electrodes provided on a substrate, a plurality of wiring electrodes connected to a plurality of switching elements for driving the pixel electrodes, and an input electrode for supplying a drive signal to the switching elements via a coupling capacitance. An active matrix type liquid crystal display body, characterized in that the coupling capacitances have approximately the same value.
【請求項2】 基板上に設ける複数の画素電極と、画素
電極を駆動するための複数のスイッチング素子に接続す
る複数の配線電極と、結合容量を介して駆動信号をスイ
ッチング素子に供給する入力電極とを備え、入力電極は
チップオングラス構造により液晶表示体を駆動する半導
体チップの端子に直接接続することを特徴とするアクテ
ィブマトリックス方式液晶表示体。
2. A plurality of pixel electrodes provided on a substrate, a plurality of wiring electrodes connected to a plurality of switching elements for driving the pixel electrodes, and an input electrode for supplying a drive signal to the switching elements via a coupling capacitance. An active matrix liquid crystal display body, characterized in that the input electrode is directly connected to a terminal of a semiconductor chip that drives the liquid crystal display body by a chip-on-glass structure.
【請求項3】 基板上に設ける複数の画素電極と、画素
電極を駆動するための複数のスイッチング素子に接続す
る複数の配線電極と、結合容量を介して駆動信号をスイ
ッチング素子に供給する入力電極とを備え、結合容量は
第1の電極と第2の電極との間に設け、第1の電極ある
いは第2の電極に設けるスリットにより制御することに
より、結合容量の面積をほぼ同じ値にすることを特徴と
するアクティブマトリックス方式液晶表示体。
3. A plurality of pixel electrodes provided on a substrate, a plurality of wiring electrodes connected to a plurality of switching elements for driving the pixel electrodes, and an input electrode for supplying a drive signal to the switching elements via a coupling capacitance. And the coupling capacitance is provided between the first electrode and the second electrode, and is controlled by a slit provided in the first electrode or the second electrode to make the area of the coupling capacitance approximately the same. An active matrix type liquid crystal display body characterized by the above.
【請求項4】 基板上に設ける複数の画素電極と、画素
電極を駆動するための複数のスイッチング素子に接続す
る複数の配線電極と、結合容量を介して駆動信号をスイ
ッチング素子に供給する入力電極とを備え、配線電極に
スイッチング素子を介して接続する画素電極の一方から
駆動信号を供給し、他方に結合容量を設けること特徴と
するアクティブマトリックス方式液晶表示体。
4. A plurality of pixel electrodes provided on a substrate, a plurality of wiring electrodes connected to a plurality of switching elements for driving the pixel electrodes, and an input electrode for supplying a drive signal to the switching elements via a coupling capacitance. And a drive signal is supplied from one of the pixel electrodes connected to the wiring electrode through a switching element, and a coupling capacitance is provided to the other of the pixel electrodes.
JP23465394A 1993-09-30 1994-09-29 Active matrix system liquid crystal display Pending JPH07168208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23465394A JPH07168208A (en) 1993-09-30 1994-09-29 Active matrix system liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-57392 1993-09-30
JP5739293 1993-09-30
JP23465394A JPH07168208A (en) 1993-09-30 1994-09-29 Active matrix system liquid crystal display

Publications (1)

Publication Number Publication Date
JPH07168208A true JPH07168208A (en) 1995-07-04

Family

ID=26398432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23465394A Pending JPH07168208A (en) 1993-09-30 1994-09-29 Active matrix system liquid crystal display

Country Status (1)

Country Link
JP (1) JPH07168208A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082274A1 (en) * 2000-04-24 2001-11-01 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
US7268746B2 (en) 2002-11-25 2007-09-11 Sharp Kabushiki Kaisha Active matrix substrate and display
JP4812940B2 (en) * 1998-10-30 2011-11-09 浜松ホトニクス株式会社 Solid-state imaging device array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812940B2 (en) * 1998-10-30 2011-11-09 浜松ホトニクス株式会社 Solid-state imaging device array
WO2001082274A1 (en) * 2000-04-24 2001-11-01 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
US6909415B2 (en) 2000-04-24 2005-06-21 Matsushita Electric Industrial Co., Ltd. Display unit and drive method therefor
US7268746B2 (en) 2002-11-25 2007-09-11 Sharp Kabushiki Kaisha Active matrix substrate and display

Similar Documents

Publication Publication Date Title
JP2010108000A (en) Liquid crystal display device and method for manufacturing the same
JPH0772473A (en) Color liquid crystal display device
GB2306747A (en) Liquid crystal display and method of manufacturing the same
US5879960A (en) Manufacturing method of thin film diode for liquid crystal display device
JPH07168208A (en) Active matrix system liquid crystal display
KR950002288B1 (en) Matrix array substrate
JPH06160877A (en) Thin-film wiring structure and liquid crystal display device formed by using the structure
JPH07258826A (en) Production of thin film semiconductor device
JP3306923B2 (en) Liquid crystal device manufacturing method
JP3229905B2 (en) Liquid crystal display panel and manufacturing method thereof
JPH0331823A (en) Production of liquid crystal display device and electrode substrate
JPH07114043A (en) Liquid crystal display device and its production
KR960016487B1 (en) Thin film transistor & method for manufacturing the same
JPH01281437A (en) Liquid crystal display device
KR100252307B1 (en) Method for manufacturing lcd and the structure by the same method
JP3559354B2 (en) Liquid crystal display device and method of manufacturing the same
JPH06273804A (en) Liquid crystal display device and its production
JPH07159812A (en) Liquid crystal display device and its production
JPH04186233A (en) Matrix array substrate
JP2001147449A (en) Liquid crystal image display device and method of manufacturing semiconductor device for image display device
JPH05297415A (en) Liquid crystal display device and its production
JPH06265938A (en) Liquid crystal display device and its production
JPH06250227A (en) Liquid crystal display device
JPH0720499A (en) Nonlinear element and its production and element substrate for electro-optical device having the nonlinear element as well as electro-optical device
JPH0312638A (en) Matrix array substrate