JPH07161991A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07161991A
JPH07161991A JP34156793A JP34156793A JPH07161991A JP H07161991 A JPH07161991 A JP H07161991A JP 34156793 A JP34156793 A JP 34156793A JP 34156793 A JP34156793 A JP 34156793A JP H07161991 A JPH07161991 A JP H07161991A
Authority
JP
Japan
Prior art keywords
gate
oxide film
semiconductor device
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34156793A
Other languages
English (en)
Inventor
Makoto Tanaka
田中　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP34156793A priority Critical patent/JPH07161991A/ja
Publication of JPH07161991A publication Critical patent/JPH07161991A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 サイドウォールをポリシリコンゲートの厚さ
よりも高く作製し、サリサイド形成における自己整合を
容易にかつ確実にすることが可能である。 【構成】 基板１上にゲート酸化膜２を形成し、一部の
ゲート酸化膜２上にシリコンゲート３を形成し、シリコ
ンゲートの両側壁にサイドウォール２１’を形成した
後、上記ゲート酸化膜２を不純物拡散層形成領域のエッ
チング防止膜としてシリコンゲート３のみを選択的にエ
ッチングしてシリコンゲート３の厚さをサイドウォール
２１’の高さよりも小さくし、不純物拡散層形成領域上
部に存在するゲート酸化膜２をエッチングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタな
どの半導体装置の製造方法に関する。
【０００２】
【従来の技術】素子の微細化に伴って、ＬＳＩプロセス
は、その工程数が増加する傾向にあり、ＭＯＳ半導体プ
ロセスの場合には、短チャネル効果やホットキャリア効
果などの種々の問題がさらに生じてくる。
【０００３】現在のＣＭＯＳデバイスでは、Ｐチャネル
トランジスタ，Ｎチャネルトランジスタの両方のゲート
にＮ+型ポリシリコンゲート（燐硝子蒸着を行ない熱処
理拡散によって低抵抗化を図ったポリシリコンゲート）
が広く用いられており、Ｎチャネルトランジスタを表面
チャネル型、Ｐチャネルトランジスタを埋込チャネル型
のものにしている場合が多い。しかしながら、微細化が
進み、サブハーフミクロン以下の微細パターンプロセス
によって製造がなされるとき、埋込チャネル型では短チ
ャネル効果の抑制が困難になるため、Ｐチャネルトラン
ジスタをも表面チャネル型のものにするのが良い。この
場合には、ＰチャネルトランジスタのゲートにＰ+型の
不純物イオンを注入する一方、Ｎチャネルトランジスタ
のゲートにＮ+型の不純物イオンを注入して、デュアル
ゲート構造にし、さらには、両方のトランジスタのゲー
トを連結するのに、ポリサイド（ポリシリコンシリサイ
ド）やサリサイド(self-aligned silicide:自己整合の
なされたシリサイド)の形成プロセスが必要となる。こ
のポリサイド，サリサイドの形成プロセスを行なうこと
によって、コンタクト抵抗を低減し、トランジスタの高
速動作特性を向上させることが可能となる。
【０００４】また、Ｐチャネルトランジスタ，Ｎチャネ
ルトランジスタの両方の素子構造を表面チャネル型のも
のにすることによって短チャネル効果耐性を向上させる
ことができるが、短チャネル効果やホットキャリア効果
の耐性をより一層向上させるため、従来ではＬＤＤ（Li
ghtly-Doped-Drain）構造やＧＯＬＤ（Gate-Overlap-LD
D）構造の素子構造がさらに提案されている。
【０００５】ところで、ＬＤＤ構造あるいはＧＯＬＤ構
造の作製、並びに、サリサイド形成のためには、ゲート
の両側壁にサイドウォールを形成することが必要不可欠
となる。サリサイド形成において、ゲート上のシリサイ
ドとソース／ドレイン上のシリサイドとの分離，すなわ
ち、自己整合を容易にするには、サイドウォールを高く
すれば良いが、通常の酸化膜エッチバックの工程では、
サイドウォールの高さを、ポリシリコンゲートの厚さと
同じかあるいはポリシリコンゲートの厚さよりも低くし
か作製できなかった。すなわち、従来では、サイドウォ
ールをゲート電極の高さ以上には高くすることができ
ず、サリサイド形成における自己整合を容易にかつ確実
に行なうことが出来ないという問題があった。
【０００６】
【発明が解決しようとする課題】本発明は、サイドウォ
ールをポリシリコンゲートの厚さよりも高く作製し、サ
リサイド形成における自己整合を容易にかつ確実にする
ことの可能な半導体装置の製造方法を提供することを目
的としている。
【０００７】
【課題を解決するための手段および作用】上記目的を達
成するために、請求項１乃至請求項７記載の発明は、基
板上にゲート酸化膜を形成し、一部のゲート酸化膜上に
シリコンゲートを形成し、シリコンゲートの両側壁にサ
イドウォールを形成した後、上記ゲート酸化膜を不純物
拡散層形成領域のエッチング防止膜としてシリコンゲー
トのみを選択的にエッチングしてシリコンゲートの厚さ
をサイドウォールの高さよりも小さくし、不純物拡散層
形成領域上部に存在するゲート酸化膜をエッチングする
ようにしている。これにより、サイドウォールの高さを
シリコンゲートの厚さよりも高く形成することができ、
サリサイドの形成において、ゲート上のシリサイド（ポ
リサイド）と不純物拡散層上のシリサイドとを容易にか
つ確実に分離することができて、サリサイドを容易に形
成することができる。
【０００８】また、請求項８記載の発明のように、サイ
ドウォールの高さをシリコンゲートの厚さ（高さ）に対
し、２０％以上あるいは４００Å以上高くしてサリサイ
ド形成を行なうことにより、自己整合が極めて容易とな
る。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、以下では、説明を簡単にするため、不純物
拡散層(ソース／ドレイン領域)等の構造，その形成法及
びプロセス手順については説明を省略し、主にサイドウ
ォールの形成について説明する。
【００１０】図１は本発明の半導体装置の製造方法の第
１の実施例のプロセスフローを示す図である。図１の例
では、ゲート酸化膜２，フィールド酸化膜１１，および
シリコンゲート(例えばポリシリコンゲート)３を有する
シリコン基板１上に、先ず、サイドウォール形成用の高
温酸化膜２１を堆積する(図１（ａ））。
【００１１】次いで、高温酸化膜２１をエッチバックし
てサイドウォールの形成を行なう。すなわち、例えば、
ＣＨＦ3，ＣＦ4，Ａｒ等により構成されるフッ素系ガス
プラズマを用いて、高温酸化膜２１の部分のみをリアク
ティブイオンエッチングして、シリコンゲート３の両側
壁にサイドウォール２１’を形成する（図１（ｂ））。
ここで、フッ素系ガスにＣＨＦ3，ＣＦ4，Ａｒを用いる
場合、その混合比は、例えば、ＣＨＦ3：ＣＦ4：Ａｒ＝
１：２：１０である。なお、上記ガス種，混合比はあく
まで例示であり、上記以外のガス種，混合比を用いるこ
ともできる。
【００１２】このようにしてサイドウォール２１’を形
成した後、ゲート酸化膜２を不純物拡散層形成領域(例
えばソース／ドレイン形成領域)４のエッチング防止膜
にし、例えばＣｌ2（１００％）ガス，あるいはＣｌ2と
ＨＢｒの混合ガスで構成される塩素系ガスプラズマを用
いて、シリコンゲート３のみをリアクティブイオンエッ
チングする。このエッチングによって、シリコンゲート
３の厚さは、サイドウォール２１’の高さよりも小さく
なる（図１（ｃ））。
【００１３】次に、不純物拡散層形成領域の上部のゲー
ト酸化膜２を除去するため、再度フッ素系ガスプラズマ
を用いてリアクティブイオンエッチングを行なう（図１
（ｄ））。この際、サイドウォール２１’もいくらかエ
ッチングされるが、除去されるべきゲート酸化膜２の厚
さは非常に薄いものであるので、ゲート酸化膜２を除去
するためのエッチングによってはサイドウォール２１’
の幅および高さはほとんど変動しない。
【００１４】上記のような形成工程によって、サイドウ
ォール２１’を、シリコンゲート３の厚さよりも高く形
成することができる。これにより、次工程のサリサイド
形成において、ゲート３上層部に形成されるシリサイド
（ポリサイド)３１と不純物拡散層４の上層部に形成さ
れるシリサイド３２とを良好に分離することができる
（図１（ｅ））。すなわち、サリサイド形成における自
己整合を容易にかつ確実にすることができる。
【００１５】図２は本発明の半導体装置の製造方法の第
２の実施例のプロセスフローを示す図である。図２の例
では、高温酸化膜２１の蒸着に先立って、ゲート酸化膜
２，フィールド酸化膜１１，シリコンゲート(例えばポ
リシリコンゲート)３を有する基板１上に、窒化膜(例え
ばシリコン窒化膜)１５を２００〜４００Å程度蒸着す
る。しかる後、サイドウォール形成用の高温酸化膜２１
を蒸着によって堆積する（図２（ａ））。
【００１６】次いで、第１の実施例と同様のサイドウォ
ール形成工程により、高温酸化膜２１をエッチバックし
てサイドウォール２１’の形成を行なうが、この第２の
実施例では、高温酸化膜２１をエッチバックする際、窒
化膜１５がエッチングのエンドポイントとして機能す
る。これにより、高温酸化膜２１の部分のみがエッチン
グされ、窒化膜１５の下地の部分に対しオーバーエッチ
ングがなされるのを防止できる（図２（ｂ））。特に、
エッチング防止膜として用いられる不純物拡散層形成領
域４上部のゲート酸化膜２がオーバーエッチングされる
のを防止できる。このように、窒化膜１５は、高温酸化
膜２１の部分のエッチングにおけるエンドポイントとし
て用いられ、サイドウォール２１’が形成された後、Ｓ
Ｆ6ガスを用いたリアクティブイオンエッチング（ドラ
イエッチング），あるいは熱燐酸によるウェットエッチ
ングで選択的に除去される（図２（ｃ））。
【００１７】上記の工程を行なうことにより、不純物拡
散層形成領域４上部のゲート酸化膜２がオーバーエッチ
ングされるのを防止できるので(ゲート酸化膜２は確実
に残っているので)、シリコンゲート３のみの選択的エ
ッチングを確実に行なうことができ（図２（ｄ））、不
純物拡散層形成領域４に影響を与えずに、シリコンゲー
ト３の厚さをサイドウォール２１’の高さよりも低く形
成することが可能となる。
【００１８】しかる後、第１の実施例の図１（ｄ），
（ｅ）に示したと同様の工程によって、ゲート酸化膜２
を除去し（図２（ｅ））、シリコンゲート３の厚さより
も高く形成されているサイドウォール２１’によって、
サリサイド形成における自己整合を容易にかつ確実にす
ることができる（図２（ｆ））。
【００１９】図３は本発明の半導体装置の製造方法の第
３の実施例のプロセスフローを示す図である。図３の例
では、予めシリコン膜(例えばポリシリコン膜)表面に２
００〜５００Å程度の窒化膜(例えばシリコン窒化膜)を
形成した後に、これらをシリコンゲート(例えばポリシ
リコンゲート)３および窒化膜ゲートパターン１３とし
て形成し、シリコンゲート３上の窒化膜ゲートパターン
１３をマスクとして酸化を行ない、不純物拡散層形成領
域４上部に１５０〜３００Å程度の酸化膜(シリコン酸
化膜)２’を形成する（図３（ａ））。なお、この際、
シリコンゲート３の側壁にもシリコン酸化膜１２が形成
される。しかる後、サイドウォール形成用の高温酸化膜
２１を蒸着によって堆積する（図３（ｂ））。
【００２０】次いで、第１の実施例と同様のサイドウォ
ール形成工程により、高温酸化膜２１をエッチバックし
てサイドウォール２１’の形成を行なう（図３
（ｃ）)。次いで、この第３の実施例では、酸化膜２’
を不純物拡散層形成領域のエッチング防止膜として機能
させることにより、シリコンゲート３のみの選択的エッ
チングが可能となり（図３（ｄ））、サイドウォール２
１’の高さを残存シリコンゲート３の厚さよりも高くす
ることができる。
【００２１】しかる後、第１の実施例の図１（ｄ），
（ｅ）に示したと同様の工程によって、酸化膜２’を除
去し（図３（ｅ））、シリコンゲート３の厚さよりも高
く形成されているサイドウォール２１’によって、サリ
サイド形成における自己整合を容易にかつ確実にするこ
とができる（図３（ｆ））。
【００２２】図４は本発明の半導体装置の製造方法の第
４の実施例を示す図である。図４の例では、第３の実施
例と同様に、予めシリコン膜(例えばポリシリコン膜)表
面に２００〜５００Å程度の窒化膜(例えばシリコン窒
化膜)を形成した後に、これらをシリコンゲート３，窒
化膜ゲートパターン１３として形成するが、シリコンゲ
ート３上の窒化膜ゲートパターン１３をマスクとして酸
化を行なう前に、高温酸化膜２１を蒸着によって堆積し
（図４（ａ））、第１の実施例と同様のサイドウォール
形成工程により、高温酸化膜２１をエッチバックしてサ
イドウォール２１’の形成を行なう（図４（ｂ））。
【００２３】次いで、窒化ゲートパターン１３およびサ
イドウォール２１’をマスクとして酸化を行ない、不純
物拡散層形成領域４上部に１５０〜３００Å程度の酸化
膜２’を形成する（図４（ｃ））。次いで、この酸化膜
２’を不純物拡散層領域４のエッチング防止膜として用
いることにより、シリコンゲート３のみの選択的エッチ
ングが可能となり（図４（ｄ））、サイドウォール２
１’の高さを残存シリコンゲート３の厚さよりも高くす
ることができる。
【００２４】しかる後、第１の実施例の図１（ｄ），
（ｅ）に示したと同様の工程によって、酸化膜２’を除
去し（図４（ｅ））、シリコンゲート３の厚さよりも高
く形成されているサイドウォール２１’によって、サリ
サイド形成における自己整合を容易にかつ確実にするこ
とができる（図４（ｆ））。
【００２５】なお、第３の実施例，第４の実施例におい
て、シリコン膜上に予め形成される窒化膜１３は、窒化
あるいは蒸着のいずれによっても形成できるが、蒸着の
場合には膜厚を比較的に大きく形成できるので、蒸着を
用いる方が良い。
【００２６】図５は本発明の半導体装置の製造方法の第
５の実施例のプロセスフローを示す図である。図５の例
では、シリコン膜(例えばポリシリコン膜)を形成する
際、予め中間層として１００Å程度の酸化膜(あるいは
窒化膜)１６を形成しておく。この酸化膜(あるいは窒化
膜)１６は、酸化(あるいは窒化),蒸着のいずれによって
も形成できるが、膜厚が比較的小さいので、この実施例
では、酸化(あるいは窒化)により形成した。
【００２７】このようにして、酸化膜(あるいは窒化膜)
を中間層にもつシリコン膜を形成後、これを加工してシ
リコンゲート３を形成し、次いで、サイドウォール形成
用の高温酸化膜２１を蒸着によって堆積する（図５
（ａ））。次いで、第１の実施例と同様のサイドウォー
ル形成工程により、高温酸化膜２１をエッチバックして
サイドウォール２１’を形成する（図５（ｂ））。
【００２８】しかる後、酸化膜２を不純物拡散層領域４
のエッチング防止膜として用いて、シリコンゲート３の
みを選択的にエッチングする（図５（ｃ））。これによ
って、サイドウォールの高さを残存シリコンゲートの厚
さよりも高くすることができる。この際、第５の実施例
では、予め中間層として形成された酸化膜(あるいは窒
化膜)１６が、エッチングのエンドポイントとなり、酸
化膜(あるいは窒化膜)１６よりも下の所定の厚さのシリ
コン層はエッチングされずに済む。これにより、ゲート
の加工性を向上させることができる。
【００２９】しかる後、第１の実施例の図１（ｄ），
（ｅ）に示したと同様の工程によって、ゲート酸化膜２
を除去し（図５（ｅ））、シリコンゲート３の厚さより
も高く形成されているサイドウォール２１’によって、
サリサイド形成における自己整合を容易にかつ確実にす
ることができる（図５（ｆ））。
【００３０】図６は本発明の半導体装置の製造方法の第
６の実施例を示す図である。図６の例では、シリコン膜
(例えばポリシリコン膜)を形成する際に、予め中間層と
して２００Å程度の高融点金属層（Ｔｉ，Ｗ）３０をシ
リコン膜の所定の厚さ位置のところにスパッタ法等によ
り形成しておき、高融点金属層３０が中間層として形成
されたシリコン膜を加工して、シリコンゲート(例えば
ポリシリコンゲート)３を形成し、次いで、サイドウォ
ール形成用の高温酸化膜２１を蒸着によって堆積する
（図６（ａ））。次いで、第１の実施例と同様のサイド
ウォール形成工程により、高温酸化膜２１をエッチバッ
クしてサイドウォール２１’を形成する（図６
（ｂ））。
【００３１】しかる後、酸化膜２を不純物拡散層領域４
のエッチング防止膜として用いて、シリコンゲート３の
みを選択的にエッチングする（図６（ｃ））。これによ
って、サイドウォールの高さを残存シリコンゲートの厚
さよりも高くすることができる。この際、第６の実施例
では、予め中間層として形成された高融点金属層あるい
はこれにより形成されたシリサイド（ポリサイド）層３
０が、エッチングのエンドポイントとなり、高融点金属
層あるいはシリサイド層３０よりも下の所定の厚さのシ
リコン層はエッチングされずに済む。これにより、ゲー
トの加工性を向上させることができる。
【００３２】しかる後、第１の実施例の図１（ｄ），
（ｅ）に示したと同様の工程によって、ゲート酸化膜２
を除去し（図６（ｄ））、シリコンゲート３の厚さより
も高く形成されているサイドウォール２１’によって、
サリサイド形成における自己整合を容易にかつ確実にす
ることができる（図６（ｅ））。なお、この際、第６の
実施例では、ゲートシリサイド(ポリサイド)をより容易
に形成することができる。すなわち、ポリシリコンゲー
トは蒸着膜であって、不純物拡散層領域上部（表面）に
比べ表面の凹凸が荒く、また、その面積も小さいため、
一般に、不純物拡散層上のシリサイド形成に比べ、その
形成が困難であるが、第６の実施例において、ポリシリ
コンゲート３上に、高融点金属層あるいはこれにより形
成されたシリサイド（ポリサイド）層３０を一部残存さ
せて、サリサイド形成を行なうことにより、サリサイド
形成時のゲートシリサイド（ポリサイド）を容易に形成
することができる。
【００３３】このように、第１乃至第６の実施例のいず
れかの製造方法を用いることによって、サイドウォール
２１’の高さをシリコンゲート３の厚さ（高さ）よりも
高くして良好なサリサイド形成を行なうことができる。
この際、サイドウォール２１’とシリコンゲート３の高
さの差は、サリサイドに必要な高融点金属膜の膜厚より
大きいことが望ましい。サブハーフミクロン以下のＭＯ
Ｓデバイスを製造する場合、シリコン膜厚は、２０００
〜４０００Å程度である。この場合、サリサイド形成に
必要な高融点金属膜の膜厚は１００〜４００Å程度が適
当である。従って、サイドウォール２１’の高さをシリ
コンゲート３の厚さ（高さ）に対し、２０％以上あるい
は４００Å以上高くするのが良く、２０％以上あるいは
４００Å以上高くしてサリサイド形成を行なうことによ
り、自己整合が極めて容易となる。
【００３４】また、上記第５，第６の実施例は、基本的
には第１の実施例の製造方法に従っているが、第２，第
３または第４の実施例の製造方法に第５または第６の実
施例の製造を組合せて用いることももちろん可能であ
る。
【００３５】
【発明の効果】以上に説明したように、請求項１乃至請
求項７記載の発明によれば、基板上にゲート酸化膜を形
成し、一部のゲート酸化膜上にシリコンゲートを形成
し、シリコンゲートの両側壁にサイドウォールを形成し
た後、上記ゲート酸化膜を不純物拡散層形成領域のエッ
チング防止膜としてシリコンゲートのみを選択的にエッ
チングしてシリコンゲートの厚さをサイドウォールの高
さよりも小さくし、不純物拡散層形成領域上部に存在す
るゲート酸化膜をエッチングするようにしており、サイ
ドウォールの高さをシリコンゲートの厚さよりも高く形
成することができるので、サリサイドの形成において、
ゲート上のシリサイド（ポリサイド）と不純物拡散層上
のシリサイドとを容易にかつ確実に分離することができ
て、サリサイドを容易に形成することができる。
【００３６】また、請求項８記載の発明のように、サイ
ドウォールの高さをシリコンゲートの厚さ（高さ）に対
し、２０％以上あるいは４００Å以上高くしてサリサイ
ド形成を行なうことにより、自己整合が極めて容易とな
る。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の第１の実施例
のプロセスフローを示す図である。
【図２】本発明の半導体装置の製造方法の第２の実施例
のプロセスフローを示す図である。
【図３】本発明の半導体装置の製造方法の第３の実施例
のプロセスフローを示す図である。
【図４】本発明の半導体装置の製造方法の第４の実施例
のプロセスフローを示す図である。
【図５】本発明の半導体装置の製造方法の第５の実施例
のプロセスフローを示す図である。
【図６】本発明の半導体装置の製造方法の第６の実施例
のプロセスフローを示す図である。
【符号の説明】
１ シリコン基板 ２ ゲート酸化膜 ２’ 酸化膜 ３ シリコンゲート ４ 不純物拡散層形成領域(ソース／ドレ
イン形成領域) １１ フィールド酸化膜 １２ シリコン酸化膜 １３ シリコン窒化膜 １５ シリコン窒化膜 １６ シリコン窒化膜(酸化膜) ２１ 高温酸化膜 ２１’ サイドウォール ３１，３２ シリサイド

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上にゲート酸化膜を形成する工程
    と、一部のゲート酸化膜上にシリコンゲートを形成する
    工程と、シリコンゲートの両側壁にサイドウォールを形
    成する工程と、前記ゲート酸化膜を不純物拡散層形成領
    域のエッチング防止膜としてシリコンゲートのみを選択
    的にエッチングしてシリコンゲートの厚さをサイドウォ
    ールの高さよりも小さくする工程と、不純物拡散層形成
    領域上部に存在するゲート酸化膜をエッチングする工程
    とを有していることを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記シリコンゲートを形成した後、高温酸化膜
    が形成される前に、基板上に窒化膜を形成する工程をさ
    らに有し、前記高温酸化膜を形成した後、該高温酸化膜
    をエッチバックしてサイドウォールを形成する際に、前
    記窒化膜を高温酸化膜に対するエッチングのエンドポイ
    ントとして機能させるようになっていることを特徴とす
    る半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、前記シリコンゲート上に窒化膜ゲートパターン
    を形成し、該窒化膜ゲートパターンをマスクとして不純
    物拡散層形成領域上部を酸化して不純物拡散層形成領域
    上部のゲート酸化膜をより厚いものとするようになって
    いることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法に
    おいて、前記窒化膜ゲートパターンをマスクとして不純
    物拡散層形成領域上部に酸化を行なう工程は、基板上に
    高温酸化膜が形成されるに先立ってなされることを特徴
    とする半導体装置の製造方法。
  5. 【請求項５】 請求項３記載の半導体装置の製造方法に
    おいて、前記窒化膜ゲートパターンをマスクとして不純
    物拡散層形成領域上部を酸化する工程は、サイドウォー
    ルが形成された後、シリコンゲートのエッチングを行な
    うに先立ってなされることを特徴とする半導体装置の製
    造方法。
  6. 【請求項６】 請求項１乃至請求項５のいずれか一項に
    記載の半導体装置の製造方法において、前記シリコンゲ
    ートの形成時に、シリコンゲート内に中間層として酸化
    膜層あるいは窒化膜層を形成し、シリコンゲートを選択
    的にエッチングする際に、該酸化膜層あるいは窒化膜層
    をエッチングのエンドポイントとして機能させるように
    なっていることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１乃至請求項５のいずれか一項に
    記載の半導体装置の製造方法において、前記シリコンゲ
    ートの形成時に、シリコンゲート内に中間層として高融
    点金属膜層を形成し、シリコンゲートを選択的にエッチ
    ングする際に、該高融点金属膜層，あるいは高温酸化膜
    の形成時に高融点金属膜層がシリサイド化されたシリサ
    イド層を、エッチングのエンドポイントとして機能さ
    せ、さらにサリサイド時のゲートシリサイド形成を容易
    にするため、前記高融点金属層，あるいはこれにより形
    成されるシリサイド層を少なくとも一部残存させるよう
    になっていることを特徴とする半導体装置の製造方法。
  8. 【請求項８】 サイドウォールの高さをシリコンゲート
    の厚さ（高さ）に対し、２０％以上あるいは４００Å以
    上高くしてサリサイド形成を行なうことを特徴とする半
    導体装置の製造方法。
JP34156793A 1993-12-10 1993-12-10 半導体装置の製造方法 Pending JPH07161991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34156793A JPH07161991A (ja) 1993-12-10 1993-12-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34156793A JPH07161991A (ja) 1993-12-10 1993-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07161991A true JPH07161991A (ja) 1995-06-23

Family

ID=18347073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34156793A Pending JPH07161991A (ja) 1993-12-10 1993-12-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07161991A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239471B1 (en) 1996-12-10 2001-05-29 Mitsubishi Denki Kabushiki Kaisha MIS transistor and manufacturing method thereof
JP2005150713A (ja) * 2003-11-13 2005-06-09 Internatl Business Mach Corp <Ibm> トランジスタ・ゲート構造上にエッチ耐性ライナを有する半導体デバイス構造およびその形成方法
US7855126B2 (en) 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
JP2012507162A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
US8703592B2 (en) 2010-03-19 2014-04-22 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices having faceted semiconductor patterns

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239471B1 (en) 1996-12-10 2001-05-29 Mitsubishi Denki Kabushiki Kaisha MIS transistor and manufacturing method thereof
JP2005150713A (ja) * 2003-11-13 2005-06-09 Internatl Business Mach Corp <Ibm> トランジスタ・ゲート構造上にエッチ耐性ライナを有する半導体デバイス構造およびその形成方法
JP4587774B2 (ja) * 2003-11-13 2010-11-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイスを形成する方法
US7855126B2 (en) 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
JP2012507162A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
US8703592B2 (en) 2010-03-19 2014-04-22 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices having faceted semiconductor patterns

Similar Documents

Publication Publication Date Title
US6103610A (en) Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
JP3249292B2 (ja) デュアルゲート構造の相補形ｍｉｓ半導体装置
US5757045A (en) CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation
US5576244A (en) Method of manufacturing semiconductor devices having silicide electrodes
JPH10173177A (ja) Ｍｉｓトランジスタの製造方法
JPH05136086A (ja) ローカルインターコネクト構造を設けるための半導体製造プロセス
US6962853B2 (en) Semiconductor device and method for fabricating the same
JP2751859B2 (ja) 半導体装置の製造方法
US7183168B2 (en) Method of manufacturing a semiconductor device having a silicide film
KR100261610B1 (ko) 회로단락과 누설전류가 없는 저 저항 티타늄 실리사이드층을 갖는 반도체 장치의 제조방법
JPH05218410A (ja) 半導体装置およびその製造方法
JPH07161991A (ja) 半導体装置の製造方法
KR100233222B1 (ko) 반도체 장치의 제조 방법
US6737343B1 (en) Method for manufacturing an integrated circuit structure with limited source salicidation
JP3190858B2 (ja) 半導体装置およびその製造方法
JP3376158B2 (ja) 半導体装置の製造方法
US6221745B1 (en) High selectivity mask oxide etching to suppress silicon pits
US6204129B1 (en) Method for producing a high-voltage and low-voltage MOS transistor with salicide structure
JPH05190566A (ja) 半導体装置の製造方法
JPH1098012A (ja) 半導体装置の製造方法
JP4308341B2 (ja) 半導体装置及びその製造方法
JPH0831949A (ja) デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法
US5953632A (en) Method for manufacturing semiconductor device comprising a silicide film
JP2008159834A (ja) 半導体装置の製造方法および半導体装置
JPH0897414A (ja) 半導体装置