JPH07160582A - キャッシュバッファを有するデータ処理装置 - Google Patents

キャッシュバッファを有するデータ処理装置

Info

Publication number
JPH07160582A
JPH07160582A JP5305294A JP30529493A JPH07160582A JP H07160582 A JPH07160582 A JP H07160582A JP 5305294 A JP5305294 A JP 5305294A JP 30529493 A JP30529493 A JP 30529493A JP H07160582 A JPH07160582 A JP H07160582A
Authority
JP
Japan
Prior art keywords
input
cache buffer
output
buffer area
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5305294A
Other languages
English (en)
Inventor
Yasuhisa Kisuki
康久 木透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5305294A priority Critical patent/JPH07160582A/ja
Priority to US08/353,249 priority patent/US5623630A/en
Publication of JPH07160582A publication Critical patent/JPH07160582A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 キャッシュバッファをバイパスしてデータの
入出力を行なった場合にも、入出力されたデータとキャ
ッシュバッファに記憶されているデータとの間に不整合
が生じないようにしたデータ処理装置。 【構成】 ブロック型デバイス10に対してアプリケーシ
ョンプログラム11がデータを入出力する際にキャッシュ
バッファ領域５がバイパスされた場合は、実際に入出力
されたデータとキャッシュバッファ領域５に記憶されて
いるデータとの間に不整合が生じている場合にはそれを
解消するためにアプリケーションプログラム用バッファ
13とキャッシュバッファ領域５との間でデータを複写す
る不整合状態解消部12と、データの入出力に際してキャ
ッシュバッファ領域５をバイパスするか否かの選択条件
を保持する選択条件保持部３とを備えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はブロック型のデバイス、
即ちフレキシブルディスクユニット, 光ディスクユニッ
ト等のような記憶媒体上のたとえばセクタに記憶されて
いる一連のデータを一単位のブロックとしてデータが入
出力される記憶装置に対してキャッシュバッファを利用
してアプリケーションプログラムがデータを入出力する
ことが可能なキャッシュバッファを有するデータ処理装
置に関する。
【０００２】
【従来の技術】図６は、従来のキャッシュバッファを有
するデータ処理装置において、キャッシュバッファを管
理するためのハードウェア及びソフトウェアの機能を示
すブロック図である。図６において、参照符号10は前述
の如きたとえばハードディスクユニット等のブロック型
デバイスを、９はブロック型デバイス10に対するデータ
の入出力処理を制御する入出力部を、１はキャッシュバ
ッファ５及び入出力制御部４にて構成されるキャッシュ
バッファ管理部を、11はブロック型デバイス10を記憶装
置として使用するアプリケーションプログラムを示して
いる。
【０００３】キャッシュバッファ管理部１はキャッシュ
バッファ５と、ソフトウェアとしての入出力制御部４と
で構成されている。キャッシュバッファ５は、ブロック
型デバイス10の記憶媒体上のデータの記憶単位であるブ
ロックに対応してデータを保持するために、具体的には
マイクロコンピュータに内蔵されるメモリ上にブロック
単位で設定される。また入出力制御部４は、入出力部９
を使用してキャッシュバッファ５を経由したデータの入
出力処理を制御する。なお、図６において参照符号70台
の矢符は制御信号線を、80台の矢符はデータが転送され
る経路をそれぞれ示している。
【０００４】次に、上述のような従来技術において、キ
ャッシュバッファ管理部１に対してアプリケーションプ
ログラム11から入出力要求があった場合の処理の流れに
ついて説明する。まず、入力処理について説明する。
【０００５】アプリケーションプログラム11がブロック
型デバイス10からデータの入力を必要とする場合、デー
タの入力要求を発生して信号線71を介して入出力制御部
４に与える。たとえば、ブロック型デバイス10のブロッ
ク番号ｍからｎブロック分のデータの入力要求をアプリ
ケーションプログラム11が発生した場合、入出力制御部
４は要求されているブロック型デバイス10上のブロック
に対応するキャッシュバッファ５のブロックが存在する
か否かをまず調べる。該当するキャッシュバッファ５の
ブロックが存在する場合、入出力制御部４はキャッシュ
バッファ５に記憶されているデータを矢符80, 81の経路
で要求元のアプリケーションプログラム11へ転送するこ
とにより、入出力部９を使用することなしに入力処理を
完了する。
【０００６】一方、アプリケーションプログラム11から
入力要求があったブロック型デバイス10のブロックに対
応するキャッシュバッファ５のブロックが存在しない場
合は、入出力制御部４はまず必要なキャッシュバッファ
５のブロックをメモリ上に割り当て、その後に入出力部
９に対して入力要求を信号線72を介して与える。これに
より、入出力部９はブロック型デバイス10に入力要求を
信号線73を介して与えて入力要求があったブロックのデ
ータをブロック型デバイス10から読み出し、矢符83, 8
2, 80の経路でキャッシュバッファ５に新たに割り当て
られたブロックに記憶させる。その後、キャッシュバッ
ファ５からデータが矢符80, 81の経路で要求元のアプリ
ケーションプログラム11へ転送されて入力処理が終了す
る。
【０００７】アプリケーションプログラム11がブロック
型デバイス10へのデータの出力を必要とする場合、デー
タの出力要求を発生して信号線71を介して入出力制御部
４に与える。たとえば、ブロック型デバイス10のブロッ
ク番号ｍからｎブロック分のデータに対してアプリケー
ションプログラム11から出力要求があった場合、入出力
制御部４は要求されているブロック型デバイス10上のブ
ロックに対応するキャッシュバッファ５のブロックが存
在するか否かをまず調べる。該当するキャッシュバッフ
ァ５のブロックが存在する場合、入出力制御部４は要求
元のアプリケーションプログラム11から矢符81, 80の経
路でキャッシュバッファ５へデータを転送することによ
り、入出力部９を使用することなしに出力処理を完了す
る。
【０００８】一方、アプリケーションプログラム11から
出力要求があったブロック型デバイス10のブロックに対
応するキャッシュバッファ５のブロックが存在しない場
合は、入出力制御部４はまず必要なキャッシュバッファ
５のブロックをメモリ上に割り当て、その後に要求元の
アプリケーションプログラム11からキャッシュバッファ
５へ矢符81, 80を経由してデータを転送して出力処理が
終了する。
【０００９】なお、上述の出力処理においては、アプリ
ケーションプログラム11から出力要求があった場合のブ
ロック型デバイス10で必要となるブロックは新規に割り
当てられるものとしている。従って、キャッシュバッフ
ァ５を割り当てた後に出力先のブロック型デバイス10に
入出力部９からデータを読み込む処理は省略されてい
る。
【００１０】
【発明が解決しようとする課題】従来のキャッシュバッ
ファを有するデータ処理装置では、ブロック型デバイス
に関する入出力処理を全て上述のようにキャッシュバッ
ファを経由して処理していた。このため、アプリケーシ
ョンプログラムから要求されるブロック数が大きい場合
には、キャッシュバッファに割り当てられるブロック数
も多くなるため、キャッシュバッファの入れ換えが頻繁
に発生することになる。このような状況は、キャッシュ
バッファのヒット率の低下の原因となり、マイクロコン
ピュータの性能を向上させる目的で導入されたキャッシ
ュバッファの効果が充分に発揮されない。また、用意さ
れているキャッシュバッファの個数を越えるブロック数
が要求された場合、ブロック型デバイスへの入出力要求
は複数回に分割されて行なわれるので、非常に時間を要
するという問題がある。
【００１１】このような事情から、たとえば特開平4-60
730 号公報, 特開平3-196345号公報等の発明が提案され
ている。前者は、キャッシュバッファの容量以上のデー
タが入出力された場合にはキャッシュバッファをバイパ
スする構成のが開示されている。また、後者はデータの
入出力をキャッシュバッファを用いて行なうか否かを判
定した上で行なう構成が開示されている。
【００１２】しかし、上述のいずれに発明においても、
キャッシュバッファをバイパスしてデータの入出力を行
なった場合には、入出力されたデータとキャッシュバッ
ファに記憶されているデータとが一致しない不整合の状
態が発生する虞がある。
【００１３】本発明はこのような事情に鑑みてなされた
ものであり、キャッシュバッファをバイパスしてデータ
の入出力を行なった場合にも、入出力されたデータとキ
ャッシュバッファに記憶されているデータとの間に不整
合が生じないように構成したキャッシュバッファを有す
るデータ処理装置の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明に係るキャッシュ
バッファを有するデータ処理装置は、ブロック型デバイ
スである記憶装置に対してアプリケーションプログラム
がデータを入出力する際にキャッシュバッファがバイパ
スされた場合は、実際に入出力されたデータとキャッシ
ュバッファに記憶されているデータとの間に不整合が生
じていないかを判断し、不整合が生じている場合にはそ
れを解消するためにアプリケーションプログラム用バッ
ファとキャッシュバッファとの間でデータをコピーする
不整合状態解消手段を備えている。
【００１５】また本発明のキャッシュバッファを有する
データ処理装置は、データの入出力に際してキャッシュ
バッファをバイパスするか否かの選択条件を保持する選
択条件保持手段を備え、それに保持される選択条件をア
プリケーションプログラムの処理により任意に設定可能
な構成にしている。
【００１６】
【作用】本発明に係るキャッシュバッファを有するデー
タ処理装置では、ブロック型デバイスである記憶装置に
対してアプリケーションプログラムがデータを入出力す
る際にキャッシュバッファがバイパスされた場合は、実
際に入出力されたデータとキャッシュバッファに記憶さ
れているデータとの間に不整合が生じていないかが判断
され、不整合が生じている場合にはそれを解消するため
にアプリケーションプログラム用バッファとキャッシュ
バッファとの間で不整合状態解消手段によりデータがコ
ピーされ、不整合状態が解消される。
【００１７】また、本発明に係るキャッシュバッファを
有するデータ処理装置では、データの入出力に際してキ
ャッシュバッファをバイパスするか否かの選択条件がア
プリケーションプログラムの必要に応じて任意に設定可
能になる。
【００１８】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明に係るキャッシュバッファ
を有するデータ処理装置のキャッシュバッファ管理のた
めのハードウェア及びソフトウェアの機能を示すブロッ
ク図である。
【００１９】図１において、参照符号10は記憶装置とし
てのブロック型デバイスを、９はブロック型デバイス10
に対するデータの入出力処理を制御する入出力部をそれ
ぞれ示している。ブロック型デバイス10は、たとえばハ
ードディスクユニット等の記憶装置であり、インタフェ
イスである入出力部９によりデータ処理装置であるマイ
クロコンピュータシステムに接続されている。
【００２０】参照符号１はキャッシュバッファ管理部で
あり、入出力方式選択部２, 選択条件保持部３, 入出力
制御部４, キャッシュバッファ領域５及び不整合状態解
消部12にて構成される。このキャッシュバッファ管理部
１はマイクロコンピュータシステムに内蔵されるハード
ウェア及びソフトウェアで構成される。
【００２１】また、参照符号11はブロック型デバイス10
を記憶装置として使用し、マイクロコンピュータシステ
ムにより実行されるアプリケーションプログラムを、13
はマイクロコンピュータシステムに内蔵されるメモリ上
に設定されるアプリケーションプログラム用バッファ領
域をそれぞれ示している。
【００２２】キャッシュバッファ管理部１はキャッシュ
バッファ領域５と、メモリまたはレジスタである選択条
件保持部３と、ソフトウェアとしての入出力方式選択部
２,入出力制御部４及び不整合状態解消部12とで構成さ
れている。キャッシュバッファ領域５は、ブロック型デ
バイス10の記憶媒体上のデータの記憶単位であるブロッ
クに対応してデータを保持するために、具体的にはマイ
クロコンピュータに内蔵されるメモリ上にブロック単位
で設定される。また入出力制御部４は、入出力部９によ
り入出力されたデータのアプリケーションプログラム用
バッファ領域13とキャッシュバッファ領域５との間での
コピーを行なう。
【００２３】入出力制御部４は、アプリケーションプロ
グラム用バッファ領域13とキャッシュバッファ領域５と
の間でブロック単位でデータのコピーを行なう機能と、
アプリケーションプログラム11から処理要求があったブ
ロックに対応するブロックがキャッシュバッファ領域５
に全て存在するか否かを判定する機能とを有する。
【００２４】入出力方式選択部２は、アプリケーション
プログラム11からの入出力要求を受けて入出力制御部４
に対して、アプリケーションプログラム11が要求してい
るブロックの全てがキャッシュバッファ領域５上に存在
するか否かを問い合わせる機能と、存在しない場合には
更にキャッシュバッファ領域５にブロックを新規に割り
当てるか否かを選択する機能とを有する。
【００２５】不整合状態解消部12は、入出力制御部４で
要求されたブロックの全てがキャッシュバッファ領域５
に存在しないと判定された場合に、入出力部９によるデ
ータの入出力処理に際して発生する可能性のある不整合
状態を検出し、不整合状態が発生していた場合には不整
合状態を解消する機能を有する。
【００２６】選択条件保持部３は、入出力方式選択部２
がキャッシュバッファの割り当てを行なうか否かを決定
する基準となる選択条件、具体的にはキャッシュバッフ
ァ領域５に新規に設定可能なブロックの数を保持する機
能を有する。なお、図１において参照符号70台の矢符は
制御信号線を、80台の矢符はデータが転送され経路をそ
れぞれ示している。
【００２７】また、図２はアプリケーションプログラム
11が使用するバッファ領域13, キャッシュバッファ領域
５のブロックの使用状況, ブロック型デバイス10のブロ
ックを示す模式図である。具体的には、アプリケーショ
ンプログラムが使用するバッファ領域13の内のブロック
型デバイス10のブロック番号＃４、＃５、＃６、＃７及
び＃10のブロックの内容がキャッシュバッファ領域５に
保持されている状態が示されている。
【００２８】次に本発明に係るデータ処理装置のキャッ
シュバッファの管理のための動作について説明する。ま
ず、キャッシュバッファ管理部１に対してアプリケーシ
ョンプログラム11から入出力要求があった場合の処理の
流れについて説明する。
【００２９】アプリケーションプログラム11がブロック
型デバイス10からデータを読み出す必要がある場合には
データの入力要求を、アプリケーションプログラム11が
ブロック型デバイス10にデータの書き込みを必要とする
場合にはデータの出力要求をそれぞれ発生する。データ
の入出力処理のパターンとしては、以下の５通りが考え
られる。
【００３０】(a) 入出力方式選択部２でキャッシュバッ
ファ領域５が割り当てられる入出力処理が行なわれる場
合で、且つ処理対象のブロックの全てが処理の開始前に
キャッシュバッファ領域５に存在しない場合。この場合
には不整合状態解消部12による処理は不要である。
【００３１】(b) 入出力方式選択部２でキャッシュバッ
ファ領域５が割り当てられない入出力処理が行なわれる
場合で、且つ処理対象のブロックの全てが処理の開始前
にはキャッシュバッファ領域５に存在しない場合。この
場合には不整合状態解消部12による処理は不要である。
【００３２】(c) 処理対象のブロックの全てがキャッシ
ュバッファ領域５上に存在する場合。この場合には不整
合状態解消部12による処理は不要である。
【００３３】(d) 入出力方式選択部２でキャッシュバッ
ファ領域５が割り当てられる入出力処理が行なわれる場
合で、且つ処理対象のブロックの一部のみが処理の開始
前にキャッシュバッファ領域５上に存在する場合。この
場合には不整合状態解消部12による処理が必要になる。
【００３４】(e) 入出力方式選択部２でキャッシュバッ
ファ領域５が割り当てられない入出力処理が行なわれる
場合で、且つ処理対象のブロックの一部が処理の開始前
にキャッシュバッファ領域５上に存在する場合。この場
合には不整合状態解消部12による処理が必要になる。
【００３５】また、選択条件としては、本実施例ではキ
ャッシュバッファ領域５に割り当てられる最大処理ブロ
ック数を２ブロックとし、これが信号線６によりアプリ
ケーションプログラム11から選択条件保持部３に設定さ
れているとする。なお、最大処理ブロック数が２ブロッ
クである場合、図２に示されている (a)〜(e) は上述の
５つの場合 (a)〜(e) に対応する。以下、上述の(a) 〜
(e) のそれぞれの場合の入出力処理の動作について、入
出力方式選択部２, 入出力制御部４及び不整合状態解消
部12それぞれの動作手順を示す図３, 図４及び図５のフ
ローチャートを参照して順に説明する。
【００３６】図２に(a) で示されているブロック番号＃
０から２ブロック分の入力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して入力
要求を信号線71を介して与える。
【００３７】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００３８】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００３９】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在しない (ステップS13 でNO) の
で、入出力方式選択部２は選択条件保持部３が保持して
いる条件を信号線70を介して読み込み、これに従ってキ
ャッシュバッファ領域５に新たにブロックを割り当てる
か否かを決定する (ステップS14)。この場合は要求され
たブロック数 (２ブロック) が選択条件保持部３に格納
されている条件 (２ブロック) より大きくはない (ステ
ップS14 でNO) ので、入出力方式選択部２は新たなブロ
ックをキャッシュバッファ領域５に割り当てることを決
定し、入出力制御部４に対して新たなブロックをキャッ
シュバッファ領域５に割り当てることを信号線74を介し
て要求し、入出力制御部４に制御を移す (ステップS1
5)。
【００４０】入出力制御部４は、まずキャッシュバッフ
ァ領域５に新たなブロックを割り当てる (ステップS2
2)。次に、入出力制御部４は入出力部９に対してアプリ
ケーションプログラム用バッファ領域13へデータを入力
するように信号線72を介して要求する (ステップS23, S
24) 。これにより、入出力部９はアプリケーションプロ
グラム11により入力が要求されているブロック型デバイ
ス10のブロックのデータを読み出して経路88, 81を経由
してアプリケーションプログラム用バッファ領域13へ転
送して記憶させる。また、入出力制御部４は新たに割り
当てられたキャッシュバッファ領域５のブロックにアプ
リケーションプログラム用バッファ領域13から経路81,
84, 80を経由してデータを転送し、コピーして処理を終
える (ステップS25)。
【００４１】この処理が終了すると、入出力方式選択部
２は不整合状態解消部12に不整合状態の解消を信号線75
を介して要求し、不整合状態解消部12に制御を移す (ス
テップS18)。
【００４２】但し上述の処理以前には、処理対象のブロ
ックに対応するブロックがキャッシュバッファ領域５に
は全く存在しなかったため、不整合状態は発生しない
(ステップS31 でYES)。このため、不整合状態解消部12
はそのまま処理を終了する。
【００４３】図２に(a) で示されているブロック番号＃
０から２ブロック分の出力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して出力
要求を信号線71を介して与える。
【００４４】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を信
号線74を介して行なう (ステップS11)。これにより、入
出力制御部４に制御が移される (ステップS12)。
【００４５】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００４６】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在しない (ステップS13 でNO)
ので、入出力方式選択部２は選択条件保持部３が保持し
ている条件を信号線70を介して読み込み、これに従って
キャッシュバッファ領域５に新たにブロックを割り当て
るか否かを決定する (ステップS14)。この場合は要求さ
れたブロック数 (２ブロック) が選択条件保持部３に格
納されている条件 (２ブロック) より大きくはない (ス
テップS14 でNO) ので、入出力方式選択部２は新たなブ
ロックをキャッシュバッファ領域５に割り当てることを
決定し、入出力制御部４に対して新たなブロックをキャ
ッシュバッファ領域５に割り当てることを信号線74を介
して要求し、入出力制御部４に制御を移す (ステップS1
5)。
【００４７】入出力制御部４は、まず新たなブロックを
キャッシュバッファ領域５に割り当てる (ステップS2
2)。次に、入出力制御部４は新たに割り当てられたキャ
ッシュバッファ領域５のブロックにアプリケーションプ
ログラム用バッファ領域13から経路81, 84, 80を経由し
てデータを転送し、コピーして処理を完了する (ステッ
プS23, S25) 。
【００４８】この処理が終了すると、入出力方式選択部
２は不整合状態解消部12に不整合状態の解消を信号線75
を介して要求し、不整合状態解消部12に制御を移す (ス
テップS18)。
【００４９】但し、上述の処理以前には、処理対象のブ
ロックに対応するキャッシュバッファ領域５が全く存在
しないため、不整合状態は発生しない (ステップS31 で
YES)。このため、不整合状態解消部12はそのまま処理を
終了する。
【００５０】図２に(b) で示されているブロック番号＃
０から４ブロック分の入力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して入力
要求を信号線71を介して与える。
【００５１】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００５２】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００５３】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在しない (ステップS13 でNO)
ので、入出力方式選択部２は選択条件保持部３が保持し
ている条件を信号線70を介して読み込み、これに従って
キャッシュバッファ領域５に新たにブロックを割り当て
るか否かを決定する (ステップS14)。この場合は要求さ
れたブロック数 (４ブロック) が選択条件保持部３に保
持されている条件 (２ブロック) より大きい (ステップ
S14 でYES)ので、入出力方式選択部２は新たなブロック
をキャッシュバッファ領域５に割り当てないことを決定
し、アプリケーションプログラム11により要求されてい
るブロックのデータを直接アプリケーションプログラム
用バッファ領域13へ入力するように入出力部９に対して
要求する(ステップS16)。
【００５４】これにより、入出力部９はアプリケーショ
ンプログラム11により入力が要求されているブロック型
デバイス10のブロックのデータを読み出して経路88, 81
を経由してアプリケーションプログラム用バッファ領域
13へ転送して記憶させる。
【００５５】この処理が終了すると、入出力方式選択部
２は不整合状態解消部12に不整合状態の解消を信号線75
を介して要求し、不整合状態解消部12に制御を移す (ス
テップS18)。
【００５６】但し、上述の処理以前には、処理対象のブ
ロックに対応するキャッシュバッファ領域５が全く存在
しないため、不整合状態は発生しない (ステップS31 で
YES)。このため、不整合状態解消部12はそのまま処理を
終了する。
【００５７】図２に(b) で示されているブロック番号＃
０から４ブロック分の出力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して出力
要求を信号線71を介して与える。
【００５８】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行ない (ステップS11)、ステップS12 の入出力制御
部４の処理が行なわれる。
【００５９】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００６０】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在しない (ステップS13 でNO)
ので、入出力方式選択部２は選択条件保持部３が保持し
ている条件を信号線70を介して読み込み、これに従って
キャッシュバッファ領域５に新たにブロックを割り当て
るか否かを決定する (ステップS14)。この場合は要求さ
れたブロック数 (４ブロック) が選択条件保持部３に保
持されている条件 (２ブロック) より大きい (ステップ
S14 でYES)ので、入出力方式選択部２は新たなブロック
をキャッシュバッファ領域５に割り当てないことを決定
し、入出力部９に対して出力処理を要求する (ステップ
S16)。
【００６１】これにより、入出力部９はアプリケーショ
ンプログラム11により出力が要求されているアプリケー
ションプログラム用バッファ領域13のブロックのデータ
を経路81, 88, 83を経由してブロック型デバイス10へ転
送して記憶させる。
【００６２】この処理が終了すると、入出力方式選択部
２は不整合状態解消部12に不整合状態の解消を信号線75
を介して要求し、不整合状態解消部12に制御を移す (ス
テップS18)。
【００６３】但し、上述の処理以前には、処理対象のブ
ロックに対応するキャッシュバッファ領域５が全く存在
しないため、不整合状態は発生しない (ステップS31 で
YES)。このため、不整合状態解消部12はそのまま処理を
終了する。
【００６４】図２に(c) で示されているブロック番号＃
０から４ブロック分の入力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して入力
要求を信号線71を介して与える。
【００６５】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００６６】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００６７】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在する (ステップS13 でYES)の
で、入出力方式選択部２は入出力制御部４にキャッシュ
バッファ領域５からアプリケーションプログラム用バッ
ファ領域13へのデータのコピー処理を要求し、入出力制
御部４に制御を移す (ステップS17)。
【００６８】入出力制御部４はキャッシュバッファ領域
５からアプリケーションプログラム用バッファ領域13へ
経路80, 84, 81を介してデータを転送し、コピーを行な
って入力処理を終了する。
【００６９】この処理が終了すると、入出力方式選択部
２は不整合状態解消部12に不整合状態の解消を信号線75
を介して要求し、不整合状態解消部12に制御を移す (ス
テップS18)。
【００７０】但し、上述の処理以前には、処理対象のブ
ロックに対応するキャッシュバッファ領域５が全く存在
しないため、不整合状態は発生しない (ステップS31 で
YES)。このため、不整合状態解消部12はそのまま処理を
終了する。
【００７１】図２に(c) で示されているブロック番号＃
０から４ブロック分の出力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して出力
要求を信号線71を介して与える。
【００７２】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００７３】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００７４】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在する (ステップS13 でYES)の
で、入出力方式選択部２は入出力制御部４にアプリケー
ションプログラム用バッファ領域13からキャッシュバッ
ファ領域５へのデータのコピー処理を要求し、入出力制
御部４に制御を移す (ステップS17)。
【００７５】入出力制御部４はアプリケーションプログ
ラム用バッファ領域13からキャッシュバッファ領域５へ
経路81, 84, 80を経由してデータを転送し、コピーを行
なって出力処理を完了する。
【００７６】この処理が終了すると、入出力方式選択部
２は不整合状態解消部12に不整合状態の解消を信号線75
を介して要求し、不整合状態解消部12に制御を移す (ス
テップS18)。
【００７７】但し、上述の処理以前には、処理対象のブ
ロックに対応するキャッシュバッファ領域５が全く存在
しないため、不整合状態は発生しない (ステップS31 で
YES)。このため、不整合状態解消部12はそのまま処理を
終了する。
【００７８】図２に(d) で示されているブロック番号＃
７から２ブロック分の入力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して入力
要求を信号線71を介して与える。
【００７９】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００８０】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００８１】この場合には目的のブロックの一部のみが
キャッシュバッファ領域５に存在する (ステップS13 で
NO) ので、入出力方式選択部２は選択条件保持部３が保
持している条件を信号線70を介して読み込み、これに従
ってキャッシュバッファ領域５に新たにブロックを割り
当てるか否かを決定する (ステップS14)。この場合は要
求されたブロック数 (２ブロック) が選択条件保持部３
に保持されている条件(２ブロック) より大きくはない
(ステップS14 でNO) ので、入出力方式選択部２は新た
なブロックをキャッシュバッファ領域５に割り当てるこ
とを決定し、入出力制御部４に対して新たなブロックを
キャッシュバッファ領域５に割り当てることを信号線74
を介して要求し、入出力制御部４に制御を移す (ステッ
プS15)。
【００８２】入出力制御部４は、まずアプリケーション
プログラム11により要求されているブロックのデータを
直接アプリケーションプログラム用バッファ領域13へ入
力するように入出力部９に対して要求すると共に、入出
力制御部４はまだ割り当てられていなかったブロック番
号＃８に対応するブロックをキャッシュバッファ領域５
に割り当てる (ステップS22)。
【００８３】これにより、入出力部９はアプリケーショ
ンプログラム11により入力が要求されているブロック型
デバイス10のブロックのデータを読み出して経路88, 81
を経由してアプリケーションプログラム用バッファ領域
13へ転送して記憶させる。また、入出力制御部４は新た
に割り当てられたキャッシュバッファ領域５のブロック
へアプリケーションプログラム用バッファ領域13から経
路81, 84, 80を経由してデータを転送し、コピーして処
理を終える (ステップS25)。
【００８４】最後に、入出力方式選択部２は、不整合状
態解消部12に対して、キャッシュバッファ領域５の不整
合状態の解消を要求し、不整合状態解消部12に制御を移
す (ステップS18)。不整合状態解消部12は、処理対象と
なったブロック型デバイス10のブロックに対応するブロ
ックがキャッシュバッファ領域５に処理開始以前に存在
していたことを検出し (ステップS31 でNO) 、そのブロ
ック (ブロック番号＃７に対応する) の内容をキャッシ
ュバッファ領域５からアプリケーションプログラム用バ
ッファ領域13へ転送してコピーすることにより不整合状
態を解消し、入力処理を完了する (ステップS32, S34)
。
【００８５】図２に(d) で示されているブロック番号＃
７から２ブロック分の出力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して出力
要求を信号線71を介して与える。
【００８６】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００８７】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００８８】この場合には目的のブロックの一部のみが
キャッシュバッファ領域５に存在する (ステップS13 で
NO) ので、入出力方式選択部２は選択条件保持部３が保
持している条件を信号線70を介して読み込み、これに従
ってキャッシュバッファ領域５に新たにブロックを割り
当てるか否かを決定する (ステップS14)。この場合は要
求されたブロック数 (２ブロック) が選択条件保持部３
に保持されている条件(２ブロック) より大きくはない
(ステップS14 でNO) ので、入出力方式選択部２は新た
なブロックをキャッシュバッファ領域５に割り当てるこ
とを決定し、入出力制御部４に対して新たなブロックを
キャッシュバッファ領域５に割り当てることを信号線74
を介して要求し、入出力制御部４に制御を移す (ステッ
プS15)。
【００８９】入出力制御部４は、まだ割り当てられてい
なかったブロック番号＃８のに対応するブロックをキャ
ッシュバッファ領域５に新たに割り当て (ステップS2
3)、その後に新たに割り当てられたキャッシュバッファ
領域５のブロックへアプリケーションプログラム用バッ
ファ領域13から経路81, 84, 80を経由してデータをコピ
ーする。
【００９０】最後に、入出力方式選択部２は、不整合状
態解消部12に対して、キャッシュバッファ領域５の不整
合状態の解消を要求し、不整合状態解消部12に制御を移
す (ステップS18)。不整合状態解消部12は、処理対象と
なったブロック型デバイス10のブロックに対応するブロ
ックがキャッシュバッファ領域５に処理開始以前に存在
していたことを検出し (ステップS31 でNO) 、アプリケ
ーションプログラム用バッファ領域13のそのブロック
(ブロック番号＃10に対応す）のデータをキャッシュバ
ッファ領域５の対応するブロックへ転送して不整合状態
を解消し、出力処理を完了する (ステップS32, S33) 。
【００９１】図２に(e) で示されているブロック番号＃
８から４ブロック分の入力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して入力
要求を信号線71を介して与える。
【００９２】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００９３】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【００９４】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在しない (ステップS13 でNO)
ので、入出力方式選択部２は選択条件保持部３が保持し
ている条件を信号線70を介して読み込み、これに従って
キャッシュバッファ領域５に新たにブロックを割り当て
るか否かを決定する (ステップS14)。この場合は要求さ
れたブロック数 (４ブロック) が選択条件保持部３に保
持されている条件 (２ブロック) より大きい (ステップ
S14 でYES)ので、入出力方式選択部２は新たなブロック
をキャッシュバッファ領域５に割り当てないことを決定
し、入出力部９に対して入力処理を要求する (ステップ
S16)。
【００９５】これにより、入出力部９はアプリケーショ
ンプログラム11により入力が要求されているブロック型
デバイス10のブロックのデータを読み出して経路88, 81
を経由してアプリケーションプログラム用バッファ領域
13へ転送して記憶させる。
【００９６】最後に、入出力方式選択部２は、不整合状
態解消部12に対して、キャッシュバッファ領域５の不整
合状態の解消要求を出す。不整合状態解消部12は、入力
処理の対象となったブロック型デバイス10のブロックに
対応するブロックがキャッシュバッファ領域５が存在し
ていたことを検出し (ステップS31 でNO) 、そのブロッ
ク (ブロック番号＃10に対応する) の内容をアプリケー
ションプログラム用バッファ領域13へ転送してコピーし
て不整合状態を解消し、入力処理を完了する (ステップ
S32, S34) 。
【００９７】図２に(e) で示されているブロック番号＃
８から４ブロック分の出力処理の場合、まずアプリケー
ションプログラム11は入出力方式選択部２に対して出力
要求を信号線71を介して与える。
【００９８】入出力方式選択部２は、入出力制御部４に
対して、要求されたブロックの全てがキャッシュバッフ
ァ領域５に存在するか否かの問い合わせを信号線74を介
して行なう (ステップS11)。これにより、入出力制御部
４に制御が移される (ステップS12)。
【００９９】入出力制御部４は、要求されたブロックの
内のいくつがキャッシュバッファ領域５に現在存在する
か否かを調べて入出力方式選択部２に信号線74を介して
応答する (ステップS21)。
【０１００】この場合には目的のブロック全てがキャッ
シュバッファ領域５に存在しない (ステップS13 でNO)
ので、入出力方式選択部２は選択条件保持部３が保持し
ている条件を信号線70を介して読み込み、これに従って
キャッシュバッファ領域５に新たにブロックを割り当て
るか否かを決定する (ステップS14)。この場合は要求さ
れたブロック数 (４ブロック) が選択条件保持部３に保
持されている条件 (２ブロック) より大きい (ステップ
S14 でYES)ので、入出力方式選択部２は新たなブロック
をキャッシュバッファ領域５に割り当てないことを決定
し、入出力部９に対して出力処理を要求する (ステップ
S16)。
【０１０１】これにより、入出力部９はアプリケーショ
ンプログラム11により出力が要求されているアプリケー
ションプログラム用バッファ領域13のブロックのデータ
を経路81, 88, 83を経由してブロック型デバイス10へ転
送して記憶させる。
【０１０２】最後に、入出力方式選択部２は不整合状態
解消部12に対してキャッシュバッファ領域５の不整合状
態の解消要求を出す。不整合状態解消部12は、出力処理
の対象となったブロックに対応するキャッシュバッファ
領域５が存在していたことを検出し (ステップS31 でN
O) 、アプリケーションプログラム用バッファ領域13の
そのブロック (ブロック番号＃10に対応す）のデータを
キャッシュバッファ領域５の対応するブロックへ転送し
て不整合状態を解消し、出力処理を完了する (ステップ
S32, S33) 。
【０１０３】
【発明の効果】以上に詳述したように本発明に係るキャ
ッシュバッファを有するデータ処理装置では、選択条件
保持部 (手段) に設定されている選択条件の値を基準と
してキャッシュバッファを使用するか否かが判断される
ので、キャッシュバッファの入れ換えの回数が少なく抑
えられてヒット率が向上し、またアプリケーションプロ
グラム用のバッファとキャッシュバッファとの間でデー
タの不整合が生じた場合には不整合状態解消部 (手段)
により両者間でデータのコピーが行なわれるので、不整
合状態が解消される。
【０１０４】また、アプリケーションプログラムの処理
により選択条件保持部 (手段) に選択条件の値を任意に
設定することが可能であるため、アプリケーションプロ
グラムに最適な値を設定することが可能になる。
【図面の簡単な説明】
【図１】本発明に係るキャッシュバッファを有するデー
タ処理装置のキャッシュバッファの管理のためのハード
ウェア及びソフトウェアの機能を示すブロック図であ
る。
【図２】本発明に係るキャッシュバッファを有するデー
タ処理装置のキャッシュバッファの管理に際してアプリ
ケーションプログラムが使用するバッファ領域, キャッ
シュバッファ領域のブロックの使用状況, ブロック型デ
バイスのブロックを示す模式図である。
【図３】本発明に係るキャッシュバッファを有するデー
タ処理装置のキャッシュバッファの管理の際の出力方式
選択部の動作手順を示すフローチャートである。
【図４】本発明に係るキャッシュバッファを有するデー
タ処理装置のキャッシュバッファの管理の際の出力制御
部の動作手順をフローチャートである。
【図５】本発明に係るキャッシュバッファを有するデー
タ処理装置のキャッシュバッファの管理の際の不整合状
態解消部の動作手順を示すフローチャートである。
【図６】従来のキャッシュバッファを有するデータ処理
装置のキャッシュバッファ管理のためのハードウェア及
びソフトウェアの機能を示すブロック図である。
【符号の説明】
１ キャッシュバッファ管理部 ２ 入出力方式選択部 ３ 選択条件保持部 ４ 入出力制御部 ５ キャッシュバッファ領域 ９ 入出力部 10 ブロック型デバイス 11 アプリケーションプログラム 12 不整合状態解消部 13 アプリケーションプログラム用バッファ領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】本発明はブロック型のデバイス、
即ちフレキシブルディスクユニット, ハードディスクユ
ニット, 光磁気ディスクユニット等のような記憶媒体上
のたとえばセクタに記憶されている一連のデータを一単
位のブロックとしてデータが入出力される記憶装置に対
してキャッシュバッファを利用してアプリケーションプ
ログラムがデータを入出力することが可能なキャッシュ
バッファを有するデータ処理装置に関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】このような事情から、たとえば特開平4-60
730 号公報, 特開平3-196345号公報等の発明が提案され
ている。前者は、キャッシュバッファの容量以上のデー
タが入出力された場合にはキャッシュバッファをバイパ
スする構成が開示されている。また、後者はデータの入
出力をキャッシュバッファを用いて行なうか否かを判定
した上で行なう構成が開示されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正内容】
【００６８】入出力制御部４はキャッシュバッファ領域
５からアプリケーションプログラム用バッファ領域13へ
経路80, 84, 81を介してデータを転送し、コピーを行な
って入力処理を終了する。上述の処理以前には、処理対
象のブロックの全てがキャッシュバッファ領域５に存在
するため、不整合状態解消部12の処理は行なわれない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】削除
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】削除
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正内容】
【００７５】入出力制御部４はアプリケーションプログ
ラム用バッファ領域13からキャッシュバッファ領域５へ
経路81, 84, 80を介してデータを転送し、コピーを行な
って入力処理を完了する。上述の処理以前には、処理対
象のブロックの全てがキャッシュバッファ領域５に存在
するため、不整合状態解消部12での処理は行なわれな
い。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】削除
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】削除
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 アプリケーションプログラム(11)からの
    要求に応じて入出力手段(9) を介してブロック単位での
    データの入出力が可能なブロック型の記憶装置(10)が接
    続され、前記記憶装置(10)上に存在するブロックに対応
    したデータを保持するキャッシュバッファ領域(5) が設
    定されると共に前記アプリケーションプログラム(11)の
    ためのバッファ領域(13)を有するメモリを内蔵したデー
    タ処理装置において、 前記アプリケーションプログラム(11)により入出力要求
    がなされた前記記憶装置(10)上のブロックに対応するブ
    ロックの全てが前記キャッシュバッファ領域(5) に存在
    するか否かの判定を行なう機能と、前記キャッシュバッ
    ファ領域(5) に新たなブロックの割り当てを行なう機能
    と、前記キャッシュバッファ領域(5) と前記アプリケー
    ションプログラム(11)のためのバッファ領域(13)との間
    のデータの入出力を行なう機能とを有する入出力制御手
    段(4) と、 １回の処理で入出力可能なブロック数を選択条件として
    保持する選択条件保持手段(3) と、 前記アプリケーションプログラム(11)により入出力処理
    要求されたブロックの全てが前記キャッシュバッファ領
    域(5) 上に存在するか否かを前記入出力制御手段(4) に
    問い合わせる機能と、前記アプリケーションプログラム
    (11)により入出力処理要求されたブロックの全てが前記
    キャッシュバッファ領域(5) 上に存在しない場合は前記
    選択条件保持手段(3) が保持している条件に従って前記
    キャッシュバッファ領域(5) にブロックを新規に割り当
    てるか否かを選択する機能とを有する入出力方式選択手
    段(2) と、 前記入出力手段(9) によるデータの入出力処理に伴って
    前記アプリケーションプログラム(11)のためのバッファ
    領域(13)と前記キャッシュバッファ領域(5) との間に発
    生する不整合状態を解消する不整合状態解消手段(12)と
    を備え、 前記入出力制御手段(4) は、前記キャッシュバッファ領
    域(5) にブロックを新規に割り当てた場合には、前記入
    出力手段(9) により入出力されたデータを前記キャッシ
    ュバッファ領域(5) に新規に割り当てられたブロックに
    も記憶させ、 前記不整合状態解消手段(12)は、前記入出力手段(9) に
    より入出力されたブロックに対応するブロックが前記ア
    プリケーションプログラム(11)からの要求に応じてデー
    タの入出力処理が開始以前からキャッシュバッファ領域
    (5) 上に存在していたと前記入出力制御手段(4) が判定
    した場合に、そのブロックの内容を前記アプリケーショ
    ンプログラム(11)のためのバッファ(13)と前記キャッシ
    ュバッファ領域(5) との間でコピーすべくなしてあるこ
    とを特徴とするキャッシュバッファを有するデータ処理
    装置。
  2. 【請求項２】 アプリケーションプログラム(11)の処理
    により任意の値を選択条件保持手段(3) に設定すること
    が可能に構成されていることを特徴とする請求項１に記
    載のキャッシュバッファを有するデータ処理装置。
JP5305294A 1993-12-06 1993-12-06 キャッシュバッファを有するデータ処理装置 Pending JPH07160582A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5305294A JPH07160582A (ja) 1993-12-06 1993-12-06 キャッシュバッファを有するデータ処理装置
US08/353,249 US5623630A (en) 1993-12-06 1994-12-02 Data processor with application program buffer to cache buffer copy capability to prevent mismatches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5305294A JPH07160582A (ja) 1993-12-06 1993-12-06 キャッシュバッファを有するデータ処理装置

Publications (1)

Publication Number Publication Date
JPH07160582A true JPH07160582A (ja) 1995-06-23

Family

ID=17943374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5305294A Pending JPH07160582A (ja) 1993-12-06 1993-12-06 キャッシュバッファを有するデータ処理装置

Country Status (2)

Country Link
US (1) US5623630A (ja)
JP (1) JPH07160582A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221961B1 (en) 1999-06-14 2007-05-22 Ntt Docomo, Inc. Wireless telecommunications unit attachable to and detachable from an external unit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154810A (en) * 1995-08-28 2000-11-28 Apple Computer, Inc. System and method for utilizing the memory of a portable computer as a disk cache while in SCSI target mode
JP2002259207A (ja) * 2001-03-02 2002-09-13 Fujitsu Ltd 情報処理装置及び信号処理装置並びにインタフェース装置
US6922754B2 (en) * 2002-12-09 2005-07-26 Infabric Technologies, Inc. Data-aware data flow manager
US8527711B2 (en) * 2006-12-27 2013-09-03 International Business Machines Corporation Method and system to preview new cacheable content

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075686A (en) * 1976-12-30 1978-02-21 Honeywell Information Systems Inc. Input/output cache system including bypass capability
JPH07104810B2 (ja) * 1989-11-18 1995-11-13 株式会社日立製作所 共用ファイルのアクセス制御方式
JPH03196345A (ja) * 1989-12-26 1991-08-27 Nec Corp データ入出力方式
JPH0460730A (ja) * 1990-06-28 1992-02-26 Nec Corp キャッシュ制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221961B1 (en) 1999-06-14 2007-05-22 Ntt Docomo, Inc. Wireless telecommunications unit attachable to and detachable from an external unit

Also Published As

Publication number Publication date
US5623630A (en) 1997-04-22

Similar Documents

Publication Publication Date Title
US5276836A (en) Data processing device with common memory connecting mechanism
US20030101318A1 (en) Data copy method
US5479615A (en) Buffer asynchronous output apparatus capable of referring to or renewing a previously renewed buffer area by another renewal processing program
EP0533427A1 (en) Computer memory control system
JPH07160582A (ja) キャッシュバッファを有するデータ処理装置
US5134698A (en) Data processing system having a storage controller for transferring an arbitrary amount of data at an arbitrary address boundary between storages
EP0330087A2 (en) Extended storage system
JPS6214863B2 (ja)
JP3480282B2 (ja) 二重化ファイルｉ／ｏ装置及びその方法及びそれを使用した情報処理装置
JP2004227445A (ja) 記憶装置サブシステムにおけるコピー方法および記憶装置サブシステム
JPS62274349A (ja) デ−タ処理システム
JP3092663B2 (ja) 主記憶スワッピング方式
JP2906739B2 (ja) 記憶装置
JPH02267658A (ja) マルチプロセッサシステム
JPH02114344A (ja) ガーベジコレクション処理装置
JPH03257521A (ja) 媒体複写方式
JPH0248749A (ja) バッファ記憶制御装置
JPH03282645A (ja) ローカルエリアネットワークシステム
JPS6389951A (ja) キヤツシユメモリ装置
JPH0293843A (ja) キャッシュ記憶制御方式
JPH07105049A (ja) 仮想メモリダンプ採取方法
JPH02234246A (ja) キャッシュ一致処理制御システム
JPH02105237A (ja) 順編成ファイルのデータ更新方式
JPH0588969A (ja) 部分書き込み処理方式
JPS63286934A (ja) 情報処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615