JPH07154631A - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JPH07154631A JPH07154631A JP30153993A JP30153993A JPH07154631A JP H07154631 A JPH07154631 A JP H07154631A JP 30153993 A JP30153993 A JP 30153993A JP 30153993 A JP30153993 A JP 30153993A JP H07154631 A JPH07154631 A JP H07154631A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- circuit
- pulse
- display device
- blanking pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 オーバースキャンによる電力損失を無くすと
ともに不要画像を表示させることのないオーバースキャ
ンを行うディスプレイ装置を提供する。 【構成】 陰極線管２７の水平偏向コイルを駆動する水
平偏向回路２３と、陰極線管のカソード電極を駆動する
ビデオ回路２５と、回路２５に水平ブランキングパルス
を供給する水平ブランキングキングパルス形成回路１２
を備えたディスプレイ装置において、水平偏向回路２３
の水平出力素子としてＩＧＢＴまたはパワーＭＯＳＦＥ
Ｔからなる電圧駆動形素子を用い、かつ、水平ブランキ
ングキングパルス形成回路１２へ供給する水平基準パル
スとして、水平偏向回路２３から出力される水平ドライ
ブパルスＤＲまたは水平発振パルスＶHOもしくは水平同
期パルスＨ．Ｓｙｎｃを用いた。
ともに不要画像を表示させることのないオーバースキャ
ンを行うディスプレイ装置を提供する。 【構成】 陰極線管２７の水平偏向コイルを駆動する水
平偏向回路２３と、陰極線管のカソード電極を駆動する
ビデオ回路２５と、回路２５に水平ブランキングパルス
を供給する水平ブランキングキングパルス形成回路１２
を備えたディスプレイ装置において、水平偏向回路２３
の水平出力素子としてＩＧＢＴまたはパワーＭＯＳＦＥ
Ｔからなる電圧駆動形素子を用い、かつ、水平ブランキ
ングキングパルス形成回路１２へ供給する水平基準パル
スとして、水平偏向回路２３から出力される水平ドライ
ブパルスＤＲまたは水平発振パルスＶHOもしくは水平同
期パルスＨ．Ｓｙｎｃを用いた。
Description
【０００１】
【産業上の利用分野】本発明は、陰極線管を用いたテレ
ビジョン受像機及びコンピュータ端末等用ディスプレイ
装置に関する。詳しくは、前記テレビジョン受像機及び
コンピュータ端末等用ディスプレイ装置に用いるブラン
キング回路に関する。さらに詳しくは、オーバースキャ
ン時の無効電力の減少を図るとともに不要画像の表示を
なくした、前記テレビジョン受像機及びコンピュータ端
末等用ディスプレイ装置に用いるブランキング回路に関
する。以下、テレビジョン受像機及びコンピュータ端末
等用ディスプレイ装置の両者を総称してディスプレイ装
置と呼ぶことにする。
ビジョン受像機及びコンピュータ端末等用ディスプレイ
装置に関する。詳しくは、前記テレビジョン受像機及び
コンピュータ端末等用ディスプレイ装置に用いるブラン
キング回路に関する。さらに詳しくは、オーバースキャ
ン時の無効電力の減少を図るとともに不要画像の表示を
なくした、前記テレビジョン受像機及びコンピュータ端
末等用ディスプレイ装置に用いるブランキング回路に関
する。以下、テレビジョン受像機及びコンピュータ端末
等用ディスプレイ装置の両者を総称してディスプレイ装
置と呼ぶことにする。
【０００２】
【従来の技術】従来のディスプレイ装置は、ビデオ回路
へ供給する水平ブランキングパルスを形成する際、位相
・パルス幅等を決定する上で基準となる水平基準パルス
として水平偏向回路に発生するフライバックパルスを利
用している。具体的には、特開昭５７−１８３１８２号
公報に記載されているように、ビデオ回路へ供給する水
平ブランキングパルスは、水平偏向回路に発生するフラ
イバックパルスを、所定電圧で振幅制限する等により形
成している。
へ供給する水平ブランキングパルスを形成する際、位相
・パルス幅等を決定する上で基準となる水平基準パルス
として水平偏向回路に発生するフライバックパルスを利
用している。具体的には、特開昭５７−１８３１８２号
公報に記載されているように、ビデオ回路へ供給する水
平ブランキングパルスは、水平偏向回路に発生するフラ
イバックパルスを、所定電圧で振幅制限する等により形
成している。
【０００３】従来のブランキングパルス形成方式を図７
に示す。この方式は、入力端子２１と、信号処理回路２
２と、水平偏向回路２３と、垂直偏向回路２４と、ビデ
オ回路２５と、偏向ヨーク２６を有する陰極線管２７
と、水平基準パルスに基づいて水平ブランキングパルス
Ｈ．ＢＬＫを形成する水平ブランキングパルス形成回路
１２とから形成されている。入力端子２１から入力され
るビデオ同期複合信号から信号処理回路２２に内蔵され
た同期分離回路により同期信号を分離し、水平同期信号
Ｈ．Ｓｙｎｃと垂直同期信号Ｖ．Ｓｙｎｃをそれぞれ水
平偏向回路２３と垂直偏向回路２４へ出力する。また前
記ビデオ複合信号から信号処理回路２２に内蔵された色
信号処理回路等によりビデオ信号を処理しビデオ回路２
５へ出力する。水平偏向回路２３では水平同期信号Ｈ．
Ｓｙｎｃに基づいて水平ドライブ信号電流ＩDYを出力
し、偏向ヨーク２６内の水平偏向コイルを駆動するとと
もにフライバックパルスＶｃｐを出力する。垂直偏向回
路２４では垂直同期信号Ｖ．Ｓｙｎｃに基づいて垂直ド
ライブ信号ＶＤＲを出力し偏向ヨーク２６内の垂直偏向
コイルを駆動する。水平ブランキングパルス形成回路１
２では、水平偏向回路２３から出力されるフライバック
パルスＶｃｐを利用して水平ブランキングパルスＨ．Ｂ
ＬＫを形成し、ビデオ回路２５へ出力している。
に示す。この方式は、入力端子２１と、信号処理回路２
２と、水平偏向回路２３と、垂直偏向回路２４と、ビデ
オ回路２５と、偏向ヨーク２６を有する陰極線管２７
と、水平基準パルスに基づいて水平ブランキングパルス
Ｈ．ＢＬＫを形成する水平ブランキングパルス形成回路
１２とから形成されている。入力端子２１から入力され
るビデオ同期複合信号から信号処理回路２２に内蔵され
た同期分離回路により同期信号を分離し、水平同期信号
Ｈ．Ｓｙｎｃと垂直同期信号Ｖ．Ｓｙｎｃをそれぞれ水
平偏向回路２３と垂直偏向回路２４へ出力する。また前
記ビデオ複合信号から信号処理回路２２に内蔵された色
信号処理回路等によりビデオ信号を処理しビデオ回路２
５へ出力する。水平偏向回路２３では水平同期信号Ｈ．
Ｓｙｎｃに基づいて水平ドライブ信号電流ＩDYを出力
し、偏向ヨーク２６内の水平偏向コイルを駆動するとと
もにフライバックパルスＶｃｐを出力する。垂直偏向回
路２４では垂直同期信号Ｖ．Ｓｙｎｃに基づいて垂直ド
ライブ信号ＶＤＲを出力し偏向ヨーク２６内の垂直偏向
コイルを駆動する。水平ブランキングパルス形成回路１
２では、水平偏向回路２３から出力されるフライバック
パルスＶｃｐを利用して水平ブランキングパルスＨ．Ｂ
ＬＫを形成し、ビデオ回路２５へ出力している。
【０００４】一方、従来のディスプレイ装置は、水平偏
向回路の水平出力素子としてバイポーラトランジスタを
用いている。テレビジョン受像機は、通常、上下・左右
の画像表示量を陰極線管の蛍光面よりも大きくするオー
バースキャンを行なっている。このようなオーバースキ
ャンによって、陰極線管に供給するアノード電圧の変動
に伴う画像歪を目立ちにくくすることができる。また、
コンピュータ端末用のディスプレイ装置は、一般的に、
上下・左右の画像表示量を、陰極線管の蛍光面よりも小
さくするアンダースキャンを行なっている。しかしなが
ら、信号の内容によっては、オーバースキャンを行な
い、表示画像を拡大することも考えられる。このような
オーバースキャンを行なう場合、消費電力の損失が発生
する。
向回路の水平出力素子としてバイポーラトランジスタを
用いている。テレビジョン受像機は、通常、上下・左右
の画像表示量を陰極線管の蛍光面よりも大きくするオー
バースキャンを行なっている。このようなオーバースキ
ャンによって、陰極線管に供給するアノード電圧の変動
に伴う画像歪を目立ちにくくすることができる。また、
コンピュータ端末用のディスプレイ装置は、一般的に、
上下・左右の画像表示量を、陰極線管の蛍光面よりも小
さくするアンダースキャンを行なっている。しかしなが
ら、信号の内容によっては、オーバースキャンを行な
い、表示画像を拡大することも考えられる。このような
オーバースキャンを行なう場合、消費電力の損失が発生
する。
【０００５】以下、オーバースキャンによる消費電力の
損失の発生について、図８に示す従来のディスプレイ装
置における動作波形図を用いて詳しく述べる。図８
（ａ）はビデオ同期複合信号を、図８（ｂ）は水平偏向
コイルに流れる水平偏向電流ＩDYを、図８（ｃ）はコレ
クタ電圧Ｖｃｐ（フライバックパルス）を、図８（ｄ）
は水平ブランキングパルスＨ．ＢＬＫを示す。また、図
８中、時刻ｔ1以前の期間ＴS1および時刻ｔ6以降の期間
ＴS2は画面表示期間を示し、時刻ｔ2〜時刻ｔ5の期間Ｔ
HRは水平帰線期間を、時刻ｔ1〜時刻ｔ2の期間ＴL1およ
び時刻ｔ5〜時刻ｔ6の期間ＴL2はオーバースキャン期間
を示す。図８（ｂ）のＩDY1，ＩDY2は水平偏向電流ＩDY
の振幅を示している。図８（ｂ）に示すように、上記オ
ーバースキャン期間ＴL1およびオーバスキャン期間ＴL2
では、この期間に相当するビデオ信号が画面上に再生さ
れていないにもかかわらず、水平偏向電流ＩDYを流して
いる。このため、水平偏向電流ＩDYの振幅はオーバース
キャン期間の水平偏向に要する水平偏向電流部分を含ん
だ振幅ＩDY1が必要となる。これに対し、本来、画面表
示に寄与する水平偏向電流ＩDYの振幅は時刻ｔ6〜ｔ1の
間の振幅ＩDY2であればよい。
損失の発生について、図８に示す従来のディスプレイ装
置における動作波形図を用いて詳しく述べる。図８
（ａ）はビデオ同期複合信号を、図８（ｂ）は水平偏向
コイルに流れる水平偏向電流ＩDYを、図８（ｃ）はコレ
クタ電圧Ｖｃｐ（フライバックパルス）を、図８（ｄ）
は水平ブランキングパルスＨ．ＢＬＫを示す。また、図
８中、時刻ｔ1以前の期間ＴS1および時刻ｔ6以降の期間
ＴS2は画面表示期間を示し、時刻ｔ2〜時刻ｔ5の期間Ｔ
HRは水平帰線期間を、時刻ｔ1〜時刻ｔ2の期間ＴL1およ
び時刻ｔ5〜時刻ｔ6の期間ＴL2はオーバースキャン期間
を示す。図８（ｂ）のＩDY1，ＩDY2は水平偏向電流ＩDY
の振幅を示している。図８（ｂ）に示すように、上記オ
ーバースキャン期間ＴL1およびオーバスキャン期間ＴL2
では、この期間に相当するビデオ信号が画面上に再生さ
れていないにもかかわらず、水平偏向電流ＩDYを流して
いる。このため、水平偏向電流ＩDYの振幅はオーバース
キャン期間の水平偏向に要する水平偏向電流部分を含ん
だ振幅ＩDY1が必要となる。これに対し、本来、画面表
示に寄与する水平偏向電流ＩDYの振幅は時刻ｔ6〜ｔ1の
間の振幅ＩDY2であればよい。
【０００６】振幅ＩDY1と振幅ＩDY2の差分は、オーバー
スキャンを行なうことによって生じるものであって、実
際の画面表示に寄与しておらず、この差分は、無効電流
とみなすことができる。このような無効電流が流れた場
合、偏向ヨークの水平偏向コイルで生じる電力損失が増
加するほか、水平出力素子、ダンパダイオード等からな
る水平偏向出力回路の電力損失も増加する。
スキャンを行なうことによって生じるものであって、実
際の画面表示に寄与しておらず、この差分は、無効電流
とみなすことができる。このような無効電流が流れた場
合、偏向ヨークの水平偏向コイルで生じる電力損失が増
加するほか、水平出力素子、ダンパダイオード等からな
る水平偏向出力回路の電力損失も増加する。
【０００７】さらに、このようなディスプレイ装置で
は、上記特開昭５７−１８３１８２号公報に示されたよ
うに、Ｈ．ＢＬＫを形成するため、水平出力素子に発生
するフライバックパルス電圧ＶCP波形を所定電圧ＶTHで
振幅制限（スライス）することによって形成している。
この結果、水平ブランキングパルスＨ．ＢＬＫは、図８
（ｄ）に示すように、時刻ｔ3で立ち上り、時刻ｔ4で立
ち下がる矩形波となる。ここで、時刻ｔ3および時刻ｔ4
は、フライバックパルス電圧ＶCPが所定電圧ＶTHとなる
時刻である。このようにフライバックパルスを用いて水
平ブランキングパルスＨ．ＢＬＫを形成する場合、この
Ｈ．ＢＬＫのパルス幅は、水平帰線期間ＴHRよりも狭く
なる。具体的には、Ｈ．ＢＬＫの立が上りではＴN1（時
刻ｔ2〜時刻ｔ3）、立ち下りではＴN2（時刻ｔ4〜時刻
ｔ5）の遅延が生じ、その分、Ｈ．ＢＬＫのパルス幅は
狭くなる。この遅延時間ＴN1は、フライバックパルス電
圧ＶCPが、０Ｖから所定電圧ＶTHとなるまでにかかる時
間であり、遅延時間ＴN2は、フライバックパルス電圧Ｖ
CPが、所定電圧ＶTHから０Ｖになるまでにかかる時間で
ある。
は、上記特開昭５７−１８３１８２号公報に示されたよ
うに、Ｈ．ＢＬＫを形成するため、水平出力素子に発生
するフライバックパルス電圧ＶCP波形を所定電圧ＶTHで
振幅制限（スライス）することによって形成している。
この結果、水平ブランキングパルスＨ．ＢＬＫは、図８
（ｄ）に示すように、時刻ｔ3で立ち上り、時刻ｔ4で立
ち下がる矩形波となる。ここで、時刻ｔ3および時刻ｔ4
は、フライバックパルス電圧ＶCPが所定電圧ＶTHとなる
時刻である。このようにフライバックパルスを用いて水
平ブランキングパルスＨ．ＢＬＫを形成する場合、この
Ｈ．ＢＬＫのパルス幅は、水平帰線期間ＴHRよりも狭く
なる。具体的には、Ｈ．ＢＬＫの立が上りではＴN1（時
刻ｔ2〜時刻ｔ3）、立ち下りではＴN2（時刻ｔ4〜時刻
ｔ5）の遅延が生じ、その分、Ｈ．ＢＬＫのパルス幅は
狭くなる。この遅延時間ＴN1は、フライバックパルス電
圧ＶCPが、０Ｖから所定電圧ＶTHとなるまでにかかる時
間であり、遅延時間ＴN2は、フライバックパルス電圧Ｖ
CPが、所定電圧ＶTHから０Ｖになるまでにかかる時間で
ある。
【０００８】このような電力損失の増加を抑える手段と
しては、時刻ｔ2〜時刻ｔ5の水平帰線期間ＴHRを拡大
し、上記オーバースキャンによって生じる水平偏向電流
ＩDYの増加（ＩDY1−ＩDY2）を削除する方法が考えられ
る。図３に、水平帰線期間ＴHRを拡大した場合における
動作波形図を示す。図３（ａ）はビデオ同期複合信号
を、図３（ｂ）は水平偏向コイルに流れる水平偏向電流
ＩDYを、図３（ｃ）は水平出力素子に発生するフライバ
ックパルスＶCPを、図３（ｄ）は従来のフライバックパ
ルスをスライスする方式によって得られる水平ブランキ
ングパルス（以下、Ｈ．ＢＬＫと称する）を示してい
る。このように、水平帰線期間ＴHRを拡大することによ
って、水平偏向電流ＩDYの振幅は、現実に画像表示に寄
与する分、つまり、振幅ＩDY2とすることができ、上記
電力損失を無くすことができる。
しては、時刻ｔ2〜時刻ｔ5の水平帰線期間ＴHRを拡大
し、上記オーバースキャンによって生じる水平偏向電流
ＩDYの増加（ＩDY1−ＩDY2）を削除する方法が考えられ
る。図３に、水平帰線期間ＴHRを拡大した場合における
動作波形図を示す。図３（ａ）はビデオ同期複合信号
を、図３（ｂ）は水平偏向コイルに流れる水平偏向電流
ＩDYを、図３（ｃ）は水平出力素子に発生するフライバ
ックパルスＶCPを、図３（ｄ）は従来のフライバックパ
ルスをスライスする方式によって得られる水平ブランキ
ングパルス（以下、Ｈ．ＢＬＫと称する）を示してい
る。このように、水平帰線期間ＴHRを拡大することによ
って、水平偏向電流ＩDYの振幅は、現実に画像表示に寄
与する分、つまり、振幅ＩDY2とすることができ、上記
電力損失を無くすことができる。
【０００９】しかしながら、このように水平帰線期間を
拡げた場合、不要画像が表示されるという新たな問題が
発生する。このように不要画像が発生する原因につい
て、図３を用いて説明する。既に述べたように、従来の
水平ブランキングパルス形成方式では、図３（ｃ）に示
される。フライバックパルス電圧Ｖｃｐを所定電圧ＶTH
でスライスして図３（ｄ）に示される水平ブランキング
パルスＨ．ＢＬＫを得ていることから、遅延時間ＴN1お
よびＴN2を生じＨ．ＢＬＫのパルス幅は、水平帰線期間
ＴHRよりも狭いままである。
拡げた場合、不要画像が表示されるという新たな問題が
発生する。このように不要画像が発生する原因につい
て、図３を用いて説明する。既に述べたように、従来の
水平ブランキングパルス形成方式では、図３（ｃ）に示
される。フライバックパルス電圧Ｖｃｐを所定電圧ＶTH
でスライスして図３（ｄ）に示される水平ブランキング
パルスＨ．ＢＬＫを得ていることから、遅延時間ＴN1お
よびＴN2を生じＨ．ＢＬＫのパルス幅は、水平帰線期間
ＴHRよりも狭いままである。
【００１０】このような遅延時間ＴN1および遅延時間Ｔ
N2が生じる場合でも、水平帰線期間ＴHRが従来と同様で
あれば（図８参照）、上記遅延時間ＴN1および遅延時間
ＴＮ２では、入力されるビデオ信号が黒レベルであるた
め不要画像が表示されることはない。これに対し、前記
したようにフライバックパルス電圧Ｖｃｐを用いて水平
帰線期間ＴＨＲを拡大した場合には、図３に示したよう
に、上記遅延時間ＴN1および遅延時間ＴN2にビデオ信号
が存在する。このため、この遅延時間ＴN1および遅延時
間ＴN2では、水平ブランキング信号Ｈ．ＢＬＫによる画
面消去が行なわれず、画面上の左右両端にこの信号が不
要画像として表示される。さらに、従来のディスプレイ
装置では水平偏向回路の水平出力素子としてバイポーラ
トランジスタを用いているので、蓄積時間が大きくかつ
温度によって動作特性が変動し水平不ランキングパルス
の位相が変動して画面の欠落や不要画面の表示の不都合
を引き起すおそれがあった。
N2が生じる場合でも、水平帰線期間ＴHRが従来と同様で
あれば（図８参照）、上記遅延時間ＴN1および遅延時間
ＴＮ２では、入力されるビデオ信号が黒レベルであるた
め不要画像が表示されることはない。これに対し、前記
したようにフライバックパルス電圧Ｖｃｐを用いて水平
帰線期間ＴＨＲを拡大した場合には、図３に示したよう
に、上記遅延時間ＴN1および遅延時間ＴN2にビデオ信号
が存在する。このため、この遅延時間ＴN1および遅延時
間ＴN2では、水平ブランキング信号Ｈ．ＢＬＫによる画
面消去が行なわれず、画面上の左右両端にこの信号が不
要画像として表示される。さらに、従来のディスプレイ
装置では水平偏向回路の水平出力素子としてバイポーラ
トランジスタを用いているので、蓄積時間が大きくかつ
温度によって動作特性が変動し水平不ランキングパルス
の位相が変動して画面の欠落や不要画面の表示の不都合
を引き起すおそれがあった。
【００１１】
【発明が解決しようとする課題】本発明の目的は、オー
バスキャンを行うディスプレイ装置において、水平帰線
期間を拡大することにより、オーバースキャンによる電
力損失を無くすとともにこのような不要画像を表示させ
ることのないディスプレイ装置を提供することにある。
バスキャンを行うディスプレイ装置において、水平帰線
期間を拡大することにより、オーバースキャンによる電
力損失を無くすとともにこのような不要画像を表示させ
ることのないディスプレイ装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明のディスプレイ装置では、水平ブランキング
パルスを形成するための水平基準パルスとして、水平ド
ライブパルス、水平発振パルス、水平同期信号などを利
用する。さらに、本発明のディスプレイ装置では、水平
偏向回路の水平出力素子として蓄積時間が短い（動作の
速い）ＩＧＢＴやパワーＭＯＳＦＥＴなどの電圧駆動形
素子を利用する。
め、本発明のディスプレイ装置では、水平ブランキング
パルスを形成するための水平基準パルスとして、水平ド
ライブパルス、水平発振パルス、水平同期信号などを利
用する。さらに、本発明のディスプレイ装置では、水平
偏向回路の水平出力素子として蓄積時間が短い（動作の
速い）ＩＧＢＴやパワーＭＯＳＦＥＴなどの電圧駆動形
素子を利用する。
【００１３】
【作用】本発明のディスプレイ装置では、上記水平ブラ
ンキングパルスを形成するための水平基準パルスとし
て、水平ドライブパルス、水平発振パルス、水平同期信
号などを利用しているため、フライバックパルスをスラ
イスする従来方式に比べ、水平ブランキングパルスの位
相を進めることができる。また、本発明のディスプレイ
装置では、水平偏向回路の水平出力素子として動作速度
が速く動作特性が温度によって変化しにくい電圧駆動形
素子を利用している。従って、上記水平基準パルスとし
て、水平ドライブパルス、水平発振パルス、水平同期信
号などを利用した場合でも、水平ブランキングパルスの
位相が、温度等によって変動する可能性が少ない。
ンキングパルスを形成するための水平基準パルスとし
て、水平ドライブパルス、水平発振パルス、水平同期信
号などを利用しているため、フライバックパルスをスラ
イスする従来方式に比べ、水平ブランキングパルスの位
相を進めることができる。また、本発明のディスプレイ
装置では、水平偏向回路の水平出力素子として動作速度
が速く動作特性が温度によって変化しにくい電圧駆動形
素子を利用している。従って、上記水平基準パルスとし
て、水平ドライブパルス、水平発振パルス、水平同期信
号などを利用した場合でも、水平ブランキングパルスの
位相が、温度等によって変動する可能性が少ない。
【００１４】
【実施例】以下、本発明の実施例を図を用いて説明す
る。なお、各図中、同じ働きをするものには、同じ番号
を付けて表す。
る。なお、各図中、同じ働きをするものには、同じ番号
を付けて表す。
【００１５】図１は、本発明のディスプレイ装置全体の
概要を示す図である。ディスプレイ装置は、入力端子２
１と、信号処理回路２２と、水平偏向回路２３と、垂直
偏向回路２４と、ビデオ回路２５と、偏向ヨーク２６
と、陰極線管２７と、水平ブランキングパルス形成回路
１２から構成される。
概要を示す図である。ディスプレイ装置は、入力端子２
１と、信号処理回路２２と、水平偏向回路２３と、垂直
偏向回路２４と、ビデオ回路２５と、偏向ヨーク２６
と、陰極線管２７と、水平ブランキングパルス形成回路
１２から構成される。
【００１６】このディスプレイ装置では、信号処理回路
２２内の同期分離回路の働きにより、入力端子２１から
入力されるビデオ同期複合信号を同期分離し、水平同期
信号Ｈ．Ｓｙｎｃを水平偏向回路２３へ、垂直同期信号
Ｖ．Ｓｙｎｃを垂直偏向回路２４へ供給している。ま
た、信号処理回路２２内の色信号処理回路等により得た
ビデオ信号は、ビデオ回路２５へ供給している。水平偏
向回路２３は、偏向ヨーク２６内の水平偏向コイルを駆
動し、垂直偏向回路２４は偏向ヨーク２６内の垂直偏向
コイルを駆動する働きをしている。なお、水平偏向回路
２３は、陰極線管２７のアノード電極へ高圧電圧を供給
する働きもしている。水平ブランキングパルス形成回路
１２では、水平偏向回路２３から供給される水平基準パ
ルスを利用して水平ブランキングパルスＨ．ＢＬＫを形
成し、ビデオ回路２５へ供給している。図１に示したデ
ィスプレイ装置の特長は、水平偏向回路２３から水平ブ
ランキングキング回路１２へ供給する水平基準パルスと
して、水平偏向回路２３内で形成される水平ドライブパ
ルスＤＲ、または、水平発振パルスＶHOまたは信号処理
回路２２から出力される水平同期信号Ｈ．Ｓｙｎｃを利
用している点である。図２は、本発明に係るブランキン
グパルス発生回路の第１の実施例を示す図である。本発
明に係るブランキングパルス発生回路は、水平同期信号
入力端子１と、水平ＡＦＣ回路２と、水平発振回路
（Ｈ．ＯＳＣ）３と、水平ドライブ回路４と、水平出力
素子５と、ダンパダイオード６と、共振コンデンサ７
と、水平偏向コイル８と、Ｓ字コンデンサ９と、チョー
クコイル（または、フライバックトランス）１０と、電
源電圧ＥB入力端子１１と、水平ブランキングパルス形
成回路１２と、水平ブランキングパルス出力端子１３か
ら構成される。水平出力素子５、ダンパダイオード６、
共振コンデンサ７、水平偏向コイル８、Ｓ字コンデンサ
９およびチョークコイル１０によって、水平偏向出力回
路１６を構成している。また、この水平偏向出力回路１
６と、水平ＡＦＣ回路２、水平発振回路３および水平ド
ライブ回路４によって、水平偏向回路２３を構成してい
る。この回路では、水平ブランキングパルス形成回路１
２へ供給する水平基準パルスとして、水平ドライブパル
スＤＲを用い、さらに、水平出力素子５としてＩＧＢＴ
（Insulated Gate Bipolar Transistor)を用いている。
２２内の同期分離回路の働きにより、入力端子２１から
入力されるビデオ同期複合信号を同期分離し、水平同期
信号Ｈ．Ｓｙｎｃを水平偏向回路２３へ、垂直同期信号
Ｖ．Ｓｙｎｃを垂直偏向回路２４へ供給している。ま
た、信号処理回路２２内の色信号処理回路等により得た
ビデオ信号は、ビデオ回路２５へ供給している。水平偏
向回路２３は、偏向ヨーク２６内の水平偏向コイルを駆
動し、垂直偏向回路２４は偏向ヨーク２６内の垂直偏向
コイルを駆動する働きをしている。なお、水平偏向回路
２３は、陰極線管２７のアノード電極へ高圧電圧を供給
する働きもしている。水平ブランキングパルス形成回路
１２では、水平偏向回路２３から供給される水平基準パ
ルスを利用して水平ブランキングパルスＨ．ＢＬＫを形
成し、ビデオ回路２５へ供給している。図１に示したデ
ィスプレイ装置の特長は、水平偏向回路２３から水平ブ
ランキングキング回路１２へ供給する水平基準パルスと
して、水平偏向回路２３内で形成される水平ドライブパ
ルスＤＲ、または、水平発振パルスＶHOまたは信号処理
回路２２から出力される水平同期信号Ｈ．Ｓｙｎｃを利
用している点である。図２は、本発明に係るブランキン
グパルス発生回路の第１の実施例を示す図である。本発
明に係るブランキングパルス発生回路は、水平同期信号
入力端子１と、水平ＡＦＣ回路２と、水平発振回路
（Ｈ．ＯＳＣ）３と、水平ドライブ回路４と、水平出力
素子５と、ダンパダイオード６と、共振コンデンサ７
と、水平偏向コイル８と、Ｓ字コンデンサ９と、チョー
クコイル（または、フライバックトランス）１０と、電
源電圧ＥB入力端子１１と、水平ブランキングパルス形
成回路１２と、水平ブランキングパルス出力端子１３か
ら構成される。水平出力素子５、ダンパダイオード６、
共振コンデンサ７、水平偏向コイル８、Ｓ字コンデンサ
９およびチョークコイル１０によって、水平偏向出力回
路１６を構成している。また、この水平偏向出力回路１
６と、水平ＡＦＣ回路２、水平発振回路３および水平ド
ライブ回路４によって、水平偏向回路２３を構成してい
る。この回路では、水平ブランキングパルス形成回路１
２へ供給する水平基準パルスとして、水平ドライブパル
スＤＲを用い、さらに、水平出力素子５としてＩＧＢＴ
（Insulated Gate Bipolar Transistor)を用いている。
【００１７】水平偏向出力回路１６は、水平偏向コイル
８に水平周期のノコギリ波電流ＩDYを流し、陰極線管内
の電子ビームを水平方向に走査する働きをしている。水
平発振回路３は、水平周期のパルス（水平発振パルス）
を発生させる働きをしており、水平ドライブ回路４は、
この水平発振パルスを増幅して水平出力素子５を駆動す
る水平ドライブパルスＤＲを形成している。また、水平
ＡＦＣ回路２は、水平同期信号入力端子１から入力され
る水平同期信号Ｈ．Ｓｙｎｃと、水平出力素子５のコレ
クタに発生するコレクタ電圧（フライバックパルス）Ｖ
CPとの周波数の差を検出し、両者が一致するように、水
平発振回路３で発生する水平発振パルスの周波数を制御
する働きをしている。水平ブランキングパルス形成回路
１２は、水平ドライブ回路４内で生成される水平ドライ
ブパルスＤＲを水平基準パルスとして利用し、ビデオ回
路へ供給する水平ブランキングパルスＨ．ＢＬＫを形成
している。
８に水平周期のノコギリ波電流ＩDYを流し、陰極線管内
の電子ビームを水平方向に走査する働きをしている。水
平発振回路３は、水平周期のパルス（水平発振パルス）
を発生させる働きをしており、水平ドライブ回路４は、
この水平発振パルスを増幅して水平出力素子５を駆動す
る水平ドライブパルスＤＲを形成している。また、水平
ＡＦＣ回路２は、水平同期信号入力端子１から入力され
る水平同期信号Ｈ．Ｓｙｎｃと、水平出力素子５のコレ
クタに発生するコレクタ電圧（フライバックパルス）Ｖ
CPとの周波数の差を検出し、両者が一致するように、水
平発振回路３で発生する水平発振パルスの周波数を制御
する働きをしている。水平ブランキングパルス形成回路
１２は、水平ドライブ回路４内で生成される水平ドライ
ブパルスＤＲを水平基準パルスとして利用し、ビデオ回
路へ供給する水平ブランキングパルスＨ．ＢＬＫを形成
している。
【００１８】以下、図２に示した回路の動作を図３を用
いて具体的に説明する。図３（ｅ）は、水平ドライブ回
路４内で生成される水平ドライブパルスＤＲの動作波形
を示している。この水平ドライブパルスＤＲは、水平走
査期間の後半でハイレベルとなり、水平帰線期間ＴHRの
直前でローレベルとなる矩形波である。図３（ｆ）は本
発明の方式によって得られる水平ブランキングパルスを
示している。水平ブランキングパルス形成回路１２は、
この水平ドライブパルスＤＲの立ち下がりエッジ（時刻
ｔ1）で立上り、一定期間（ここでは、水平帰線期間Ｔ
HRと同じ値に設定）経過した後立ち下がる、図３（ｆ）
に示すパルスを形成し、このパルスを水平ブランキング
パルスＨ．ＢＬＫとして出力している。この結果、従来
のディスプレイ装置で用いられているフライバックパル
ス電圧をスライスして得た水平ブランキングパルスＨ．
ＢＬＫ（図３（ｄ）参照）において生じていた遅延時間
ＴN1および遅延時間ＴN2を無くすことができる。従っ
て、水平ブランキングパルスＨ．ＢＬＫのパルス幅を水
平帰線期間ＴHRと一致させることができる。よって、水
平帰線期間ＴHRを拡大してオーバースキャンを無くした
場合でも、前述したような遅延時間がなくなり不要画像
が表示されるという問題が解消される。
いて具体的に説明する。図３（ｅ）は、水平ドライブ回
路４内で生成される水平ドライブパルスＤＲの動作波形
を示している。この水平ドライブパルスＤＲは、水平走
査期間の後半でハイレベルとなり、水平帰線期間ＴHRの
直前でローレベルとなる矩形波である。図３（ｆ）は本
発明の方式によって得られる水平ブランキングパルスを
示している。水平ブランキングパルス形成回路１２は、
この水平ドライブパルスＤＲの立ち下がりエッジ（時刻
ｔ1）で立上り、一定期間（ここでは、水平帰線期間Ｔ
HRと同じ値に設定）経過した後立ち下がる、図３（ｆ）
に示すパルスを形成し、このパルスを水平ブランキング
パルスＨ．ＢＬＫとして出力している。この結果、従来
のディスプレイ装置で用いられているフライバックパル
ス電圧をスライスして得た水平ブランキングパルスＨ．
ＢＬＫ（図３（ｄ）参照）において生じていた遅延時間
ＴN1および遅延時間ＴN2を無くすことができる。従っ
て、水平ブランキングパルスＨ．ＢＬＫのパルス幅を水
平帰線期間ＴHRと一致させることができる。よって、水
平帰線期間ＴHRを拡大してオーバースキャンを無くした
場合でも、前述したような遅延時間がなくなり不要画像
が表示されるという問題が解消される。
【００１９】しかしながら、従来のディスプレイ装置で
は、このように、水平ドライブパルスＤＲを水平基準パ
ルスとして水平ブランキングパルスＨ．ＢＬＫを形成し
た場合、水平ブランキングパルスの位相が、素子のバラ
ツキや周囲温度によって変化するということが問題とな
る。これは、従来のディスプレイ装置の水平出力素子と
して用いているバイポーラトランジスタの蓄積時間が、
素子のバラツキや周囲温度により、異なるために生じ
る。このように、水平ブランキングパルスＨ．ＢＬＫの
位相が変化した場合、画面の左端、または、右端の画像
が消去されるなどの障害が発生する。
は、このように、水平ドライブパルスＤＲを水平基準パ
ルスとして水平ブランキングパルスＨ．ＢＬＫを形成し
た場合、水平ブランキングパルスの位相が、素子のバラ
ツキや周囲温度によって変化するということが問題とな
る。これは、従来のディスプレイ装置の水平出力素子と
して用いているバイポーラトランジスタの蓄積時間が、
素子のバラツキや周囲温度により、異なるために生じ
る。このように、水平ブランキングパルスＨ．ＢＬＫの
位相が変化した場合、画面の左端、または、右端の画像
が消去されるなどの障害が発生する。
【００２０】これに対し、本発明のディスプレイ装置で
は、水平出力素子として、動作速度が速いとともに動作
特性が温度によってほとんど変化せず変動を無視できる
ＩＧＢＴを用いているため、水平ドライブパルスＤＲを
水平基準パルスとして水平ブランキングパルスＨ．ＢＬ
Ｋを形成した場合でも、上記位相の変化が極めて少な
い。これは、ＩＧＢＴの蓄積時間が、バイポーラトラン
ジスタの蓄積時間に比べて、極めて少ない（１／１０か
ら１／１００程度）ことによる。従って、水平ドライブ
パルスＤＲを水平基準パルスとして水平ブランキングパ
ルスＨ．ＢＬＫを形成した場合でも、上記のように、画
面の左端、または、右端の画像が消去されるなどの障害
が発生するということがない。以上説明したように、図
２に示した本発明の第１の実施例を用いた場合、不要画
像を表示することなく水平帰線期間を拡大し、オーバー
スキャンによる電力損失を低減することができる。
は、水平出力素子として、動作速度が速いとともに動作
特性が温度によってほとんど変化せず変動を無視できる
ＩＧＢＴを用いているため、水平ドライブパルスＤＲを
水平基準パルスとして水平ブランキングパルスＨ．ＢＬ
Ｋを形成した場合でも、上記位相の変化が極めて少な
い。これは、ＩＧＢＴの蓄積時間が、バイポーラトラン
ジスタの蓄積時間に比べて、極めて少ない（１／１０か
ら１／１００程度）ことによる。従って、水平ドライブ
パルスＤＲを水平基準パルスとして水平ブランキングパ
ルスＨ．ＢＬＫを形成した場合でも、上記のように、画
面の左端、または、右端の画像が消去されるなどの障害
が発生するということがない。以上説明したように、図
２に示した本発明の第１の実施例を用いた場合、不要画
像を表示することなく水平帰線期間を拡大し、オーバー
スキャンによる電力損失を低減することができる。
【００２１】次に、図４を用いて、本発明の第２の実施
例について説明する。図４に示した回路は、図１に示し
た回路に比べ、水平ブランキングパルス形成回路１２へ
供給する水平基準パルスとして、水平発振回路３から出
力される水平発振パルスＶHOを利用している点が異な
る。水平発振パルスＶHOは、前記図３（ｅ）に示す水平
ドライブパルスＤＲと比べ、極性等が異なっている場合
もある。しかしながら、この水平発振パルスＶHOの立ち
下り（または、立ち上り）エッジを利用しても、上記第
１の実施例と同様に、図３（ｆ）に示すパルス幅の広い
水平ブランキングパルスＨ．ＢＬＫを形成することがで
きる。なお、水平発振回路３内には、コンデンサの充放
電を利用して、水平周期のノコギリ波を形成し、このノ
コギリ波を波形整形して水平発振パルスＶHO（矩形波）
を形成する方法が一般的に用いられている。よって、こ
の水平周期のノコギリ波を、水平基準パルスとして、水
平ブランキングパルス形成回路１２へ供給し、水平ブラ
ンキングパルス形成回路１２内に波形整形回路を設けて
も同様である。以上説明した本発明の第２の実施例を用
いた場合でも、上記第１の実施例と同様に、不要画像を
表示することなく水平帰線期間ＴHRを拡大し、オーバー
スキャンによる電力損失を低減することができる。
例について説明する。図４に示した回路は、図１に示し
た回路に比べ、水平ブランキングパルス形成回路１２へ
供給する水平基準パルスとして、水平発振回路３から出
力される水平発振パルスＶHOを利用している点が異な
る。水平発振パルスＶHOは、前記図３（ｅ）に示す水平
ドライブパルスＤＲと比べ、極性等が異なっている場合
もある。しかしながら、この水平発振パルスＶHOの立ち
下り（または、立ち上り）エッジを利用しても、上記第
１の実施例と同様に、図３（ｆ）に示すパルス幅の広い
水平ブランキングパルスＨ．ＢＬＫを形成することがで
きる。なお、水平発振回路３内には、コンデンサの充放
電を利用して、水平周期のノコギリ波を形成し、このノ
コギリ波を波形整形して水平発振パルスＶHO（矩形波）
を形成する方法が一般的に用いられている。よって、こ
の水平周期のノコギリ波を、水平基準パルスとして、水
平ブランキングパルス形成回路１２へ供給し、水平ブラ
ンキングパルス形成回路１２内に波形整形回路を設けて
も同様である。以上説明した本発明の第２の実施例を用
いた場合でも、上記第１の実施例と同様に、不要画像を
表示することなく水平帰線期間ＴHRを拡大し、オーバー
スキャンによる電力損失を低減することができる。
【００２２】次に、図５を用いて、本発明の第３の実施
例について説明する。図５に示した回路は、図１に示し
た回路と比べ、水平ブランキングパルス形成回路１２へ
供給する水平基準パルスとして、水平同期信号入力端子
１から入力される水平同期信号Ｈ．Ｓｙｎｃを利用して
いる点が異なる。具体的には、水平同期信号Ｈ．Ｓｙｎ
ｃを、一定期間遅延させる等により、図３（ｆ）に示し
た波形と同様の水平ブランキングパルスＨ．ＢＬＫ波形
を形成している。従来のディスプレイ装置では、水平出
力素子５としてバイポーラトランジスタを用いている。
このため、水平同期信号Ｈ．Ｓｙｎｃを用いて、水平ブ
ランキングパルスＨ．ＢＬＫを形成した場合、上記バイ
ポーラトランジスタの蓄積時間の変動により、水平帰線
期間ＴHRと水平ブランキングパルスＨ．ＢＬＫとの位相
がずれるおそれがある。このため、水平帰線期間ＴHRを
拡大した場合、画面の左端、または、右端が消去された
り、不要画像が表示されたりするおそれがある。これに
対し、本発明のディスプレイ装置では、水平出力素子５
として、ＩＧＢＴを用いているため、前述したように、
蓄積時間の変動による位相ずれが極めて少ない。従っ
て、水平帰線期間ＴHRを拡大した場合でも、画面の左
端、または、右端が消去されたり、不要画像が表示され
たりするおそれが少ない。以上説明した本発明の第３の
実施例を用いた場合でも、上記第１の実施例と同様に、
水平帰線期間ＴHRを拡大し、オーバースキャンによる電
力損失を低減することができる。
例について説明する。図５に示した回路は、図１に示し
た回路と比べ、水平ブランキングパルス形成回路１２へ
供給する水平基準パルスとして、水平同期信号入力端子
１から入力される水平同期信号Ｈ．Ｓｙｎｃを利用して
いる点が異なる。具体的には、水平同期信号Ｈ．Ｓｙｎ
ｃを、一定期間遅延させる等により、図３（ｆ）に示し
た波形と同様の水平ブランキングパルスＨ．ＢＬＫ波形
を形成している。従来のディスプレイ装置では、水平出
力素子５としてバイポーラトランジスタを用いている。
このため、水平同期信号Ｈ．Ｓｙｎｃを用いて、水平ブ
ランキングパルスＨ．ＢＬＫを形成した場合、上記バイ
ポーラトランジスタの蓄積時間の変動により、水平帰線
期間ＴHRと水平ブランキングパルスＨ．ＢＬＫとの位相
がずれるおそれがある。このため、水平帰線期間ＴHRを
拡大した場合、画面の左端、または、右端が消去された
り、不要画像が表示されたりするおそれがある。これに
対し、本発明のディスプレイ装置では、水平出力素子５
として、ＩＧＢＴを用いているため、前述したように、
蓄積時間の変動による位相ずれが極めて少ない。従っ
て、水平帰線期間ＴHRを拡大した場合でも、画面の左
端、または、右端が消去されたり、不要画像が表示され
たりするおそれが少ない。以上説明した本発明の第３の
実施例を用いた場合でも、上記第１の実施例と同様に、
水平帰線期間ＴHRを拡大し、オーバースキャンによる電
力損失を低減することができる。
【００２３】次に、図６を用いて、本発明の第４の実施
例について説明する。図６に示した回路は、図１に示し
た回路に比べ、水平出力素子をドレイン・ソース間を並
列に接続した２箇のパワーＭＯＳＦＥＴ１４および１５
から構成している点で相違している。水平ドライブ回路
４からは、水平出力素子（パワーＭＯＳＦＥＴ）１４お
よび１５を並列駆動するための水平ドライブパルスが各
々に供給されている。その他の構成、接続については、
図１に示した本発明の第１の実施例と同様である。パワ
ーＭＯＳＦＥＴは、ＩＧＢＴと同様電圧駆動素子であ
り、蓄積時間もバイポーラトランジスタに比べて、１／
１０から１／１００程度と極めて小さい。現状のパワー
ＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに
比べ、オン抵抗が大きいため、水平出力素子として用い
るためには、並列駆動が必要となる。将来は、オン抵抗
がバイポーラトランジスタやＩＧＢＴ並のパワーＭＯＳ
ＦＥＴが開発される可能性も考えれられ、その場合に
は、１石駆動であっても十分本発明の目的を達成するこ
とができる。以上説明した本発明の第４の実施例を用い
た場合でも、上記第１の実施例と同様に、不要画像を表
示することなく水平帰線期間ＴHRを拡大し、オーバース
キャンによる電力損失を低減することができる。
例について説明する。図６に示した回路は、図１に示し
た回路に比べ、水平出力素子をドレイン・ソース間を並
列に接続した２箇のパワーＭＯＳＦＥＴ１４および１５
から構成している点で相違している。水平ドライブ回路
４からは、水平出力素子（パワーＭＯＳＦＥＴ）１４お
よび１５を並列駆動するための水平ドライブパルスが各
々に供給されている。その他の構成、接続については、
図１に示した本発明の第１の実施例と同様である。パワ
ーＭＯＳＦＥＴは、ＩＧＢＴと同様電圧駆動素子であ
り、蓄積時間もバイポーラトランジスタに比べて、１／
１０から１／１００程度と極めて小さい。現状のパワー
ＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに
比べ、オン抵抗が大きいため、水平出力素子として用い
るためには、並列駆動が必要となる。将来は、オン抵抗
がバイポーラトランジスタやＩＧＢＴ並のパワーＭＯＳ
ＦＥＴが開発される可能性も考えれられ、その場合に
は、１石駆動であっても十分本発明の目的を達成するこ
とができる。以上説明した本発明の第４の実施例を用い
た場合でも、上記第１の実施例と同様に、不要画像を表
示することなく水平帰線期間ＴHRを拡大し、オーバース
キャンによる電力損失を低減することができる。
【００２４】なお、図６は、水平ブランキングパルスを
形成するための水平基準パルスとして、水平ドライブパ
ルスを用いた例について示しているが、図４、図５に示
したように、水平基準パルスとして、水平発振パルスＶ
HOや水平同期信号Ｈ．Ｓｙｎｃを用いた場合でも、図
４、図５に示した実施例と同様の効果を上げることがで
きる。
形成するための水平基準パルスとして、水平ドライブパ
ルスを用いた例について示しているが、図４、図５に示
したように、水平基準パルスとして、水平発振パルスＶ
HOや水平同期信号Ｈ．Ｓｙｎｃを用いた場合でも、図
４、図５に示した実施例と同様の効果を上げることがで
きる。
【００２５】なお、以上の説明では、電力損失の低減に
最も効果のあるオーバースキャンを無くした場合につい
て説明した。しかしながら、実際には、セットのバラツ
キや、信号仕様の違いに対応させるなどの必要性から、
ある程度のオーバースキャンが必要な場合がある。この
ような場合でも、本発明を適用することにより、オーバ
ースキャンの量を最小限に抑えることができる。従っ
て、オーバースキャンを行なった際に生じる電力損失を
最小限に抑えることができる。
最も効果のあるオーバースキャンを無くした場合につい
て説明した。しかしながら、実際には、セットのバラツ
キや、信号仕様の違いに対応させるなどの必要性から、
ある程度のオーバースキャンが必要な場合がある。この
ような場合でも、本発明を適用することにより、オーバ
ースキャンの量を最小限に抑えることができる。従っ
て、オーバースキャンを行なった際に生じる電力損失を
最小限に抑えることができる。
【００２６】
【発明の効果】本発明によれば、ディスプレイ装置にお
いて、画面上に不要画像を表示させることなく水平帰線
期間を拡大することができるため、オーバースキャンに
よる電力損失をなくすことができる。
いて、画面上に不要画像を表示させることなく水平帰線
期間を拡大することができるため、オーバースキャンに
よる電力損失をなくすことができる。
【図１】本発明に係るディスプレイ装置の構成を示す概
念図。
念図。
【図２】本発明に係るディスプレイ装置の第１の実施例
の構成を示す図。
の構成を示す図。
【図３】本発明に係るディスプレイ装置の動作波形を示
す図。
す図。
【図４】本発明に係るディスプレイ装置の第２の実施例
の構成を示す図。
の構成を示す図。
【図５】本発明に係るディスプレイ装置の第３の実施例
の構成を示す図。
の構成を示す図。
【図６】本発明に係るディスプレイ装置の第４の実施例
の構成を示す図。
の構成を示す図。
【図７】従来のディスプレイ装置全体の構成を示す概念
図。
図。
【図８】従来のディスプレイ装置の動作波形を示す図。
１ 水平同期信号入力端子 ２ 水平ＡＦＣ回路 ３ 水平発振回路 ４ 水平ドライブ回路 ５，１４，１５ 水平出力素子 ６ ダンパダイオード ７ 共振コンデンサ ８ 水平偏向コイル ９ Ｓ字コンデンサ １０ チョークコイル（または、フライバックトラン
ス） １１ 電源電圧入力端子 １２ 水平ブランキングパルス形成回路 １３ 水平ブランキングパルス出力端子 ２１ 入力端子 ２２ 信号処理回路 ２３ 水平偏向回路 ２４ 垂直偏向回路 ２５ ビデオ回路 ２６ 偏向ヨーク ２７ 陰極線管
ス） １１ 電源電圧入力端子 １２ 水平ブランキングパルス形成回路 １３ 水平ブランキングパルス出力端子 ２１ 入力端子 ２２ 信号処理回路 ２３ 水平偏向回路 ２４ 垂直偏向回路 ２５ ビデオ回路 ２６ 偏向ヨーク ２７ 陰極線管
Claims (9)
- 【請求項１】 陰極線管の水平偏向コイルを駆動する水
平偏向回路と、陰極線管のカソード電極を駆動するビデ
オ回路と、該ビデオ回路に水平ブランキングパルスを供
給する水平ブランキングパルス形成回路を備えたディス
プレイ装置において、該水平偏向回路の水平出力素子と
して電圧駆動形素子を用い、かつ、該水平ブランキング
パルス形成回路へ供給する水平基準パルスとして、水平
ドライブパルスを用いたことを特徴とするディスプレイ
装置。 - 【請求項２】 水平出力素子として用いる電圧駆動素子
がＩＧＢＴ（Insulated Gate Bipolar Transistor）で
ある請求項１記載のディスプレイ装置。 - 【請求項３】 水平出力素子として用いる電圧駆動素子
がパワーＭＯＳＦＥＴである請求項１記載のディスプレ
イ装置。 - 【請求項４】 陰極線管の水平偏向コイルを駆動する水
平偏向回路と、陰極線管のカソード電極を駆動するビデ
オ回路と、該ビデオ回路に水平ブランキングパルスを供
給する水平ブランキングパルス形成回路を備えたディス
プレイ装置において、該水平偏向回路の水平出力素子と
して電圧駆動形素子を用い、かつ、該水平ブランキング
パルス形成回路へ供給する水平基準パルスとして、水平
発振パルスを用いたことを特徴とするディスプレイ装
置。 - 【請求項５】 水平出力素子として用いる電圧駆動素子
がＩＧＢＴである請求項４記載のディスプレイ装置。 - 【請求項６】 水平出力素子として用いる電圧駆動素子
がパワーＭＯＳＦＥＴである請求項４記載のディスプレ
イ装置。 - 【請求項７】 陰極線管の水平偏向コイルを駆動する水
平偏向回路と、陰極線管のカソード電極を駆動するビデ
オ回路と、該ビデオ回路に水平ブランキングパルスを供
給する水平ブランキングパルス形成回路を備えたディス
プレイ装置において、該水平偏向回路の水平出力素子と
して電圧駆動形素子を用い、かつ、該水平ブランキング
パルス形成回路へ供給する水平基準パルスとして、水平
同期信号を用いたことを特徴とするディスプレイ装置。 - 【請求項８】 水平出力素子として用いる電圧駆動素子
がＩＧＢＴである請求項７記載のディスプレイ装置。 - 【請求項９】 水平出力素子として用いる電圧駆動素子
がパワーＭＯＳＦＥＴである請求項７記載のディスプレ
イ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30153993A JPH07154631A (ja) | 1993-12-01 | 1993-12-01 | ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30153993A JPH07154631A (ja) | 1993-12-01 | 1993-12-01 | ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07154631A true JPH07154631A (ja) | 1995-06-16 |
Family
ID=17898160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30153993A Pending JPH07154631A (ja) | 1993-12-01 | 1993-12-01 | ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07154631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378001B1 (ko) * | 1996-01-26 | 2003-06-09 | 삼성에스디아이 주식회사 | 고출력수평편향장치 |
-
1993
- 1993-12-01 JP JP30153993A patent/JPH07154631A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378001B1 (ko) * | 1996-01-26 | 2003-06-09 | 삼성에스디아이 주식회사 | 고출력수평편향장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262779B1 (en) | Display apparatus with circuit expanding horizontal retrace interval of horizontal deflection current | |
| JPH07154631A (ja) | ディスプレイ装置 | |
| KR19980035718A (ko) | 멀티싱크 모니터의 다이나믹 포커스회로 | |
| US6011593A (en) | Cathode ray tube with apparatus for reducing variation of deflection size due to brightness changes | |
| JP2651820B2 (ja) | 映像表示装置用偏向回路 | |
| KR100242841B1 (ko) | 디스플레이 장치의 상하 왜곡 보정 회로 | |
| JPH08237511A (ja) | マルチスキャン対応水平偏向ドライブ回路 | |
| US6320332B1 (en) | Raster distortion correction circuit | |
| JP2003511916A (ja) | ダイナミックｓ補正 | |
| JP3316282B2 (ja) | テレビジョン受像機 | |
| US5841248A (en) | Charge controlled raster correction circuit | |
| JPH07303242A (ja) | テレビジョン受像機 | |
| JP3231216B2 (ja) | ディスプレイ装置 | |
| JPH10112810A (ja) | 画面補正回路 | |
| JPH08331408A (ja) | ディスプレイ装置 | |
| JP3318679B2 (ja) | 偏向回路 | |
| JP2000004375A (ja) | 歪補正波生成回路 | |
| JPH06250624A (ja) | 画面表示制御装置 | |
| JPH11146223A (ja) | 水平偏向装置 | |
| JPH08251438A (ja) | 映像信号処理装置 | |
| JPH1169195A (ja) | ディスプレイ装置 | |
| JP2000307887A (ja) | 偏向装置 | |
| JPH1098632A (ja) | 水平偏向出力用トランジスタの駆動方法及びその駆動装置 | |
| JP2000078425A (ja) | テレビジョン受像機 | |
| JP2000022981A (ja) | ディスプレイ装置 |