JPH07153894A - Semiconductor device, and lead frame used for manufacture thereof - Google Patents

Semiconductor device, and lead frame used for manufacture thereof

Info

Publication number
JPH07153894A
JPH07153894A JP30155293A JP30155293A JPH07153894A JP H07153894 A JPH07153894 A JP H07153894A JP 30155293 A JP30155293 A JP 30155293A JP 30155293 A JP30155293 A JP 30155293A JP H07153894 A JPH07153894 A JP H07153894A
Authority
JP
Japan
Prior art keywords
support
lead
semiconductor chip
tab
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30155293A
Other languages
Japanese (ja)
Inventor
Takahiro Naito
孝洋 内藤
Shigeki Tanaka
茂樹 田中
Yoshinori Miyaki
美典 宮木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30155293A priority Critical patent/JPH07153894A/en
Publication of JPH07153894A publication Critical patent/JPH07153894A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent the faulty contact (tab-short) of a sagging wire. CONSTITUTION:A semiconductor device 1 comprises a supporter (tab) 5, a semiconductor chip 9 fixed on the tab 5, leads 3 whose inner ends are extended respectively to the periphery of the tab 5, wires 10 whereby the respective electrodes of the semiconductor chip 9 and the respective inner ends of the leads 3 are connected electrically, and a resin package 2 for covering the tab 5, the semiconductor chip 9, the wires 10 and the inner end parts of the leads 3. Further, the whole of the surface of the tab 5 is covered with an insulator 6. As a result, even when the wire 10, which connects the electrode of the semiconductor chip 9 on the tab 5 with the inner end of the lead 3 extending to the periphery of the tab 5, hangs down and touches the tab 5, no electric short- circuit (tab-short) occurs since the edge of the tab 5 is covered with the insulator 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はレジンパッケージ型半導
体装置および半導体装置製造に用いるリードフレームに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin package type semiconductor device and a lead frame used for manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態は材料が安くかつ生産性が良好な樹脂(レジ
ン)によるレジンパッケージ(プラスチックパッケー
ジ)が多用されている。小型・薄型のパッケージについ
ては、工業調査会発行「電子材料」1989年12月号、同年
12月1日発行、P37〜P43に記載されている。この文献
には、レジンパッケージ型半導体装置の小型,薄型にお
ける技術的課題として、リードピッチ縮小化対応および
ワイヤボンディングにおけるワイヤショート防止につい
て記載されている。リードピッチ縮小化対応の項を抜粋
すると以下のようになる。「リードピッチは,プレスに
せよエッチングにせよt0.15mmの42NiFe合
金で0.2mmピッチあたりが限界と思われる。この板
厚では,リード幅はこの半分の0.1mm程度であり,
この中に接合させるためには,やはりリード接合幅を安
定して小さくしなければならない。このためには,とり
わけ超音波併用方式の場合,まずリードフレームの固定
状態をよくすることが重要である。テーピングによりリ
ードを固定する方法などもとられているが,リード位置
精度のばらつきは大きく,全ピン位置確認を必要とす
る」。
2. Description of the Related Art Electronic devices are required to have high-density mounting in terms of functions, and to be lightweight, compact, and thin in terms of mounting. Further, in order to reduce the manufacturing cost of electronic components, a resin package (plastic package) made of a resin (resin) that is inexpensive and has high productivity is often used as a package form. For small and thin packages, December 1989 issue of "Electronic Materials" published by the Industrial Research Group, the same year
Issued December 1, P37-P43. This document describes, as a technical subject in the miniaturization and thinness of a resin package type semiconductor device, correspondence to a reduction in lead pitch and prevention of wire short circuit in wire bonding. The following is an excerpt from the section for reducing lead pitch. "It seems that the lead pitch is about 0.2 mm per 42 NiFe alloy of t0.15 mm whether pressing or etching. At this plate thickness, the lead width is about half of this, 0.1 mm,
In order to bond in this, the lead bonding width must also be made stable and small. For this purpose, it is important to improve the lead frame fixing state, especially in the case of the ultrasonic combined use method. There are methods such as fixing the leads by taping, but there are large variations in the lead position accuracy, and it is necessary to confirm the position of all pins. ”

【0003】また、ワイヤショート防止の項を抜粋する
と以下のようになる。「ワイヤ長は3mm以下とするの
が現在までのところ標準的である。ところが,図5に示
したように,インナリードの加工限界からワイヤ長を長
くせざるをえない状況になりつつある。図5の例では最
長4.2mmにもなってしまう。パッド,リードとも狭
ピッチ化しており,モールド時のワイヤ流れなどにより
ワイヤ同士がショートする危険性が非常に高くなってし
まう。ワイヤループ高さが高いほどワイヤ流れは起こり
やすいので,ループをできるだけ低くしなければならな
いが,反面チップ端とワイヤ間のショートを招くおそれ
もあり,ワイヤボンダとしてはワイヤループ形状を精密
に制御しなければならない。また,図9に示すような薄
形パッケージでは,ワイヤループを低く安定してボンデ
ィングしなければならない。ループ制御のためのキャピ
ラリ運動軌跡の一例,およびこれによるループ形状の例
を図10に示す。また,材料面からは単純に線径を太く
して流れにくくするという方法も考えられるが,このほ
かに表面に耐熱ポリウレタンなどの絶縁被膜をつけたワ
イヤを用い,流されてもショートしないという方向での
開発も進められている。」図5には、パッドピッチ,リ
ードピッチとワイヤ長の関係が開示され、図9には、1
mmの厚さの薄形パッケージの断面構造が開示され、図
10には、ワイヤが垂れた場合におけるワイヤ接触不良
現象としてのチップショート,タブショート,ワイヤタ
レが開示されている。
The following is an excerpt from the item of wire short circuit prevention. “It has been standard until now that the wire length is set to 3 mm or less. However, as shown in FIG. 5, there is an unavoidable situation where the wire length must be increased due to the working limit of the inner lead. In the example of Fig. 5, the maximum length is 4.2 mm, and the pitch of both pads and leads is narrowed, and the risk of short-circuiting between wires due to wire flow during molding becomes extremely high. The higher the value, the more easily the wire flow occurs, so the loop must be made as low as possible, but on the other hand, there is a risk of short-circuiting between the tip end and the wire, and as a wire bonder, the wire loop shape must be precisely controlled. Also, in the thin package as shown in Fig. 9, the wire loop must be bonded low and stably. 10 shows an example of a capillary movement locus for this purpose, and an example of a loop shape resulting from this, in addition to the method of making the wire diameter thicker from the material surface to make it difficult to flow, other than this, Development is also underway in the direction of using a wire with an insulating coating such as heat-resistant polyurethane so that it will not short-circuit even if it flows. ”Fig. 5 discloses the relationship between pad pitch, lead pitch and wire length. In FIG. 9, 1
A cross-sectional structure of a thin package having a thickness of mm is disclosed, and FIG. 10 discloses a chip short circuit, a tab short circuit, and a wire sagging phenomenon as a wire contact failure phenomenon when a wire hangs down.

【0004】[0004]

【発明が解決しようとする課題】半導体装置の薄型化に
よってワイヤループ高さが低くなる傾向にあるととも
に、半導体チップの大型化によりワイヤ長が長くなる傾
向にある。この結果、半導体チップを固定する支持体
(タブ)にワイヤが接触するタブショートが発生する。
また、配線基板上にリードフレームを貼り合わせた場合
には、垂れたワイヤ(ワイヤタレ)が配線基板表面の導
体層に接触する問題が生じる。
The height of the wire loop tends to decrease as the semiconductor device becomes thinner, and the wire length tends to increase as the semiconductor chip increases in size. As a result, a tab short occurs in which the wire contacts the support (tab) that fixes the semiconductor chip.
In addition, when a lead frame is attached on a wiring board, there is a problem that a hung wire (wire sag) contacts the conductor layer on the surface of the wiring board.

【0005】本発明の目的は、ワイヤの垂れによって派
生するワイヤ接触不良現象防止が図れる半導体装置およ
びその製造に用いるリードフレームを提供することにあ
る。本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
It is an object of the present invention to provide a semiconductor device capable of preventing a defective wire contact phenomenon caused by the sagging of the wire, and a lead frame used for manufacturing the same. The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【0006】[0006]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のレジンパッケー
ジ型半導体装置は、支持体と、この支持体上に固定され
る半導体チップと、前記支持体の周囲に内端を延在させ
るリードと、前記半導体チップの電極と前記リードの内
端とを電気的に接続するワイヤと、前記支持体,半導体
チップ,ワイヤ,リード内端部分を被うレジンパッケー
ジとからなるとともに、前記支持体の表面全体は絶縁体
で被われている。このような半導体装置を製造するため
のリードフレームは、半導体チップを固定する支持体
と、前記支持体の周囲に内端を延在させるリードとを有
するとともに、前記支持体の表面全体は絶縁体で被われ
ている構造となっている。
The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the resin package type semiconductor device of the present invention includes a support, a semiconductor chip fixed on the support, leads having an inner end extending around the support, electrodes of the semiconductor chip, and It is composed of a wire for electrically connecting the inner end of the lead and the support, the semiconductor chip, the wire, and a resin package covering the inner end of the lead, and the entire surface of the support is covered with an insulator. There is. A lead frame for manufacturing such a semiconductor device has a support for fixing a semiconductor chip, and a lead for extending an inner end around the support, and the entire surface of the support is an insulator. The structure is covered with.

【0007】本発明の他の実施例による半導体装置は、
支持体と、この支持体上に固定される半導体チップと、
前記支持体の周囲に内端を延在させるリードと、前記半
導体チップの電極と前記リードの内端とを電気的に接続
するワイヤと、前記支持体,半導体チップ,ワイヤ,リ
ード内端部分を被うレジンパッケージとからなる半導体
装置であって、前記支持体の半導体チップ固定面の少な
くとも周縁部分からリード内端に亘って絶縁性テープが
貼り付けられている構造となっている。このような半導
体装置を製造するためのリードフレームは、半導体チッ
プを固定する支持体と、前記支持体の周囲に内端を延在
させるリードとを有するとともに、前記支持体の半導体
チップ固定面の少なくとも周縁部分からリード内端に亘
って絶縁性テープが貼り付けられている構造となってい
る。
A semiconductor device according to another embodiment of the present invention is
A support and a semiconductor chip fixed on the support,
A lead having an inner end extending around the support, a wire electrically connecting the electrode of the semiconductor chip and the inner end of the lead, and the support, the semiconductor chip, the wire, and the lead inner end portion. A semiconductor device comprising a resin package to be covered, which has a structure in which an insulating tape is attached from at least a peripheral portion of a semiconductor chip fixing surface of the support member to an inner end of a lead. A lead frame for manufacturing such a semiconductor device has a support body for fixing a semiconductor chip, and leads for extending an inner end around the support body, and at the same time, a semiconductor chip fixing surface of the support body is provided. An insulating tape is attached at least from the peripheral edge portion to the inner end of the lead.

【0008】[0008]

【作用】本発明のレジンパッケージ型半導体装置は、支
持体の半導体チップの表面全体が絶縁体で被われたリー
ドフレームを使用して製造されている。この結果、支持
体上の半導体チップの電極と、支持体の周囲に内端を延
在させるリードの内端を電気的に接続するワイヤが垂れ
て支持体(タブ)の縁に接触しても、支持体の縁が絶縁
体で覆われていることから、電気的ショート(タブショ
ート)が発生しなくなる。
The resin package type semiconductor device of the present invention is manufactured by using the lead frame in which the entire surface of the semiconductor chip of the support is covered with the insulator. As a result, even if the wire that electrically connects the electrode of the semiconductor chip on the support and the inner end of the lead that extends the inner end around the support hangs down and contacts the edge of the support (tab). Since the edge of the support is covered with the insulator, electrical short (tab short) does not occur.

【0009】本発明の他の実施例による半導体装置にお
いては、支持体の半導体チップ固定面の少なくとも周縁
部分からリード内端に亘って絶縁性テープが貼り付けら
れているリードフレームを使用して製造されている。こ
の結果、支持体上の半導体チップの電極と、支持体の周
囲に内端を延在させるリードの内端を電気的に接続する
ワイヤが垂れて支持体(タブ)の縁に接触しても、支持
体の縁は絶縁性テープで覆われていることから、電気的
ショート(タブショート)が発生しなくなる。また、こ
の半導体装置は、リードの内端部分が絶縁性テープで貼
り付けられていることから、リード内端間の寸法がバラ
バラになり難く、ワイヤボンディング性が高くなる。
A semiconductor device according to another embodiment of the present invention is manufactured using a lead frame to which an insulating tape is attached from at least a peripheral portion of a semiconductor chip fixing surface of a support to an inner end of a lead. Has been done. As a result, even if the wire that electrically connects the electrode of the semiconductor chip on the support and the inner end of the lead that extends the inner end around the support hangs down and contacts the edge of the support (tab). Since the edge of the support is covered with the insulating tape, electrical short (tab short) does not occur. Further, in this semiconductor device, since the inner end portions of the leads are attached with the insulating tape, the dimensions between the inner ends of the leads are unlikely to vary and the wire bondability is improved.

【0010】[0010]

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の断面図、図2は本発明の一実施例によるリードフレー
ムを示す模式的平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a schematic plan view showing a lead frame according to an embodiment of the present invention.

【0011】本発明のレジンパッケージ型半導体装置1
は、図1に示すように、矩形のパッケージ2と、このパ
ッケージ2の内外に亘って延在する複数のリード3とか
らなっている。この例では、前記パッケージ2から突出
するリード3の形状はガルウィング型となり、同図に示
すように、先端は平坦なリードフット部4となってい
る。前記パッケージ2の内部には、タブと呼称される支
持体5が配設されている。この支持体5の表面は絶縁体
6で被われている。また、パッケージ2内に延在するリ
ード3の表面にも、ワイヤボンディング領域を除いて絶
縁体6が設けられている。前記支持体5の上面には、接
合材7を介して半導体チップ9が固定されている。ま
た、前記半導体チップ9の図示しない電極とリード3の
内端とは、導電性のワイヤ10で電気的に接続されてい
る。
The resin package type semiconductor device 1 of the present invention
As shown in FIG. 1, it comprises a rectangular package 2 and a plurality of leads 3 extending inside and outside the package 2. In this example, the shape of the lead 3 protruding from the package 2 is a gull wing type, and as shown in the figure, the tip is a flat lead foot portion 4. A support 5 called a tab is arranged inside the package 2. The surface of the support 5 is covered with an insulator 6. An insulator 6 is also provided on the surface of the lead 3 extending inside the package 2 except for the wire bonding region. A semiconductor chip 9 is fixed to the upper surface of the support 5 via a bonding material 7. The electrodes (not shown) of the semiconductor chip 9 and the inner ends of the leads 3 are electrically connected by a conductive wire 10.

【0012】つぎに、本発明の半導体装置の製造方法に
ついて説明する。本発明の半導体装置1を製造する場
合、図2に示すようにリードフレーム21が用意され
る。このリードフレーム21は、Fe−Ni合金板やC
u合金板等をエッチングによりまたはプレスによってパ
ターニングすることによって製造される。リードフレー
ム21は同図に示すように、一対の平行に延在する外枠
22と、この一対の外枠22を連結しかつ外枠22に直
交する方向に延在する一対の内枠23とによって形成さ
れる枠構造となっている。また、前記枠の中央には矩形
状のタブ(支持体)5が配置されているとともに、この
タブ5は一対の枠の隅の太幅部24から延在するタブ吊
りリード25によって支持されている。また、前記内枠
23および外枠22から前記タブ5に向かって複数のリ
ード3が延在している。また、相互に平行に延在するリ
ード部分において、各リード3はダム26によって連結
されている。このダム26は、前記内枠23または外枠
22に平行に配置されるとともに、枠の隅の太幅部24
に連結されている。
Next, a method of manufacturing the semiconductor device of the present invention will be described. When manufacturing the semiconductor device 1 of the present invention, the lead frame 21 is prepared as shown in FIG. The lead frame 21 is made of a Fe-Ni alloy plate or C.
It is manufactured by patterning a u alloy plate or the like by etching or pressing. As shown in the figure, the lead frame 21 includes a pair of outer frames 22 extending in parallel, and a pair of inner frames 23 connecting the pair of outer frames 22 and extending in a direction orthogonal to the outer frame 22. It has a frame structure formed by. A rectangular tab (support) 5 is arranged in the center of the frame, and the tab 5 is supported by a tab suspension lead 25 extending from the wide width portion 24 at the corner of the pair of frames. There is. Further, a plurality of leads 3 extend from the inner frame 23 and the outer frame 22 toward the tab 5. In addition, in the lead portions extending in parallel to each other, the leads 3 are connected by the dam 26. The dam 26 is arranged in parallel with the inner frame 23 or the outer frame 22 and has a wide width portion 24 at a corner of the frame.
Are linked to.

【0013】また、これが本発明の特徴の一つである
が、本発明のリードフレーム21においては、前記タブ
(支持体)5の表面およびリード3の表面にも、ワイヤ
ボンディング領域を除いて絶縁体6が形成されている。
この絶縁体6は、たとえば、ポリイミド樹脂のコーティ
ング膜で形成され、25μmの厚さとなっている。絶縁
体6は、前記パッケージ2との密着性が良好でかつ熱膨
張係数が近似したものが、パッケージ性能を劣化させな
い点で好ましい。また、絶縁体6の形成は、塗布,噴
霧,ディップ等によって形成される。また、前記外枠2
2にはガイド孔27,29が設けられている。なお、リ
ードフレーム21は図では、説明の便宜上リード3の数
を少なくしているが、実際には多い。
This is one of the features of the present invention. In the lead frame 21 of the present invention, the surface of the tab (support) 5 and the surface of the lead 3 are also insulated except for the wire bonding region. A body 6 is formed.
The insulator 6 is formed of, for example, a coating film of polyimide resin and has a thickness of 25 μm. It is preferable that the insulator 6 has good adhesiveness to the package 2 and has a thermal expansion coefficient similar to the insulator 6, because the package performance is not deteriorated. The insulator 6 is formed by coating, spraying, dipping or the like. Also, the outer frame 2
2 is provided with guide holes 27 and 29. In the figure, the lead frame 21 is shown with a small number of leads 3 for convenience of explanation, but in reality, there are many.

【0014】つぎに、このようなリードフレーム21に
対してチップボンディング,ワイヤボンディングが行わ
れる。すなわち、前記リードフレーム21のタブ5上に
接合材9(図1参照)を介して半導体チップ9が固定さ
れる。その後、半導体チップ9の図示しない電極と、リ
ード3の内端が導電性のワイヤ10で接続される。図3
はチップボンディング,ワイヤボンディングが終了した
組立後のリードフレーム21をも示す図である。
Next, chip bonding and wire bonding are performed on such lead frame 21. That is, the semiconductor chip 9 is fixed onto the tab 5 of the lead frame 21 via the bonding material 9 (see FIG. 1). After that, the electrodes (not shown) of the semiconductor chip 9 are connected to the inner ends of the leads 3 by the conductive wires 10. Figure 3
FIG. 7 is a diagram also showing the assembled lead frame 21 after chip bonding and wire bonding are completed.

【0015】つぎに、組立が終了したリードフレーム2
1は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ2が形成される。その
後、前記リードフレーム21はトランスファモールド型
から取り外され、不要リードフレーム部分が切断除去さ
れるとともに、リード成形が行われ、図1に示されるよ
うなガルウィング型の半導体装置1が製造される。
Next, the assembled lead frame 2
1, a package 2 is formed by molding a predetermined portion by a conventional transfer molding device. After that, the lead frame 21 is removed from the transfer mold, the unnecessary lead frame portion is cut and removed, and lead molding is performed to manufacture the gull wing type semiconductor device 1 as shown in FIG.

【0016】[0016]

【発明の効果】【The invention's effect】

(1)本発明のレジンパッケージ型半導体装置は、支持
体の半導体チップ固定面の少なくとも周縁部分が絶縁体
で被われているリードフレームを使用して製造されてい
る。この結果、支持体上の半導体チップの電極と、支持
体の周囲に内端を延在させるリードの内端を電気的に接
続するワイヤが垂れて支持体(タブ)の縁に接触して
も、支持体の縁が絶縁体で覆われていることから、電気
的ショート(タブショート)が発生しなくなるという効
果が得られる。
(1) The resin package type semiconductor device of the present invention is manufactured using a lead frame in which at least a peripheral portion of the semiconductor chip fixing surface of the support is covered with an insulator. As a result, even if the wire that electrically connects the electrode of the semiconductor chip on the support and the inner end of the lead that extends the inner end around the support hangs down and contacts the edge of the support (tab). Since the edges of the support are covered with the insulator, the effect that electrical shorts (tab shorts) do not occur can be obtained.

【0017】(2)上記(1)により、本発明の半導体
装置は、ワイヤが垂れてタブに接触してもタブショート
が発生しないことから、ワイヤ長の長大化が可能とな
り、半導体チップの大型化に対応しやすくなるという効
果が得られる。すなわち、ワイヤ長が3.0mm以上と
長くなった場合効果がある。
(2) According to the above (1), in the semiconductor device of the present invention, a tab short does not occur even if the wire hangs down and comes into contact with the tab, so that the wire length can be increased and the semiconductor chip can be made large. It is possible to obtain an effect that it is easy to deal with the change. That is, it is effective when the wire length is as long as 3.0 mm or more.

【0018】(3)上記(1)により、本発明の半導体
装置は、タブショートを心配する必要がないことから、
ワイヤループの高さを低くできることになり、レジンパ
ッケージの薄型化が達成できるという効果が得られる。
(3) Because of the above (1), the semiconductor device of the present invention does not need to worry about a tab short circuit.
Since the height of the wire loop can be reduced, the resin package can be made thinner.

【0019】(4)本発明の半導体装置は、一部の領域
としてのワイヤボンディング領域を除いてリードの内端
部分の表面は絶縁体で被われているため、隣接するワイ
ヤが倒れてリード内端に接触しても、隣接するワイヤと
リードとのショート発生が防止できるという効果が得ら
れる。
(4) In the semiconductor device of the present invention, the surface of the inner end portion of the lead is covered with the insulating material except for the wire bonding area as a part of the area. Even if it contacts the end, it is possible to obtain an effect that it is possible to prevent a short circuit between the adjacent wire and the lead.

【0020】(5)本発明のリードフレームは、タブシ
ョートを心配することがないことから、半導体装置の製
造に用いた場合、歩留りが高くなるという効果が得られ
る。
(5) Since the lead frame of the present invention does not cause a tab short circuit, it has the effect of increasing the yield when used in the manufacture of semiconductor devices.

【0021】(6)本発明のリードフレームは、タブシ
ョートを心配することがないことから、タブをあらかじ
め大きくしておくことによって、サイズの小さい半導体
チップからサイズの大きい半導体チップが固定できるよ
うになり、リードフレームの汎用性が高くなるという効
果が得られる。
(6) Since the lead frame of the present invention does not cause a tab short circuit, the tab can be made large in advance so that a semiconductor chip of a small size can be fixed to a semiconductor chip of a large size. Therefore, the effect of increasing the versatility of the lead frame can be obtained.

【0022】(7)上記(1)〜(6)により、本発明
によれば、汎用性が高くかつタブショートが起き難いリ
ードフレームを使用して半導体装置を製造することがで
きることから、歩留りの向上,リードフレームコストの
低減によって半導体装置の製造コストの低減が達成でき
るという相乗効果が得られる。
(7) Due to the above (1) to (6), according to the present invention, a semiconductor device can be manufactured using a lead frame which has high versatility and is less likely to cause a tab short circuit. There is a synergistic effect that the manufacturing cost of the semiconductor device can be reduced by the improvement and the reduction of the lead frame cost.

【0023】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。図3は本発
明の他の実施例による半導体装置の断面図である。この
実施例の半導体装置1は、支持体(タブ)5の周縁にの
み絶縁体6を形成したものであり、ワイヤ10が垂れて
もタブショートが発生しないようになっている。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. FIG. 3 is a sectional view of a semiconductor device according to another embodiment of the present invention. In the semiconductor device 1 of this embodiment, the insulator 6 is formed only on the peripheral edge of the support (tab) 5, so that a tab short circuit does not occur even if the wire 10 hangs down.

【0024】図4は本発明の他の実施例による半導体装
置の断面図であり、図5はこの実施例の半導体装置1の
製造に用いるリードフレームを示す模式的平面図であ
る。この実施例による半導体装置1は、支持体(タブ)
5と、この支持体5上に固定される半導体チップ9と、
前記支持体5の周囲に内端を延在させるリード3と、前
記半導体チップ9の電極と前記リード3の内端とを電気
的に接続するワイヤ10とからなるとともに、前記支持
体5,半導体チップ9,ワイヤ10,リード3の内端部
分はレジンからなるパッケージ2で被われている。ま
た、この半導体装置1においては、前記支持体5の半導
体チップ9の固定面の少なくとも周縁部分からリード内
端に亘って絶縁性テープ15が貼り付けられている。こ
のような半導体装置1を製造するためのリードフレーム
21は、図5に示すように、半導体チップ9を固定する
支持体5と、前記支持体5の周囲に内端を延在させるリ
ード3とを有するとともに、前記支持体5の半導体チッ
プ9の固定面の少なくとも周縁部分からリード内端に亘
って絶縁性テープ15が貼り付けられている構造となっ
ている。このような半導体装置1は、支持体5上の半導
体チップ9の電極と、支持体5の周囲に内端を延在させ
るリード3の内端を電気的に接続するワイヤ10が垂れ
て支持体(タブ)5の縁に接触しても、支持体5の縁は
絶縁性テープ15で覆われていることから、電気的ショ
ート(タブショート)が発生しなくなる。また、この半
導体装置1は、リード3の内端部分が絶縁性テープ15
で貼り付けられていることから、リード内端間の寸法が
バラバラになり難くなり、ワイヤボンディング性が高く
なる。
FIG. 4 is a sectional view of a semiconductor device according to another embodiment of the present invention, and FIG. 5 is a schematic plan view showing a lead frame used for manufacturing the semiconductor device 1 of this embodiment. The semiconductor device 1 according to this embodiment has a support (tab).
5, a semiconductor chip 9 fixed on the support 5,
The support 3 includes a lead 3 having an inner end extending around the support 5, and a wire 10 electrically connecting the electrode of the semiconductor chip 9 and the inner end of the lead 3 to each other. The chip 9, the wire 10, and the inner ends of the leads 3 are covered with a package 2 made of a resin. Further, in this semiconductor device 1, an insulating tape 15 is attached from at least the peripheral portion of the fixing surface of the semiconductor chip 9 of the support 5 to the inner end of the lead. As shown in FIG. 5, a lead frame 21 for manufacturing such a semiconductor device 1 includes a support 5 for fixing a semiconductor chip 9 and a lead 3 having an inner end extending around the support 5. In addition, the insulating tape 15 is attached from at least the peripheral portion of the fixing surface of the semiconductor chip 9 of the support 5 to the inner end of the lead. In such a semiconductor device 1, a wire 10 that electrically connects the electrode of the semiconductor chip 9 on the support 5 and the inner end of the lead 3 that extends the inner end around the support 5 hangs down. Even if the edge of the (tab) 5 is contacted, the edge of the support 5 is covered with the insulating tape 15, so that an electrical short (tab short) does not occur. Further, in this semiconductor device 1, the inner end portion of the lead 3 has an insulating tape 15
Since it is affixed by, it is difficult for the dimensions between the inner ends of the leads to come apart, and the wire bondability is improved.

【0025】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるレジン
パッケージ型半導体装置の製造技術に適用した場合につ
いて説明したが、それに限定されるものではない。本発
明は少なくとも半導体チップが固定されるタブ(支持
体)を有する構造の半導体装置や、ワイヤ垂れによって
ショート不良(ワイヤ接触不良現象)を発生させる半導
体装置(混成集積回路装置)等に適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the manufacturing technology of the resin package type semiconductor device which is the field of application which is the background has been described, but the invention is not limited thereto. The present invention can be applied to a semiconductor device having a structure having at least a tab (support) to which a semiconductor chip is fixed, a semiconductor device (hybrid integrated circuit device) that causes a short circuit failure (wire contact failure phenomenon) due to wire sagging, and the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による半導体装置の断面図で
ある。
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施例によるリードフレームを示す
模式的平面図である。
FIG. 2 is a schematic plan view showing a lead frame according to an embodiment of the present invention.

【図3】本発明の他の実施例による半導体装置の断面図
である。
FIG. 3 is a sectional view of a semiconductor device according to another embodiment of the present invention.

【図4】本発明の他の実施例による半導体装置の断面図
である。
FIG. 4 is a sectional view of a semiconductor device according to another embodiment of the present invention.

【図5】本発明の他の実施例によるリードフレームを示
す模式的平面図である。
FIG. 5 is a schematic plan view showing a lead frame according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…半導体装置、2…パッケージ、3…リード、4…リ
ードフット部、5…支持体、6…絶縁体、7…接合材、
9…半導体チップ、10…ワイヤ、15…絶縁性テー
プ、21…リードフレーム、22…外枠、23…内枠、
24…太幅部、25…タブ吊りリード、26…ダム、2
7,29…ガイド孔。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Package, 3 ... Lead, 4 ... Lead foot part, 5 ... Support body, 6 ... Insulator, 7 ... Bonding material,
9 ... Semiconductor chip, 10 ... Wire, 15 ... Insulating tape, 21 ... Lead frame, 22 ... Outer frame, 23 ... Inner frame,
24 ... Wide part, 25 ... Tab suspension lead, 26 ... Dam, 2
7, 29 ... Guide holes.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 支持体と、この支持体上に固定される半
導体チップと、前記支持体の周囲に内端を延在させるリ
ードと、前記半導体チップの電極と前記リードの内端と
を電気的に接続するワイヤと、前記支持体,半導体チッ
プ,ワイヤ,リード内端部分を被うレジンパッケージと
からなる半導体装置であって、前記支持体の半導体チッ
プ固定面の少なくとも周縁部分は絶縁体で被われている
ことを特徴とする半導体装置。
1. A support, a semiconductor chip fixed on the support, a lead having an inner end extending around the support, an electrode of the semiconductor chip and an inner end of the lead are electrically connected. A semiconductor device comprising a wire for electrical connection, a support, a semiconductor chip, a wire, and a resin package covering the inner end portions of the leads, wherein at least a peripheral portion of a semiconductor chip fixing surface of the support is an insulator. A semiconductor device characterized by being covered.
【請求項2】 支持体と、この支持体上に固定される半
導体チップと、前記支持体の周囲に内端を延在させるリ
ードと、前記半導体チップの電極と前記リードの内端と
を電気的に接続するワイヤと、前記支持体,半導体チッ
プ,ワイヤ,リード内端部分を被うレジンパッケージと
からなる半導体装置であって、前記支持体の半導体チッ
プ固定面の少なくとも周縁部分からリード内端に亘って
絶縁性テープが貼り付けられていることを特徴とする半
導体装置。
2. A support, a semiconductor chip fixed on the support, a lead having an inner end extending around the support, an electrode of the semiconductor chip and an inner end of the lead are electrically connected. A semiconductor device comprising a wire for electrical connection, a support, a semiconductor chip, a wire, and a resin package covering the inner end portion of the lead, wherein at least the peripheral portion of the semiconductor chip fixing surface of the support inner end of the lead. A semiconductor device, wherein an insulating tape is attached over the entire area.
【請求項3】 半導体チップを固定する支持体と、前記
支持体の周囲に内端を延在させるリードとを有するリー
ドフレームであって、前記支持体の半導体チップ固定面
の少なくとも周縁部分は絶縁体で被われていることを特
徴とするリードフレーム。
3. A lead frame having a support for fixing a semiconductor chip and a lead having an inner end extending around the support, wherein at least a peripheral portion of a semiconductor chip fixing surface of the support is insulated. A lead frame characterized by being covered by the body.
【請求項4】 半導体チップを固定する支持体と、前記
支持体の周囲に内端を延在させるリードとを有するリー
ドフレームであって、前記支持体の半導体チップ固定面
の少なくとも周縁部分からリード内端に亘って絶縁性テ
ープが貼り付けられていることを特徴とするリードフレ
ーム。
4. A lead frame having a support for fixing a semiconductor chip and a lead having an inner end extending around the support, wherein the lead is provided from at least a peripheral portion of a semiconductor chip fixing surface of the support. A lead frame, characterized in that an insulating tape is attached over the inner end.
JP30155293A 1993-12-01 1993-12-01 Semiconductor device, and lead frame used for manufacture thereof Pending JPH07153894A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30155293A JPH07153894A (en) 1993-12-01 1993-12-01 Semiconductor device, and lead frame used for manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30155293A JPH07153894A (en) 1993-12-01 1993-12-01 Semiconductor device, and lead frame used for manufacture thereof

Publications (1)

Publication Number Publication Date
JPH07153894A true JPH07153894A (en) 1995-06-16

Family

ID=17898319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30155293A Pending JPH07153894A (en) 1993-12-01 1993-12-01 Semiconductor device, and lead frame used for manufacture thereof

Country Status (1)

Country Link
JP (1) JPH07153894A (en)

Similar Documents

Publication Publication Date Title
KR0149798B1 (en) Semiconductor device and method of manufacture and lead frame
JPH04348045A (en) Semiconductor device and manufacture thereof
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JPH07153894A (en) Semiconductor device, and lead frame used for manufacture thereof
JPH0817870A (en) Semiconductor device
JPH07297348A (en) Semiconductor device and lead frame used in manufacture thereof and manufacture of semiconductor device
JP2697743B2 (en) Resin-sealed semiconductor device
JP3644555B2 (en) Lead frame and semiconductor device
JP3383475B2 (en) Semiconductor device and lead frame used for manufacturing the same
JPS6046038A (en) Integrated circuit device
JPH06252329A (en) Semiconductor device
JPH04106941A (en) Resin-sealed type semiconductor device
JPS635253Y2 (en)
JPS59175753A (en) Semiconductor device and lead frame
JP2784209B2 (en) Semiconductor device
JP2587722Y2 (en) Semiconductor device
JPH1126643A (en) Semiconductor device
JP2795245B2 (en) Resin-sealed semiconductor device
JPH04359464A (en) Semiconductor device
JPH05102385A (en) Semiconductor device
JP2581278B2 (en) Semiconductor device
JPH077023A (en) Resin sealed semiconductor device
JPH04278548A (en) Resin sealed semiconductor device
JPH03232265A (en) Lead frame
JPH07221242A (en) Semiconductor device