JPH05102385A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05102385A
JPH05102385A JP26217091A JP26217091A JPH05102385A JP H05102385 A JPH05102385 A JP H05102385A JP 26217091 A JP26217091 A JP 26217091A JP 26217091 A JP26217091 A JP 26217091A JP H05102385 A JPH05102385 A JP H05102385A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
carrier tape
leads
film carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26217091A
Other languages
Japanese (ja)
Inventor
Tomonori Nishino
友規 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26217091A priority Critical patent/JPH05102385A/en
Publication of JPH05102385A publication Critical patent/JPH05102385A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To obtain a semiconductor device which is not increased in size even if multiple pins are employed. CONSTITUTION:Lead patterns 3 are alternately formed on both side surfaces of a base film 2. Fingers 5 of a film carrier tape 1 in which the fingers 5 protrude from device holes 4 formed on one side surface of the film 2 are electrically connected to pad electrodes of a semiconductor chip 14 mounted on a die pad 12, and resin-sealed to obtain a semiconductor device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ボンディングワイヤに
より電気的な接続を得る半導体装置に関し、特に、半導
体チップの電極の間隔が狭く、多ピンの半導体装置に適
用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which can be electrically connected by a bonding wire, and more particularly to a technique which is effective when applied to a multi-pin semiconductor device in which a gap between electrodes of a semiconductor chip is narrow. is there.

【0002】[0002]

【従来の技術】コンピュータやパーソナルコンピュータ
などの電子機器に使用される半導体装置には、電子機器
の小型化をはかり、その製造時の生産効率の向上をはか
る目的で、アウターリードがガルウィング状をなす、公
知のQFP型樹脂封止型半導体装置をはじめとした表面
実装対応の樹脂封止型半導体装置が使用されている。こ
こで、図9に従来のQFP型樹脂封止型半導体装置の断
面図を示す。同図において、aは半導体チップ、bはリ
ードフレームの一部を構成するダイパッド、cはリード
フレームの一部を構成するアウターリード、dはエポキ
シ樹脂からなる樹脂封止部、eはリードと半導体チップ
を電気的に接続するボンディングワイヤ、fは半導体チ
ップをダイパッド上に接着するエポキシ樹脂系の接着層
である。
2. Description of the Related Art In semiconductor devices used for electronic equipment such as computers and personal computers, the outer leads have a gull-wing shape for the purpose of downsizing the electronic equipment and improving the production efficiency during its manufacture. A resin-encapsulated semiconductor device compatible with surface mounting, such as a known QFP-type resin-encapsulated semiconductor device, is used. Here, FIG. 9 shows a sectional view of a conventional QFP type resin-sealed semiconductor device. In the figure, a is a semiconductor chip, b is a die pad forming a part of a lead frame, c is an outer lead forming a part of a lead frame, d is a resin sealing portion made of epoxy resin, and e is a lead and a semiconductor. Bonding wires for electrically connecting the chips, and f are epoxy resin adhesive layers for bonding the semiconductor chip onto the die pad.

【0003】[0003]

【発明が解決しようとする課題】近年、電子機器の多機
能化、高性能化に伴って、半導体装置も大規模化、高集
積化、多ピン化が進展し、その結果、半導体チップの電
極数は増大し、半導体チップの大きさを抑制するために
電極ピッチは狭くなってきている。従来の半導体装置の
パッケージでは、このような半導体チップとリードフレ
ームをボンディングワイヤにより電気的に接続する時、
リードフレームの一部をなすインナーリードの先端ピッ
チ、すなわち、ボンディングワイヤのピッチに限界があ
るため、多数のインナーリードを半導体チップの近傍に
配設するには限界があった。このインナーリードの先端
のピッチは、一般的にリードフレームのエッチングレー
トとその厚みによって決定され、例えば、0.15mm
厚のリードフレームの場合、インナーリードの先端ピッ
チの限界は0.22mmとなる。そして、パッケージの
一辺をなすインナーリード数が多くなればなるほど、イ
ンナーリードの先端は半導体チップの中心から離れるこ
とになり、その結果、ボンディングワイヤが長くなり、
樹脂封止の際の樹脂注入圧力によりボンディングワイヤ
が変形したり断線するおそれや、ボンディングワイヤ部
の電気抵抗成分を主としたインピーダンスが増大し、半
導体チップの信号伝送速度を低下させるおそれがあっ
た。さらに、ボンディングワイヤが長くなることによ
り、多ピン化した半導体装置では、半導体装置の外形が
大型し、電子機器の実装密度を低下させるおそれがあっ
た。
In recent years, as electronic devices have become more multifunctional and have higher performance, semiconductor devices have become larger, more highly integrated, and have more pins. As a result, electrodes of semiconductor chips have been developed. The number is increasing, and the electrode pitch is becoming narrower in order to suppress the size of the semiconductor chip. In a conventional semiconductor device package, when electrically connecting such a semiconductor chip and a lead frame with a bonding wire,
Since the tip pitch of the inner leads forming a part of the lead frame, that is, the pitch of the bonding wires is limited, there is a limit to disposing many inner leads in the vicinity of the semiconductor chip. The pitch of the tips of the inner leads is generally determined by the etching rate of the lead frame and its thickness, and is, for example, 0.15 mm.
In the case of a thick lead frame, the tip pitch of the inner leads has a limit of 0.22 mm. As the number of inner leads forming one side of the package increases, the tips of the inner leads move away from the center of the semiconductor chip, resulting in a longer bonding wire.
There is a possibility that the bonding wire may be deformed or broken due to the resin injection pressure at the time of resin encapsulation, or the impedance mainly of the electric resistance component of the bonding wire portion may increase and the signal transmission speed of the semiconductor chip may decrease. .. Further, the length of the bonding wire may increase the outer shape of the semiconductor device in a semiconductor device having a large number of pins, which may reduce the packaging density of electronic equipment.

【0004】本発明は、ボンディングワイヤが短く、ボ
ンディングワイヤのピッチが狭い多ピンの半導体装置を
提供し、しかも、多ピン化しても大型化しない半導体装
置を提供することを目的としている。
It is an object of the present invention to provide a multi-pin semiconductor device having a short bonding wire and a narrow bonding wire pitch, and further providing a semiconductor device which does not become large even if the number of pins is increased.

【0005】[0005]

【課題を解決するための手段】本発明は、先に述べたよ
うな課題を解決したものであって、その概要を説明すれ
ば、下記の通りである。すなわち、 (1)半導体チップと、絶縁基材の両面にリードが形成
されたフィルムキャリアテープと、絶縁基材の片面上に
形成された第1のリードおよび絶縁基材の他面上に形成
され、かつ、絶縁基材の端部から突設されたフィンガー
と一体に形成された第2のリードにより構成され、半導
体チップをボンディングワイヤにより第1のリードおよ
び第2のリードと電気的に接続したものである。 (2)フィルムキャリアテープは、第1のリードと第2
のリードが重ならない位置に配置され、第2のリードは
電気的導通孔を介して第1のリードの配設面に電極を配
設したものである。 (3)フィルムキャリアテープは、第2のリードと一体
に形成されたフィンガーの先端に棒状絶縁体を具備した
ものである。 (4)フィルムキャリアテープに形成された第2のリー
ドと、金属膜配線が形成された絶縁薄板を接合し、絶縁
薄板上に半導体チップを載置したものである。
The present invention has solved the above-mentioned problems, and the outline thereof is as follows. That is, (1) a semiconductor chip, a film carrier tape having leads formed on both sides of an insulating base material, a first lead formed on one surface of the insulating base material, and another surface formed on the other side of the insulating base material. And the semiconductor chip is electrically connected to the first lead and the second lead by a bonding wire, the second lead being integrally formed with fingers protruding from the end of the insulating base material. It is a thing. (2) The film carrier tape has a first lead and a second lead.
The second leads are arranged at positions where they do not overlap with each other, and the second leads have electrodes arranged on the surface where the first leads are arranged through the electrical conduction holes. (3) The film carrier tape is provided with a rod-shaped insulator at the tips of the fingers integrally formed with the second leads. (4) The second lead formed on the film carrier tape is joined to the insulating thin plate on which the metal film wiring is formed, and the semiconductor chip is placed on the insulating thin plate.

【0006】[0006]

【作用】本発明の第1項の手段によれば、フィルムキャ
リアテープの両面にリードが形成されるためにリードの
配線密度は向上し、第1のリードの先端ピッチおよび第
2のリードの先端ピッチよりも、ボンディングポイント
となる第1のリードと第2のリードのピッチを狭くでき
るために、第1のリードおよび第2のリードの先端を半
導体チップに近づけることができるので、ボンディング
ワイヤの長さを短くでき、信号伝送速度の向上および樹
脂注入時のボンデイングワイヤの変形の低減をはかるこ
とができる。第2項の手段によれば、ボンディングポイ
ントとなる第1のリードの先端位置、および第2のリー
ドの先端位置、すなわち、フィンガーの先端位置は交互
に千鳥状に配列されることになり、隣接ボンディングワ
イヤ同士の短絡を回避でき、さらに、第1のリードと第
2のリードが交互に配設され、一定の間隔を保つことが
できるため、隣接した第1のリードと第2のリードのク
ロストークノイズなどの電気的ノイズの低減をはかるこ
とができる。第3項の手段によれば、フィルムキャリア
テープの絶縁基板から突設されたフィンガーが絶縁基板
の一部をなす棒状絶縁体により固定されるため、フィン
ガーの位置精度および外力に対する機械的強度が向上
し、ワイヤボンディングの生産性およびその加工歩留り
を向上させることができる。第4項の手段によれば、フ
ィンガーを含めた第2のリードの一部分と絶縁薄板と合
金接合させるためにフィンガーの位置固定が強化され、
ワイヤボンディングの生産性およびその加工歩留りを向
上させることができる。さらに、絶縁薄板上に形成され
た金属膜配線を接地配線とし、接地配線を接地の第2の
リードと接続することにより、半導体チップの任意の位
置に設けた接地電極と接地配線を電気的に接続できるよ
うになるため、電気的ノイズの低減をはかることができ
る。
According to the means of the first aspect of the present invention, since the leads are formed on both sides of the film carrier tape, the wiring density of the leads is improved, and the tip pitch of the first lead and the tip of the second lead are improved. Since the pitch between the first lead and the second lead, which is the bonding point, can be made narrower than the pitch, the tips of the first lead and the second lead can be brought closer to the semiconductor chip. Therefore, the signal transmission speed can be improved and the deformation of the bonding wire at the time of resin injection can be reduced. According to the means of the second term, the tip position of the first lead and the tip position of the second lead, which are the bonding points, that is, the tip positions of the fingers are alternately arranged in a zigzag pattern, A short circuit between the bonding wires can be avoided, and further, the first lead and the second lead are alternately arranged, and a constant distance can be maintained. Therefore, the crossing of the first lead and the second lead adjacent to each other can be achieved. Electrical noise such as talk noise can be reduced. According to the means of the third aspect, since the fingers protruding from the insulating substrate of the film carrier tape are fixed by the rod-shaped insulator forming a part of the insulating substrate, the positional accuracy of the fingers and the mechanical strength against external force are improved. However, the productivity of wire bonding and the processing yield thereof can be improved. According to the measure of the fourth item, the position fixing of the fingers is strengthened in order to alloy-bond the part of the second lead including the fingers to the insulating thin plate,
The productivity of wire bonding and the processing yield thereof can be improved. Further, by using the metal film wiring formed on the insulating thin plate as the ground wiring and connecting the ground wiring to the second lead of the ground, the ground electrode and the ground wiring provided at any position of the semiconductor chip are electrically connected. Since the connection can be made, electrical noise can be reduced.

【0007】[0007]

【実施例】本発明の第1の実施例を図1、図2および図
3にもとづいて説明する。図1は本発明の半導体装置の
第1の実施例の一部切欠き斜視図、図2は図1のA−A
線上における断面図、図3は本発明の半導体装置の第1
の実施例の要部を示す拡大斜視図である。図において、
1はフィルムキャリアテープ、2はフィルムキャリアテ
ープ1のベースフィルムで、例えばポリイミド樹脂のフ
ィルムである。3、3─はベースフィルム2の表面およ
び裏面に形成された銅からなるリードで、4はベースフ
ィルムに窓開けがなされたデバイスホールである。リー
ド3、3─はデバイスホール4の近傍から外側に略放射
状に伸びるように形成しており、3a、3a─はベース
フィルム2の表面に形成された第1のリード、3b、3
b─はベースフィルム2の裏面に形成された第2のリー
ドである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS. 1, 2 and 3. FIG. 1 is a partially cutaway perspective view of a first embodiment of a semiconductor device of the present invention, and FIG. 2 is an AA line of FIG.
3 is a sectional view taken along the line, FIG. 3 shows the first semiconductor device of the present invention.
FIG. 3 is an enlarged perspective view showing a main part of the embodiment of FIG. In the figure,
Reference numeral 1 is a film carrier tape, 2 is a base film of the film carrier tape 1, and is, for example, a polyimide resin film. 3 and 3 are leads made of copper formed on the front surface and the back surface of the base film 2, and 4 is a device hole formed with a window in the base film. The leads 3, 3− are formed so as to extend substantially radially from the vicinity of the device hole 4, and 3a, 3a− are the first leads 3b, 3 formed on the surface of the base film 2.
b- is a second lead formed on the back surface of the base film 2.

【0008】第2のリード3b、3b─はデバイスホー
ル4の端面から内側にそのまま突設され、フィンガー
5、5─を形成している。また、この第2のリード3b
は次に述べるスルーホール6を介してベースフィルム2
の表面に形成された接続用リード3cに接続され得るよ
うに伸びている。このようにして、ベースフィルム2の
上面の外周縁に形成された第1のリード3a、3a─お
よび接続用リード3c、3c─の外端部と、リードフレ
ーム7のインナーリード8、8─が金−錫共晶接合ある
いは金−金接合を介して接続される。9は封止樹脂であ
り、インナーリード8、8─の封止樹脂9、9─から配
設された部分がアウターリード10、10─をなす。な
お、11はフィルムキャリアテープ1上のリード3を保
護するソルダレジストである。
The second leads 3b, 3b-project from the end face of the device hole 4 to the inside as they are to form fingers 5, 5 '. Also, this second lead 3b
The base film 2 through the through hole 6 described below.
It extends so that it can be connected to the connection lead 3c formed on the surface of the. In this way, the outer ends of the first leads 3a, 3a--and the connecting leads 3c, 3c--formed on the outer peripheral edge of the upper surface of the base film 2 and the inner leads 8,8-- of the lead frame 7 are Connection is made via gold-tin eutectic bonding or gold-gold bonding. Reference numeral 9 denotes a sealing resin, and the portions of the inner leads 8 and 8 − disposed from the sealing resin 9 and 9 − form the outer leads 10 and 10 −. Reference numeral 11 is a solder resist that protects the leads 3 on the film carrier tape 1.

【0009】本フィルムキャリアテープ1は、通常のフ
ィルムキャリアテープとは第1に多層配線構造を有して
いる点で異なっている。すなわち、通常のフィルムキャ
リアテープは片面単層配線構造であるのに対して、本フ
ィルムキャリアテープ1は表裏両面にリード3を有し、
裏面に形成された第2のリード3bに一体形成されたフ
ィンガー5を有し、更には、表面に形成された第1のリ
ード3aと裏面に形成された第2のリード3bはそれぞ
れ重ね合うことなく交互に配設されている。
The film carrier tape 1 is different from a normal film carrier tape in that it has a multilayer wiring structure. That is, while a normal film carrier tape has a single-sided single-layer wiring structure, this film carrier tape 1 has leads 3 on both front and back surfaces,
It has the fingers 5 integrally formed with the second lead 3b formed on the back surface, and further, the first lead 3a formed on the front surface and the second lead 3b formed on the back surface do not overlap each other. They are arranged alternately.

【0010】また、フィルムキャリアテープ1のデバイ
スホール4をふさぐように、フィルムキャリアテープ1
の裏面には絶縁性の、例えば、アルミナ薄板からなるダ
イパッド12が設けられ、ダイパッド12の上面に形成
された例えば金からなる金属膜13とフィンガー5とが
金−金接合により接合されている。なお、フィルムキャ
リアテープ1とダイパッド12をエポキシ系接着剤によ
り接着させて、その接着強度を高めることも可能であ
る。
Further, the film carrier tape 1 is formed so as to cover the device hole 4 of the film carrier tape 1.
An insulative die pad 12 made of, for example, an alumina thin plate is provided on the back surface of the, and the metal film 13 made of, for example, gold and the finger 5 formed on the upper surface of the die pad 12 are joined by gold-gold joining. It is also possible to bond the film carrier tape 1 and the die pad 12 with an epoxy adhesive to increase the adhesive strength.

【0011】一方、このように形成されたダイパッド1
2上に、半導体チップ14をエポキシ系接着剤を介して
接着し、半導体チップ14上のパッド電極15、15─
と第1のリード3a、3a─および第2のリード3b、
3b─の先端部とをボンディングワイヤ16、16─に
より電気的に接続する。このとき、第1のリード3a、
3a─の先端部の位置と、第2のリード3b、3b─の
先端部の位置、すなわち、フィンガー5、5─の先端部
の位置は平面からみても、垂直面からみても、交互に、
かつ、千鳥状となっているために、第1のリード3a、
3a─同士および第2のリード3b、3b─同士がなす
ピッチが狭くても隣接したボンディングワイヤ16、1
6─が接触する可能性は少なく、かつ、隣接リードがな
すピッチを狭くすることができる。このことにより、第
1のリード3a、3a─および第2のリード3b、3b
─の先端を半導体チップ14に近づけることができ、ボ
ンディングワイヤ16、16─の長さを短くすることが
できる。なお、銅薄膜によるリード3の形成後、ソルダ
レジスト11をフィルムキャリアテープ1の表面および
裏面に選択的にコーティングし、このソルダレジスト1
1をマスクにして、露出したリード3を金メッキする。
この金メッキにより、ワイヤボンディングおよびリード
3とリードフレーム7との接続を良好に行うことができ
る。
On the other hand, the die pad 1 thus formed
2, the semiconductor chip 14 is adhered onto the semiconductor chip 14 with an epoxy adhesive, and the pad electrodes 15, 15-
And the first leads 3a, 3a- and the second leads 3b,
The tip end of 3b-is electrically connected by the bonding wires 16 and 16-. At this time, the first lead 3a,
The position of the tip of 3a and the position of the tip of the second leads 3b, 3b, that is, the positions of the tips of the fingers 5 and 5 are alternately seen from a plane or a vertical plane.
Moreover, because of the zigzag shape, the first lead 3a,
The bonding wires 16 and 1 which are adjacent to each other even if the pitch formed by the third leads 3a and the second leads 3b and 3b is narrow.
It is unlikely that the 6-contact each other, and the pitch formed by the adjacent leads can be narrowed. As a result, the first leads 3a, 3a- and the second leads 3b, 3b are
It is possible to bring the tip of-to the semiconductor chip 14 and to shorten the length of the bonding wires 16 and 16-. After forming the leads 3 of the copper thin film, the solder resist 11 is selectively coated on the front surface and the back surface of the film carrier tape 1.
Using the mask 1 as a mask, the exposed leads 3 are plated with gold.
By this gold plating, wire bonding and connection between the lead 3 and the lead frame 7 can be favorably performed.

【0012】本発明の第1の実施例における信号伝送径
路は、リードフレーム7のアウターリード10からイン
ナーリード8を経由してから2種類に分岐し、1つは第
1のリード3aからボンディングワイヤ16を経由して
半導体チップ14に伝送されるものと、他方は接続用リ
ード3cからフィルムキャリアテープ1に形成されたス
ルーホール6を経由して第2のリード3b、フィンガー
5、ボンディングワイヤ16、そして半導体チップ14
へと伝送されるものの2系統の信号伝送径路を有する。
The signal transmission path according to the first embodiment of the present invention is divided into two types from the outer lead 10 of the lead frame 7 through the inner lead 8 and the first branch 3a to the bonding wire. And the second lead 3b, the finger 5, the bonding wire 16 from the connection lead 3c through the through hole 6 formed in the film carrier tape 1. And the semiconductor chip 14
However, it has two signal transmission paths.

【0013】本発明の半導体装置においては、フィルム
キャリアテープ1の両面にリード3が形成されるためリ
ード配線密度は高く、第1のリード3aと第2のリード
3bのピッチを狭くできるために第1のリード3aおよ
び第2のリード3bの先端と半導体チップ14を接続す
るボンディングワイヤ16の長さを短くできる。したが
って、信号径路におけるボンディングワイヤ部の低イン
ピーダンス化が図れ、信号伝送速度の向上をはかること
ができ、同時に、樹脂注入時における注入圧力によるボ
ンディングワイヤの変形の防止をはかることができる。
さらに、第1のリード3aおよび第2のリード3bが、
平面からみても、垂直面からみても、交互に、かつ、千
鳥状に配列されているため、隣接したボンディングワイ
ヤ16同士の接触による短絡の可能性は少なく、対向し
て配設される隣接した第1のリード3aおよび第2のリ
ード3bはそのピッチが狭くなっても立体的に一定の距
離が確保されるためにクロストークノイズなどの電気的
ノイズの低減をはかることができる。
In the semiconductor device of the present invention, since the leads 3 are formed on both sides of the film carrier tape 1, the lead wiring density is high, and the pitch between the first leads 3a and the second leads 3b can be narrowed. The length of the bonding wire 16 connecting the tip of the first lead 3a and the second lead 3b to the semiconductor chip 14 can be shortened. Therefore, the impedance of the bonding wire portion in the signal path can be lowered, the signal transmission speed can be improved, and at the same time, the deformation of the bonding wire due to the injection pressure at the time of resin injection can be prevented.
Further, the first lead 3a and the second lead 3b are
Since they are arranged alternately and in a zigzag shape both when viewed from the plane and when viewed from the vertical surface, there is little possibility of a short circuit due to contact between the bonding wires 16 adjacent to each other. Since the first leads 3a and the second leads 3b have a stereoscopically constant distance even if the pitch thereof is narrowed, electrical noise such as crosstalk noise can be reduced.

【0014】本発明の半導体装置の第1の実施例の第1
の変形例を図4Aにもとづいて説明する。図4Aは、第
1の実施例の第1の変形例を示す一部切欠き斜視図であ
り、アウターリードおよびインナーリードを構成するリ
ードフレームとの接合を行わずに、フィルムキャリアテ
ープ1上面に形成された第1のリード3a、3a─およ
び接続用リード3c、3c─をベースフィルム2から外
側に延ばして、アウターリード10を形成させ、ベース
フィルム2のわずか内側に封止樹脂9を形成した例であ
る。その他の構成は前述の第1の実施例で説明したもの
と同一であり、その機能も何ら変わらないのは明らかで
ある。
First Embodiment of First Embodiment of Semiconductor Device of the Present Invention
A modified example will be described with reference to FIG. 4A. FIG. 4A is a partially cutaway perspective view showing a first modified example of the first embodiment, in which the upper surface of the film carrier tape 1 is not bonded to the lead frames forming the outer lead and the inner lead. The formed first leads 3a, 3a and the connecting leads 3c, 3c are extended from the base film 2 to the outside to form the outer leads 10, and the sealing resin 9 is formed slightly inside the base film 2. Here is an example. The rest of the configuration is the same as that described in the first embodiment, and it is clear that its function does not change at all.

【0015】本発明の半導体装置の第1の実施例の第2
の変形例を図4Bにもとづいて説明する。図4Bは、第
1の実施例の第2の変形例を示す断面図であり、片面単
層配線構造の通常のフィルムキァリアテープ1を2枚貼
り合わせたもので、第1のフィルムキャリーテープ1a
上に第1のリード3aを形成させ、第2のフィルムキャ
リアテープ1b上に第2のリード3bを形成させてい
る。また、第1のリード3aおよび第2のリード3b
は、それぞれ第1のベースフィルム2aおよび第2のベ
ースフィルム2bの外周端から突設されており、突設さ
れた部分の第1のリード3aおよび第2のリード3bは
インナーリード8に、例えば金−錫接合により接合され
ている。その他の構成は前述の第1の実施例で説明した
ものと同一であり、その機能も何ら変わらないのは明ら
かである。
Second Embodiment of First Embodiment of Semiconductor Device of the Present Invention
A modified example will be described with reference to FIG. 4B. FIG. 4B is a cross-sectional view showing a second modified example of the first embodiment, in which two normal film carrier tapes 1 each having a single-sided single-layer wiring structure are attached to each other.
The first lead 3a is formed on the second film carrier tape 1b, and the second lead 3b is formed on the second film carrier tape 1b. In addition, the first lead 3a and the second lead 3b
Are projectingly provided from the outer peripheral ends of the first base film 2a and the second base film 2b, respectively. The projecting portions of the first lead 3a and the second lead 3b are provided on the inner lead 8, for example, It is joined by gold-tin joining. The rest of the configuration is the same as that described in the first embodiment, and it is clear that its function does not change at all.

【0016】本発明の半導体装置の第2の実施例を図5
にもとづいて説明する。図5は本発明の半導体装置の第
2の実施例の要部を示す拡大斜視図である。図5に示し
たように、フィルムキャリアテープ1の裏面に設けたダ
イパッド12の上面に、金属膜13の他に、金属膜13
間を結線する金属膜配線17を半導体チップ14とベー
スフィルム2の端面から突設されたフィンガー5の間に
形成する。このフィルムキャリアテープ1の裏面に形成
された第2のリード3b、3b─のうち、接地のアウタ
ーリード(図示せず)に係合された第2のリード3b
s、3bs(図示せず)すなわち、フィンガー5s、5
sと接合した金属膜13s、13sより、接地プレーン
として機能する金属膜配線17が半導体チップ14の近
傍へ引き出される。よって、半導体チップ14に設けら
れた任意の位置にある接地用パッド電極15sと接地電
位をなす金属膜配線17とが接続され、同時に信号がオ
ン/オフすることによる接地電位の変動を少なくし、そ
の変動によるノイズの低減をはかり、ひいては誤動作を
防止できる。
A second embodiment of the semiconductor device of the present invention is shown in FIG.
I will explain based on. FIG. 5 is an enlarged perspective view showing a main part of a second embodiment of the semiconductor device of the present invention. As shown in FIG. 5, on the upper surface of the die pad 12 provided on the back surface of the film carrier tape 1, in addition to the metal film 13, the metal film 13
A metal film wiring 17 for connecting the two is formed between the semiconductor chip 14 and the fingers 5 protruding from the end surface of the base film 2. Of the second leads 3b, 3b formed on the back surface of the film carrier tape 1, the second lead 3b engaged with a grounded outer lead (not shown).
s, 3bs (not shown), ie fingers 5s, 5
The metal film wiring 17 functioning as a ground plane is pulled out to the vicinity of the semiconductor chip 14 from the metal films 13s and 13s joined to s. Therefore, the ground pad electrode 15s provided at an arbitrary position provided on the semiconductor chip 14 and the metal film wiring 17 forming the ground potential are connected to each other, and the fluctuation of the ground potential due to the ON / OFF of the signal at the same time is reduced, It is possible to reduce noise due to the fluctuation and prevent malfunction.

【0017】本発明の半導体装置の第3の実施例を図6
および図7にもとづいて説明する。図6は本発明の半導
体装置の第3の実施例の一部切欠き斜視図であり、図7
はその要部を示す拡大斜視図である。図6および図7に
おいて、18はベースフィルム2のサポートフィルム1
9により支持された棒状絶縁体で、フィルムキャリアテ
ープ1の裏面に形成されたフィンガー5の先端部を固着
させている。この結果、フィンガー5、5─の位置精度
はベースフィルム2および棒状絶縁体18により支持さ
れるために非常に高いまま保持され、かつ、フィンガー
5、5─の強度も向上するために、ワイヤボンディング
の安定性は増し、ワイヤボンデイングの生産性およびそ
の加工歩留りを向上させることができる。
A third embodiment of the semiconductor device of the present invention is shown in FIG.
Also, description will be made based on FIG. 7. FIG. 6 is a partially cutaway perspective view of a third embodiment of the semiconductor device of the present invention.
FIG. 3 is an enlarged perspective view showing the main part thereof. 6 and 7, 18 is a support film 1 for the base film 2.
The tip end of the finger 5 formed on the back surface of the film carrier tape 1 is fixed by a rod-shaped insulator supported by 9. As a result, the positional accuracy of the fingers 5, 5-is kept very high because it is supported by the base film 2 and the rod-shaped insulator 18, and the strength of the fingers 5, 5-is also improved. The stability of the wire bonding is increased, and the productivity of wire bonding and the processing yield thereof can be improved.

【0018】本発明の半導体装置の第4の実施例を図8
にもとづいて説明する。図8は本発明の半導体装置の第
4の実施例の一部切欠き斜視図である。図8において、
半導体チップ14の支持は、半導体チップ14の上面に
絶縁性フィルム20を介して接着されたリードフレーム
ダイパッド21およびこれに係合したサポートバー22
によってなされている。第4の実施例では、第1の実施
例、第2の実施例および第3の実施例で述べたようなダ
イパッドは存在せずリードフレームダイパッド21で半
導体チップ14を支持している点が異なる。しなわち、
第4の実施例では、リードフレーム7のリードフレーム
ダイパッド21に半導体チップ14を接着し、インナー
リード8にフィルムキャリアテープ1を接合させてい
る。なお、リードフレームダイパッド21は半導体チッ
プ14のパッド電極15を避けるように配設され、サポ
ートバー22には熱放散性を改善するためにバーの一部
の幅を広げている。この結果、半導体装置の熱放射性を
改善することができる。
A fourth embodiment of the semiconductor device of the present invention is shown in FIG.
I will explain based on. FIG. 8 is a partially cutaway perspective view of the fourth embodiment of the semiconductor device of the present invention. In FIG.
The semiconductor chip 14 is supported by a lead frame die pad 21 adhered to the upper surface of the semiconductor chip 14 via an insulating film 20 and a support bar 22 engaged with the lead frame die pad 21.
Is done by. The fourth embodiment is different in that the die pad as described in the first, second and third embodiments does not exist and the lead frame die pad 21 supports the semiconductor chip 14. .. Shinagawa,
In the fourth embodiment, the semiconductor chip 14 is bonded to the lead frame die pad 21 of the lead frame 7, and the film carrier tape 1 is bonded to the inner lead 8. The lead frame die pad 21 is disposed so as to avoid the pad electrode 15 of the semiconductor chip 14, and the support bar 22 has a part of the bar widened to improve heat dissipation. As a result, the thermal emissivity of the semiconductor device can be improved.

【0019】[0019]

【発明の効果】本発明により得られる効果を簡単に説明
すれば、信号伝送速度の向上および隣接リード間のクロ
ストークノイズの低減をはかることができ、ボンディン
グワイヤが短く、ボンディングワイヤのピッチの狭い多
ピンの半導体装置、特に、多ピン化しても大型化しない
半導体装置を提供できる。
The effects obtained by the present invention will be briefly described. It is possible to improve the signal transmission speed and reduce the crosstalk noise between adjacent leads, and the bonding wires are short and the pitch of the bonding wires is narrow. It is possible to provide a multi-pin semiconductor device, particularly a semiconductor device that does not increase in size even if the number of pins is increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の第1の実施例の一部切欠
き斜視図である。
FIG. 1 is a partially cutaway perspective view of a first embodiment of a semiconductor device of the present invention.

【図2】図1のA−A線上における断面図である。FIG. 2 is a cross-sectional view taken along the line AA of FIG.

【図3】本発明の半導体装置の第1の実施例の要部を示
す拡大斜視図である。
FIG. 3 is an enlarged perspective view showing a main part of the first embodiment of the semiconductor device of the present invention.

【図4】本発明の半導体装置の第1の実施例の変形例を
示す図で、同図Aはその第1の変形例を示す一部切欠き
斜視図であり、同図Bは第2の変形例を示す断面図であ
る。
FIG. 4 is a view showing a modified example of the first embodiment of the semiconductor device of the present invention, FIG. 4A is a partially cutaway perspective view showing the first modified example, and FIG. It is sectional drawing which shows the modification.

【図5】本発明の半導体装置の第2の実施例の要部を示
す拡大斜視図である。
FIG. 5 is an enlarged perspective view showing a main part of a second embodiment of the semiconductor device of the present invention.

【図6】本発明の半導体装置の第3の実施例の一部切欠
き斜視図である。
FIG. 6 is a partially cutaway perspective view of a third embodiment of the semiconductor device of the present invention.

【図7】本発明の半導体装置の第3の実施例の要部を示
す拡大斜視図である。
FIG. 7 is an enlarged perspective view showing a main part of a third embodiment of the semiconductor device of the present invention.

【図8】本発明の半導体装置の第4の実施例の一部切欠
き斜視図である。
FIG. 8 is a partially cutaway perspective view of a fourth embodiment of the semiconductor device of the present invention.

【図9】従来のQFP型樹脂封止型半導体装置の断面図
である。
FIG. 9 is a cross-sectional view of a conventional QFP type resin-sealed semiconductor device.

【符号の説明】[Explanation of symbols]

1 フィルムキャリアテープ 1a 第1のフィルムキャリアテープ 1b 第2のフィルムキャリアテープ 2 ベースフィルム 2a 第1のベースフィルム 2b 第2のベースフィルム 3 リード 3a 第1のリード 3b 第2のリード 3c 接続用リード 4 デバイスホール 5 フィンガー 6 スルーホール 7 リードフレーム 8 インナーリード 9 封止樹脂 10 アウターリード 11 ソルダレジスト 12 ダイパッド 13 金属膜 14 半導体チップ 15 パッド電極 16 ボンディングワイヤ 17 金属膜配線 18 棒状絶縁体 19 サポートフィルム 20 絶縁性フィルム 21 リードフレームダイパッド 22 サポートバー 1 film carrier tape 1a 1st film carrier tape 1b 2nd film carrier tape 2 base film 2a 1st base film 2b 2nd base film 3 lead 3a 1st lead 3b 2nd lead 3c connection lead 4 Device hole 5 Finger 6 Through hole 7 Lead frame 8 Inner lead 9 Sealing resin 10 Outer lead 11 Solder resist 12 Die pad 13 Metal film 14 Semiconductor chip 15 Pad electrode 16 Bonding wire 17 Metal film wiring 18 Rod insulator 19 Support film 20 Insulation Film 21 Lead frame die pad 22 Support bar

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子チップと、 絶縁基材の両面にリードが形成されたフィルムキャリア
テープと、 前記絶縁基材の片面上に形成された第1のリードと、 前記絶縁基材の他面上に形成され、かつ、前記絶縁基材
の端部から突設されたフィンガーと一体に形成された第
2のリードより構成され、 前記半導体チップをボンディングワイヤにより第1のリ
ードおよび第2のリードに電気的に接続したことを特徴
とする半導体装置。
1. A semiconductor element chip, a film carrier tape having leads formed on both sides of an insulating base material, a first lead formed on one surface of the insulating base material, and another surface of the insulating base material. The semiconductor chip is formed of a second lead integrally formed with a finger projecting from an end of the insulating base, and the semiconductor chip is bonded to the first lead and the second lead by a bonding wire. A semiconductor device characterized by being electrically connected to.
【請求項2】 前記フィルムキャリアテープは、前記第
1のリードと、前記第2のリードが重ならない位置に配
置され、前記第2のリードは電気的導通孔を以て第1の
リードの配設面に電極を配設されることを特徴とする請
求項1記載の半導体装置。
2. The film carrier tape is arranged at a position where the first lead and the second lead do not overlap with each other, and the second lead has an electrically conducting hole, and a surface on which the first lead is arranged. The semiconductor device according to claim 1, wherein an electrode is provided in the semiconductor device.
【請求項3】 前記フィルムキャリアテープは、前記第
2のリードと一体に形成された前記フィンガーの先端部
に棒状絶縁体を具備していることを特徴とする請求項1
記載の半導体装置。
3. The film carrier tape comprises a rod-shaped insulator at a tip portion of the finger formed integrally with the second lead.
The semiconductor device described.
【請求項4】 前記フィルムキャリアテープに形成され
た第2のリードと金属膜配線が形成された絶縁薄板を接
合し、前記絶縁薄板上に半導体チップを載置したことを
特徴とする請求項1記載の半導体装置。
4. The second lead formed on the film carrier tape and an insulating thin plate on which a metal film wiring is formed are joined together, and a semiconductor chip is mounted on the insulating thin plate. The semiconductor device described.
JP26217091A 1991-10-09 1991-10-09 Semiconductor device Pending JPH05102385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26217091A JPH05102385A (en) 1991-10-09 1991-10-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26217091A JPH05102385A (en) 1991-10-09 1991-10-09 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05102385A true JPH05102385A (en) 1993-04-23

Family

ID=17372039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26217091A Pending JPH05102385A (en) 1991-10-09 1991-10-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05102385A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (en) * 1993-07-15 1995-03-20 Nec Corp Semiconductor device and its outer lead

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (en) * 1993-07-15 1995-03-20 Nec Corp Semiconductor device and its outer lead

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
JPH06112354A (en) Thin overmolded semiconductor device and its manufacture
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
KR950014677B1 (en) Integrated circuit mounting apparatus
JPS61274333A (en) Semiconductor device
JP2803656B2 (en) Semiconductor device
JPH03174749A (en) Semiconductor device
JPH05102385A (en) Semiconductor device
KR100390466B1 (en) multi chip module semiconductor package
JP3051570B2 (en) Lead frame and semiconductor device
JP2784209B2 (en) Semiconductor device
JPH0547836A (en) Mounting structure of semiconductor device
JP2001110936A (en) Semiconductor device
JP2518145B2 (en) Multilayer lead frame with heat sink
KR100456482B1 (en) Bga package using patterned leadframe to reduce fabricating cost as compared with bga package using substrate having stacked multilayered interconnection pattern layer
JP2822446B2 (en) Hybrid integrated circuit device
JPH08172142A (en) Semiconductor package, its manufacturing method, and semiconductor device
JP2990120B2 (en) Semiconductor device
JPH07201928A (en) Film carrier and semiconductor device
JPH10242362A (en) Lead frame, semiconductor device and manufacture of semiconductor device
JP2836597B2 (en) Film carrier tape and semiconductor device using the same
JPH05326814A (en) Lead frame for mounting electronic circuit device
JPH04352463A (en) Lead frame and semiconductor device using same
JPH03296233A (en) Semiconductor device