JP3051570B2 - Lead frame and semiconductor device - Google Patents
Lead frame and semiconductor deviceInfo
- Publication number
- JP3051570B2 JP3051570B2 JP4171895A JP17189592A JP3051570B2 JP 3051570 B2 JP3051570 B2 JP 3051570B2 JP 4171895 A JP4171895 A JP 4171895A JP 17189592 A JP17189592 A JP 17189592A JP 3051570 B2 JP3051570 B2 JP 3051570B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- tape
- conductor
- lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Description
【０００１】[0001]
【産業上の利用分野】本発明はリードフレーム及び半導
体装置に関し、更に詳細には一面に導体パターンが形成
された電気絶縁性テープの他面に、放熱板に接合される
接合層が形成されて成る中継導体テープを介してリード
フレームのインナーリードと半導体チップとが電気的に
接続されるリードフレーム及びこのリードフレームに半
導体チップが搭載された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a semiconductor device, and more particularly, to a conductor pattern formed on one surface.
To the heat sink on the other side of the electrically insulating tape
The present invention relates to a lead frame in which an inner lead of a lead frame and a semiconductor chip are electrically connected via a relay conductor tape having a bonding layer formed thereon, and a semiconductor device having a semiconductor chip mounted on the lead frame.
【０００２】[0002]
【従来の技術】近年、半導体チップの高集積化と共にリ
ードフレームの高密度化が進み、極めて多ピンのリード
フレームが用いられている。多ピンのリードフレームの
製造には、リードフレーム材をエッチングしてリードパ
ターンを形成する方法が使用されているが、数百ピン以
上もの多ピンのリードフレームになると、通常のエッチ
ング方法では製造が困難となる。このため、リードフレ
ームのうちでもリードパターンが特に高密度となるイン
ナーリードの先端部分では、図７に示す様に、微細パタ
ーンの形成が容易に可能な中継導体テープ５を中継体と
して用い、半導体チップ７とリードフレーム６を形成す
るインナーリード９とを接続する方法が行われている。
かかる中継導体テープ５は、例えば電気的絶縁性を有す
るベースフィルム上に銅箔を接合し、銅箔をエッチング
して所望の導体パターン５ａを形成したものである。こ
の中継導体テープ５は、リードフレーム材にくらべては
るかに薄厚の導電材を用いることができるために微細パ
ターンの形成が容易である。この様な中継導体テープ５
を用いたリードフレーム６に半導体チップ７を搭載した
半導体装置は、封止樹脂２によって樹脂封止されてい
る。2. Description of the Related Art In recent years, as the integration density of semiconductor chips has increased and the density of lead frames has been increased, lead frames having extremely many pins have been used. To manufacture a multi-pin lead frame, a method of forming a lead pattern by etching a lead frame material is used. It will be difficult. For this reason, as shown in FIG. 7, a relay conductor tape 5 capable of easily forming a fine pattern is used as a relay body at a tip portion of an inner lead where a lead pattern has a particularly high density in a lead frame. A method of connecting the chip 7 and the inner lead 9 forming the lead frame 6 has been performed.
The relay conductor tape 5 is, for example, a copper foil joined to a base film having electrical insulation, and the copper foil is etched to form a desired conductor pattern 5a. The relay conductor tape 5 can use a conductive material much thinner than a lead frame material, and therefore can easily form a fine pattern. Such a relay conductor tape 5
The semiconductor device in which the semiconductor chip 7 is mounted on the lead frame 6 using the resin is sealed with the sealing resin 2.
【０００３】この様に中継導体テープ５を用いることに
よって、リードフレーム６のインナーリード９を、半導
体チップ７を搭載するステージ８から後退させてインナ
ーリード９の微細化、狭ピッチ化を可能とすることがで
きる。つまり、インナーリード９は、ステージ８から放
射状に配置されるため、インナーリード９の先端位置を
ステージ８から後退させることによって、インナーリー
ド９を形成するスペースをとることができる。しかし、
インナーリード９を単に後退させた場合には、半導体チ
ップ７のボンディング部とインナーリード９の先端との
間隔が広くなり、ボンディングワイヤ長が長くなるた
め、ボンディングワイヤ間の短絡が発生することがあ
る。この点、前記中継導体テープ５を用いることによっ
て、半導体チップ７とインナーリード９の先端との間を
中継導体テープ５に形成された導体回路５ａで中継する
ことができ、ボンディングワイヤ長を可及的に短縮して
ボンディングワイヤ間の短絡発生の問題を解消し、イン
ナーリード９の微細化、狭ピッチ化を可能としているの
である。[0003] By using the relay conductor tape 5 in this manner, the inner leads 9 of the lead frame 6 are retracted from the stage 8 on which the semiconductor chip 7 is mounted, thereby making it possible to make the inner leads 9 finer and narrower. be able to. That is, since the inner leads 9 are arranged radially from the stage 8, a space for forming the inner leads 9 can be taken by retreating the distal end position of the inner leads 9 from the stage 8. But,
When the inner lead 9 is simply retracted, the gap between the bonding portion of the semiconductor chip 7 and the tip of the inner lead 9 increases, and the length of the bonding wire becomes longer, so that a short circuit between the bonding wires may occur. . In this regard, by using the relay conductor tape 5, the semiconductor chip 7 and the tip of the inner lead 9 can be relayed by the conductor circuit 5a formed on the relay conductor tape 5, and the bonding wire length can be reduced. Thus, the problem of occurrence of a short circuit between bonding wires is solved, and the inner leads 9 can be made finer and the pitch can be made narrower.
【０００４】[0004]
【発明が解決しようとする課題】図７に示す様に、従来
の中継導体テープ５を用いたリードフレーム６ではステ
ージ８のサイズを半導体チップ７よりも大きく設定して
ステージ８の外周上に中継導体テープ５を接合し、ワイ
ヤボンディング３、４によって半導体チップ７と中継導
体テープ５の内周縁との間、中継導体テープ５の外周縁
とインナーリード９との間を接続している。ところで、
ステージ８は、通常、リードフレーム６と一体に形成さ
れ、図８に示す如く、サポートバー１１によって支承さ
れている。一方、図７に示す如く、ステージ８の周縁近
傍に中継導体テープ５が配設されるため、インナーリー
ド９が微細化、狭ピッチ化されるほど、インナーリード
９を形成するためのスペースを確保すべく、インナーリ
ード９の先端位置を後退させてステージ８を大型化する
必要がある。かかるインナーリード９の微細化、狭ピッ
チ化に伴うステージ８の大型化によって、ステージ８を
支承するサポートバー１１の強度も向上することを要
し、サポートバー１１の幅広化或いは本数の増加を必要
とする。しかし、サポートバー１１の幅広化或いは本数
の増加は、インナーリード９の先端の後退によって形成
されたインナーリード形成用スペースを実質的に減じる
ことになるため、ステージ８の大きさには限界がある。
また、図７に示す中継導体テープ５を配設した従来のリ
ードフレーム６においては、半導体チップ７と中継導体
テープ５及び中継導体テープ５とインナーリード９の先
端との各間をワイヤボンディングすることを必要とし、
半導体装置の製造工程におけるボンディング回数が増加
する。As shown in FIG. 7, in a lead frame 6 using a conventional relay conductor tape 5, the size of the stage 8 is set to be larger than that of the semiconductor chip 7 so as to be relayed on the outer periphery of the stage 8. The conductor tape 5 is joined, and the semiconductor chip 7 and the inner periphery of the relay conductor tape 5 and the outer periphery of the relay conductor tape 5 and the inner lead 9 are connected by wire bonding 3 and 4. by the way,
The stage 8 is usually formed integrally with the lead frame 6, and is supported by a support bar 11, as shown in FIG. On the other hand, as shown in FIG. 7, since the relay conductor tape 5 is provided near the periphery of the stage 8, the space for forming the inner leads 9 is secured as the inner leads 9 are miniaturized and the pitch is reduced. In order to increase the size of the stage 8, it is necessary to retract the position of the tip of the inner lead 9. Due to the miniaturization of the inner leads 9 and the enlargement of the stage 8 accompanying the narrowing of the pitch, the strength of the support bar 11 that supports the stage 8 also needs to be improved, and the width or the number of support bars 11 needs to be increased. And However, the increase in the width or the number of the support bars 11 substantially reduces the space for forming the inner lead formed by the retreat of the tip of the inner lead 9, so that the size of the stage 8 is limited. .
In the conventional lead frame 6 provided with the relay conductor tape 5 shown in FIG. 7, wire bonding is performed between the semiconductor chip 7 and the relay conductor tape 5 and between the relay conductor tape 5 and the tip of the inner lead 9. Requires
The number of times of bonding in a semiconductor device manufacturing process increases.
【０００５】そこで、本発明の目的は、中継導体テープ
を用いるリードフレームにおいて、インナーリード先端
の後退によって形成されたインナーリード形成用スペー
スを実質的に減じることがなく且つボンディング回数の
増加を防止できるリードフレーム及び半導体装置を提供
するにある。An object of the present invention, the relay conductor tape
The present invention is to provide a lead frame and a semiconductor device which do not substantially reduce the space for forming the inner lead formed by retreating the tip of the inner lead and can prevent an increase in the number of times of bonding.
【０００６】[0006]
【課題を解決するための手段】本発明者は、前記目的を
達成するには、リードフレームと別体に形成された放熱
板を用いることによって、従来のリードフレームと一体
に形成されたステージを具備するリードフレームにおい
て必要であったサポートバーを不要にでき、更にインナ
ーリードの先端部に中継導体テープの片面に形成された
導体パターンのインナーリード側の端部を金属接合によ
って接合することが有効と考え検討した結果、本発明に
到達した。In order to achieve the above object, the present inventor has proposed that a stage formed integrally with a conventional lead frame is formed by using a heat sink formed separately from the lead frame. the support bar has been necessary in the lead frame comprising possible unnecessary, I further the ends of the inner lead of the conductor pattern formed on one surface of the junction conductor tape at the tip of the inner lead into the metal junction <br / As a result, the present inventors have reached the present invention.
【０００７】すなわち、本発明は、一面に導体パターン
が形成された電気絶縁性テープの他面に、放熱板に接合
される接合層が形成されて成る中継導体テープを介して
リードフレームのインナーリードと半導体チップとが電
気的に接続されるリードフレームであって、該リードフ
レームと別体に形成された、前記半導体チップが搭載さ
れる放熱板上に前記中継導体テープが配設され、且つ前
記中継導体テープに形成された導体パターンのインナー
リード側の端部とインナーリードの先端部とが、前記導
体パターンのインナーリード側の端部及びインナーリー
ドの先端部の各々に金属めっきによって形成された金属
接合層によって接合されていることを特徴とするリード
フレームにある。また、本発明は、このリードフレーム
の放熱板上に半導体チップが搭載され、且つ前記半導体
チップと前記リードフレームの中継導体テープに形成さ
れた導体パターンの半導体チップ側の端部とが、ワイヤ
ボンディングされていることを特徴とする半導体装置で
もある。かかる構成の本発明において、接合層を接合導
体層又接着剤層とすることによってリードフレームの製
造工程における中継導体テープの取り扱いを容易とする
ことができる。更に、放熱板の端部を、リードフレーム
のインナーリードに直接接合すること、或いは半導体チ
ップが搭載された放熱板と、中継導体テープに形成され
た導体パターンの半導体チップ側の端部とをワイヤボン
ディングすることによって、半導体装置の電気特性を改
善できる。That is, according to the present invention, a conductor pattern is provided on one surface.
Bonded to a heat sink on the other side of the electrically insulating tape with
A lead frame in which inner leads of a lead frame and a semiconductor chip are electrically connected via a relay conductor tape having a bonding layer formed thereon, wherein the semiconductor is formed separately from the lead frame. chip is disposed is the relay conductor tape to the radiating plate on which is mounted, and wherein the tip portion of the junction conductor ends of the inner lead of the conductor pattern formed on the tape and the inner lead, the conductive
Inner lead end and inner lead of body pattern
Metal formed on each of the tips of the metal by metal plating
The lead frame is joined by a joining layer . Further, the present invention, the semiconductor chip is mounted on a heat radiating plate of the lead frame, and the and the semiconductor chip and the semiconductor chip side of the end of the conductor pattern formed on the junction conductor tape before Symbol lead frame, wire The semiconductor device is characterized by being bonded. In the present invention having such a configuration, the bonding layer
By using a body layer or an adhesive layer , handling of the relay conductor tape in the lead frame manufacturing process can be facilitated. Furthermore, the end of the heat sink is directly joined to the inner lead of the lead frame, or the heat sink on which the semiconductor chip is mounted and the end of the conductor pattern formed on the relay conductor tape on the semiconductor chip side are connected by wires. By bonding, the electrical characteristics of the semiconductor device can be improved.
【０００８】[0008]
【作用】本発明によれば、リードフレームと一体に形成
されていたステージに代えて、別体に形成される放熱板
を使用するため、前記ステージに必要なサポートバー等
を不要化できる。このため、サポートバー等によって制
限を受けることなく放熱板の大型化が可能であり、イン
ナーリードの先端の後退によって形成したインナーリー
ド形成用スペースをサポートバー等によって減じること
なく確保できる。更に、中継導体テープに形成された導
体パターンのインナーリード側の端部（以下、インナー
リード側端部と称することがある）とインナーリードの
先端部とが、導体パターンのインナーリード側の端部及
びインナーリードの先端部の各々に金属めっきによって
形成された金属接合層によって接合されているため、イ
ンナーリードの先端部と導体パターンとのワイヤボンデ
ィングを不要とすることができる。According to the present invention, since a heat sink formed separately is used in place of the stage formed integrally with the lead frame, a support bar and the like required for the stage can be eliminated. For this reason, it is possible to increase the size of the heat radiating plate without being limited by the support bar or the like, and it is possible to secure the space for forming the inner lead formed by retreating the tip of the inner lead without reducing by the support bar or the like. Furthermore, the end portion of the inner lead of the conductor patterns formed on the relay conductor tape (hereinafter, sometimes referred to as the inner lead end portion) and a distal end portion of the inner lead, the inner lead conductor pattern end Passing
And metal plating on each of the tips of the inner leads
Since bonding is performed by the formed metal bonding layer , wire bonding between the tip of the inner lead and the conductor pattern can be eliminated.
【０００９】[0009]
【実施例】本発明を図面を用いて更に詳細に説明する。
図１は、本発明の一実施例を示す断面図であり、リード
フレーム１０と別体に形成された放熱板１８上に、半導
体チップ１６が搭載されて封止樹脂２２によって樹脂封
止されている。放熱板１８の周縁部近傍には、中継体と
しての中継導体テープ１４が配設されている。この中継
導体テープ１４は、ポリイミド樹脂フィルム等の電気絶
縁性フィルムの片面（表面）に銅箔等の導電性金属膜か
ら成る所望の導体パターンが形成されていると共に、こ
のフィルムの他方の面（裏面）には導電層として銅箔等
から成る導電性金属膜が形成されている。このため、本
実施例の中継導体テープ１４と放熱板１８とを、接合導
体層、例えば金(Au)ー錫(Sn)又は金(Au)ー金(Au)等の金
属層によって金属接合できる。また、本実施例において
は、中継導体テープ１４の導体パターン１４ａの各端部
も、インナーリード１２の先端部に導電性接合層によっ
て接合されている。かかる導電性接合層としては、金(A
u)ー錫(Sn)、金(Au)ー金(Au)、金(Au)ー銀(Ag)、金(Au)
ーパラジウム(Pd)等の金属から成る金属接合層を挙げる
ことができる。この様な金属接合層を、予め接合部分に
めっき等で形成しておくことによって、導体パターン１
４ａの各端部とインナーリード１２側端部との接合及び
中継導体テープ１４と放熱板１８との接合を、熱圧着等
の手段で同時に行うことによって行うことができる。こ
の様にインナーリードの先端部に一端部が、金属層を介
して接合された導体パターン１４の半導体チップ１６側
端部は、半導体チップ１６にワイヤ２０によってボンデ
ィングされている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail with reference to the drawings.
FIG. 1 is a cross-sectional view showing one embodiment of the present invention. A semiconductor chip 16 is mounted on a heat radiating plate 18 formed separately from a lead frame 10 and is sealed with a sealing resin 22. I have. A relay conductor tape 14 as a relay body is disposed near the periphery of the heat sink 18. In the relay conductor tape 14, a desired conductor pattern made of a conductive metal film such as a copper foil is formed on one surface (surface) of an electrically insulating film such as a polyimide resin film, and the other surface (surface) of the film is formed. A conductive metal film made of copper foil or the like is formed as a conductive layer on the back surface). For this reason, the relay conductor tape 14 and the heat sink 18 of the present embodiment can be metal-bonded by a bonding conductor layer, for example, a metal layer such as gold (Au) -tin (Sn) or gold (Au) -gold (Au). . In this embodiment, each end of the conductor pattern 14a of the relay conductor tape 14 is also joined to the tip of the inner lead 12 by a conductive joining layer. As such a conductive bonding layer, gold (A
u) -tin (Sn), gold (Au) -gold (Au), gold (Au) -silver (Ag), gold (Au)
A metal bonding layer made of a metal such as palladium (Pd); By forming such a metal bonding layer on a bonding portion in advance by plating or the like, the conductor pattern 1
The joining of each end of 4a and the end of the inner lead 12 and the joining of the relay conductor tape 14 and the heat radiating plate 18 can be performed simultaneously by means such as thermocompression bonding. In this manner, the end of the conductor pattern 14 on the side of the semiconductor chip 16 joined to the end of the inner lead via the metal layer is bonded to the semiconductor chip 16 by the wire 20.
【００１０】中継導体テープ１４のインナーリード１２
側端部がインナーリード１２の先端部に直接金属接合さ
れている本実施例のリードフレームにおいては、導体パ
ターン１４ａの一端側をワイヤボンディングするだけで
よく、中継導体テープ１４を用いた場合の半導体装置の
ボンディング工程におけるボンディング回数を減少でき
る。また、リードフレーム１０と別体で形成される放熱
板１８は、その大きさを搭載する半導体チップ１６の大
きさに合わせて変更可能である。しかも、放熱板１８を
支承するサポートバー等を必要としないため、インナー
リード１２の先端の後退によって形成したインナーリー
ド形成用スペースをサポートバー等によって減ずること
なく確保することができる。このため、本実施例のリー
ドフレーム１０によれば、入出力端子の多い狭ピッチで
且つ小型の半導体チップの実装が可能である。更に、放
熱板１８をリードフレーム１０とは異種の材料を用いて
形成することができ、放熱性が良好な材料を用いて形成
した高放熱性の放熱板１８を用いることによって、イン
ナーリード形成用スペースの確保と相俟って高発熱性の
高密度・高速度の半導体チップをリードフレームに実装
することができる。The inner lead 12 of the relay conductor tape 14
In the lead frame of this embodiment in which the side end is directly metal-bonded to the tip of the inner lead 12, only one end of the conductor pattern 14a needs to be wire-bonded, and the semiconductor in the case where the relay conductor tape 14 is used. The number of times of bonding in the bonding step of the device can be reduced. The size of the heat radiating plate 18 formed separately from the lead frame 10 can be changed according to the size of the semiconductor chip 16 to be mounted. Moreover, since a support bar or the like for supporting the heat radiating plate 18 is not required, a space for forming the inner lead formed by retreating the tip of the inner lead 12 can be secured without being reduced by the support bar or the like. For this reason, according to the lead frame 10 of the present embodiment, it is possible to mount a small-sized and small-sized semiconductor chip having many input / output terminals. Further, the heat radiating plate 18 can be formed by using a material different from the lead frame 10, and by using the heat radiating plate 18 formed of a material having good heat radiating property, the heat radiating plate 18 Along with securing the space, a high-heat-generating, high-density, high-speed semiconductor chip can be mounted on the lead frame.
【００１１】インナーリード１２の先端部と中継導体テ
ープ１４の導体パターン１４ａとの接続は、図２に示す
様に、導体パターン１４ａのインナーリード１２側の端
末を延長して接続してもよい。また、放熱板１８の端部
を、図３に示す様に、インナーリード１２に抵抗溶接等
で直接接合することによって、放熱板１８をアースでき
最終的に得られる半導体装置の電気特性を向上すること
ができる。しかも、放熱板１８の熱も伝熱によってアウ
ターリードから放熱できるために放熱板１８の放熱性も
向上することができる。勿論、放熱板１８のア−スとし
ては、図４に示す如く、放熱板１８と中継導体テープ１
４とをワイヤ２１で連結してもよい。本実施例において
は、中継導体テープ１４と放熱板１８との接合を接合導
体層としての金属層によって金属接合しているが、両者
を接合導体層としての導電性接着剤から成る導電性接着
層によって接合してもよい。As shown in FIG. 2, the end of the inner lead 12 and the conductor pattern 14a of the relay conductor tape 14 may be connected by extending the end of the conductor pattern 14a on the inner lead 12 side. Also, as shown in FIG. 3, the end of the heat sink 18 is directly joined to the inner lead 12 by resistance welding or the like, so that the heat sink 18 can be grounded and the electrical characteristics of the finally obtained semiconductor device can be improved. be able to. Moreover, since the heat of the heat radiating plate 18 can also be radiated from the outer leads by heat transfer, the heat radiating property of the heat radiating plate 18 can be improved. Of course, as shown in FIG. 4, the heat sink 18 and the relay conductor tape 1 are grounded.
4 may be connected by a wire 21. In the present embodiment, the joining of the RELAY conductor tape 14 and the heat sink 18 is a metal bonding by a metal layer as a junction conductor layer, conductive comprising both a conductive adhesive as a bonding conductor layer You may join by an adhesive layer.
【００１２】図１〜図４においては、中継導体テープ１
４と放熱板１８とが接合導体層を介して接合されている
例を示したが、図５に示すように、中継導体テープ１４
が放熱板１８と接着剤１４ｃを介して接着されていても
よい。この場合の中継導体テープ１４の構成を図６に示
す。かかる中継導体テープ１４には、絶縁性フィルムと
してのポリイミド樹脂フィルム１４ｂの片面（表面）に
銅箔から成る導体パターン１４ａが形成され、ポリイミ
ド樹脂フィルム１４ｂの他方の面（裏面）に接着剤１４
ｃが塗布されている。また、導体パターン１４ａは、銅
箔１５ａの上面にニッケルめっき１５ｂが施され、更に
金(Au)めっき１５ｃが施されている。ニッケルめっき１
５ｂは、銅金属が金(Au)めっき１５ｃ中に拡散すること
を防止するためである。ところで、一般的に、接着剤は
導電性に乏しいため、図４に示す様に、放熱板１８と中
継導体テープ１４とをワイヤ２１で連結することによっ
て、放熱板１８の導通を取ることができる。尚、図１〜
図４に示す金属接合する導体パターン１４ａ等の部分
に、予め金(Au)めっき等を施す場合、導体パターン１４
ａを形成する銅金属等が金(Au)めっき中に拡散すること
を防止すべく、予めニッケルめっき等の下地めっきを施
してもよい。In FIG. 1 to FIG.
4 and the heat radiating plate 18 are joined via the joining conductor layer, but as shown in FIG.
May be bonded to the heat sink 18 via the adhesive 14c. FIG. 6 shows the configuration of the relay conductor tape 14 in this case. In the relay conductor tape 14, a conductor pattern 14a made of copper foil is formed on one surface (front surface) of a polyimide resin film 14b as an insulating film, and an adhesive 14 is formed on the other surface (back surface) of the polyimide resin film 14b.
c is applied. The conductor pattern 14a is provided with a nickel plating 15b on the upper surface of the copper foil 15a and a gold (Au) plating 15c. Nickel plating 1
5b is for preventing copper metal from diffusing into the gold (Au) plating 15c. By the way, generally, since the adhesive has poor conductivity, the conduction of the heat radiating plate 18 can be achieved by connecting the heat radiating plate 18 and the relay conductor tape 14 with the wires 21 as shown in FIG. . In addition, FIG.
When gold (Au) plating or the like is previously performed on a portion such as the conductor pattern 14a to be metal-joined shown in FIG.
In order to prevent the copper metal or the like forming a from diffusing into the gold (Au) plating, a base plating such as nickel plating may be applied in advance.
【００１３】[0013]
【発明の効果】本発明によれば、インナーリードの先端
を後退させて形成したインナーリード形成用スペース
を、サポートバー等によって減じられることなく充分に
確保でき、入出力端子の多い狭ピッチ・小型半導体チッ
プの実装が可能となるため、半導体装置の多ピン化、小
型化、薄型化を可能とすることができる。また、リード
フレームを形成する材料と異なる放熱性が良好な材料を
用いて放熱板を形成できるため、高放熱性の高密度・高
速度の半導体チップを搭載することもできる。更に、中
継体を用いたリードフレームに半導体チップを実装する
際に、ボンディング回数を減少することができ、半導体
装置の製造効率を向上できる。According to the present invention, a space for forming the inner lead formed by retreating the tip of the inner lead can be sufficiently secured without being reduced by the support bar and the like, and a narrow pitch and small size having many input / output terminals can be obtained. Since a semiconductor chip can be mounted, the number of pins, size, and thickness of the semiconductor device can be reduced. Further, since the heat radiating plate can be formed using a material having a good heat radiation property different from the material forming the lead frame, a high-density, high-speed semiconductor chip having high heat radiation property can be mounted. Furthermore, when mounting a semiconductor chip on a lead frame using a relay, the number of times of bonding can be reduced, and the manufacturing efficiency of a semiconductor device can be improved.
【図１】本発明の一実施例を示す断面図である。FIG. 1 is a sectional view showing one embodiment of the present invention.
【図２】本発明の他の実施例を示す部分断面図である。FIG. 2 is a partial sectional view showing another embodiment of the present invention.
【図３】本発明の他の実施例を示す部分断面図である。FIG. 3 is a partial sectional view showing another embodiment of the present invention.
【図４】本発明の他の実施例を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing another embodiment of the present invention.
【図５】本発明の他の実施例を示す部分断面図である。FIG. 5 is a partial sectional view showing another embodiment of the present invention.
【図６】図５に示す中継導体テープの部分断面図であ
る。FIG. 6 is a partial sectional view of the relay conductor tape shown in FIG. 5;
【図７】従来の半導体装置を示す断面図である。FIG. 7 is a sectional view showing a conventional semiconductor device.
【図８】従来のリ−ドフレームを示す部分正面図であ
る。FIG. 8 is a partial front view showing a conventional lead frame.
１０ リードフレーム １２ インナーリード １４ 中継導体テープ １４ａ 導体パターン １６ 半導体チップ １８ 放熱板 ２０ ワイヤ DESCRIPTION OF SYMBOLS 10 Lead frame 12 Inner lead 14 Relay conductor tape 14a Conductive pattern 16 Semiconductor chip 18 Heat sink 20 Wire
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 23/50 H01L 23/12
Claims (9)
縁性テープの他面に、放熱板に接合される接合層が形成
されて成る中継導体テープを介してリードフレームのイ
ンナーリードと半導体チップとが電気的に接続されるリ
ードフレームであって、 該リードフレームと別体に形成された、前記半導体チッ
プが搭載される放熱板上に前記中継導体テープが配設さ
れ、 且つ前記中継導体テープに形成された導体パターンのイ
ンナーリード側の端部とインナーリードの先端部とが、
前記導体パターンのインナーリード側の端部及びインナ
ーリードの先端部の各々に金属めっきによって形成され
た金属接合層によって接合されていることを特徴とする
リードフレーム。 An electric insulation having a conductor pattern formed on one surface thereof.
A bonding layer that is bonded to the heat sink is formed on the other side of the edge tape
A lead frame in which an inner lead of a lead frame and a semiconductor chip are electrically connected via a relay conductor tape formed on the lead frame, wherein the heat radiation for mounting the semiconductor chip is formed separately from the lead frame. The relay conductor tape is disposed on a plate, and the end of the conductor pattern formed on the relay conductor tape on the inner lead side and the tip of the inner lead are:
End of the conductor pattern on the inner lead side and the inner
-Formed by metal plating on each of the lead tips
A lead frame, which is joined by a metal joining layer .
載のリードフレーム。2. The lead frame according to claim 1 , wherein the bonding layer is a bonding conductor layer .
のリードフレーム。3. The lead frame according to claim 1 , wherein the bonding layer is an adhesive layer .
ナーリードに直接接合されている請求項１〜３のいずれ
か一項記載のリードフレーム。4. An end of the heat sink is connected to a lead frame.
4. The method according to claim 1, which is directly joined to the knurled lead.
Lead frame of one claim or.
上に半導体チップが搭載され、 且つ前記半導体チップと前記リードフレームの中継導体
テープに形成された導体パターンの半導体チップ側の端
部とが、ワイヤボンディングされていることを特徴とす
る半導体装置。 5. A heat sink for a lead frame according to claim 1.
A semiconductor chip mounted thereon, and a relay conductor between the semiconductor chip and the lead frame
Semiconductor chip end of conductor pattern formed on tape
And wire bonding.
Semiconductor device.
導体テープに形成された導体パターンの半導体チップ側
の端部とが、ワイヤボンディングされている請求項５記
載の半導体装置。6. A heat sink on which a semiconductor chip is mounted and a relay.
Semiconductor chip side of conductor pattern formed on conductor tape
6. An end portion of the semiconductor device is wire-bonded.
Mounting semiconductor device.
が、リードフレームのインナーリードに直接接合されて
いる請求項５又は請求項６記載の半導体装置。7. An end of a heat sink on which a semiconductor chip is mounted.
Is directly bonded to the inner lead of the lead frame.
7. The semiconductor device according to claim 5 , wherein:
が形成された電気絶縁性テープの他面に、放熱板に接合
される接合導体層が形成されて成る中継導体テープであ
る請求項５〜７のいずれか一項記載の半導体装置。8. A conductor pattern is provided on one surface of the relay conductor tape.
Bonded to a heat sink on the other side of the electrically insulating tape with
A relay conductor tape having a bonded conductor layer formed thereon.
The semiconductor device according to claim 5 .
が形成された電気絶縁性テープの他面に、放熱板に接着
される接着剤層が形成されて成る中継導体テープである
請求項５〜７のいずれか一項記載の半導体装置。9. The relay conductor tape has a conductor pattern on one surface.
Adhered to the heat sink on the other side of the electrically insulating tape with the
Is a relay conductor tape having an adhesive layer formed thereon
The semiconductor device according to claim 5 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171895A JP3051570B2 (en) | 1991-06-07 | 1992-06-06 | Lead frame and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16381691 | 1991-06-07 | ||
| JP3-163816 | 1991-06-07 | ||
| JP4171895A JP3051570B2 (en) | 1991-06-07 | 1992-06-06 | Lead frame and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211274A JPH05211274A (en) | 1993-08-20 |
| JP3051570B2 true JP3051570B2 (en) | 2000-06-12 |
Family
ID=26489154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4171895A Expired - Lifetime JP3051570B2 (en) | 1991-06-07 | 1992-06-06 | Lead frame and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3051570B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786458A (en) * | 1993-09-09 | 1995-03-31 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH0878599A (en) * | 1994-09-05 | 1996-03-22 | Goto Seisakusho:Kk | Integrated circuit package and manufacture thereof |
| US8450845B2 (en) * | 2008-04-09 | 2013-05-28 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN102403283B (en) * | 2011-11-25 | 2013-08-07 | 江苏长电科技股份有限公司 | Ball grid array packaging structure with basic islands and manufacturing method thereof |
-
1992
- 1992-06-06 JP JP4171895A patent/JP3051570B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211274A (en) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6586834B1 (en) | Die-up tape ball grid array package | |
| JP2509027B2 (en) | Semiconductor device | |
| EP0349549A1 (en) | Support assembly for integrated circuits | |
| JP2000294719A (en) | Lead frame, semiconductor device using the same, and manufacture thereof | |
| JPH09312375A (en) | Lead frame, semiconductor device and manufacture thereof | |
| US5808357A (en) | Semiconductor device having resin encapsulated package structure | |
| JP3031323B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3051570B2 (en) | Lead frame and semiconductor device | |
| JPH05218129A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| US20030209783A1 (en) | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process | |
| JPH0666354B2 (en) | Semiconductor device | |
| JPH06132441A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JP3576228B2 (en) | Surface mount type semiconductor device | |
| JP3321006B2 (en) | Semiconductor device | |
| JP2518145B2 (en) | Multilayer lead frame with heat sink | |
| JPH03120851A (en) | Semiconductor mounting substrate | |
| JP2830221B2 (en) | Mounting structure of hybrid integrated circuit | |
| JP2784209B2 (en) | Semiconductor device | |
| JP2527507B2 (en) | Lead frame and semiconductor device using the same | |
| JPH10242362A (en) | Lead frame, semiconductor device and manufacture of semiconductor device | |
| JPH03142862A (en) | Lead frame | |
| JP3475310B2 (en) | Lead frame, lead frame member, and semiconductor device | |
| JP3177934B2 (en) | Multi-chip semiconductor device |