JPH0715252A - 振幅変調送信機 - Google Patents
振幅変調送信機Info
- Publication number
- JPH0715252A JPH0715252A JP15477893A JP15477893A JPH0715252A JP H0715252 A JPH0715252 A JP H0715252A JP 15477893 A JP15477893 A JP 15477893A JP 15477893 A JP15477893 A JP 15477893A JP H0715252 A JPH0715252 A JP H0715252A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- value
- output
- amplitude modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 通常動作中におけるスロースタート回路の変
動によるノイズ・歪をなくすことを目的とする。 【構成】 入力された音声信号をアナログ段階では加工
せずにＡ／Ｄ変換器２にてデジタル化された音声信号を
得る。送信開始のオン信号Ｓonと同時にある周波数でカ
ウンタ８を動作させる。カウンタ８から出力されるスロ
ースタート電圧信号Ｓ15の値が出力設定電圧信号Ｓ14の
値を越える時点まではカウンタの値に従ったスロースタ
ート電圧信号Ｓ15を切換器６に出力する。カウンタ８か
ら出力されるスロースタート電圧信号Ｓ15が出力設定電
圧信号Ｓ14の値を越えた時点で切換器６を切換えてデジ
タル化された音声信号に従った被変調信号を出力する。
動によるノイズ・歪をなくすことを目的とする。 【構成】 入力された音声信号をアナログ段階では加工
せずにＡ／Ｄ変換器２にてデジタル化された音声信号を
得る。送信開始のオン信号Ｓonと同時にある周波数でカ
ウンタ８を動作させる。カウンタ８から出力されるスロ
ースタート電圧信号Ｓ15の値が出力設定電圧信号Ｓ14の
値を越える時点まではカウンタの値に従ったスロースタ
ート電圧信号Ｓ15を切換器６に出力する。カウンタ８か
ら出力されるスロースタート電圧信号Ｓ15が出力設定電
圧信号Ｓ14の値を越えた時点で切換器６を切換えてデジ
タル化された音声信号に従った被変調信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、振幅変調送信機に関
し、特に、長波、中波、短波帯振幅変調送信機に関す
る。
し、特に、長波、中波、短波帯振幅変調送信機に関す
る。
【０００２】
【従来の技術】従来の振幅変調送信機は、図２に示すよ
うに音声信号入力端子２１と、振幅変調送信機（以下、
ＴＸと呼ぶ。）をオンにするＴＸオンスイッチ２７と、
ＴＸをオフにするＴＸオフスイッチ２８と、ＴＸオンス
イッチ２７からのオン信号ＳONによってスロースタート
電圧信号ＳS を発生するスロースタート電圧発生器２４
と、出力電力設定器２２と、出力電力設定器２２からの
信号Ｓout と音声信号入力端子２１からの信号Ｓ1 とを
乗算する乗算器２９と、乗算器２９からの信号Ｓ2 と信
号Ｓout を減算する減算器３０と、この減算器３０から
の信号Ｓ3 とスロースタート電圧信号ＳS との加算を行
なう加算器３１とこの加算器３１からの信号Ｓ4 の振幅
制限を行なうリミッタ３３と、リミッタ３３からの信号
Ｓ5 をＡ／Ｄ変換するＡ／Ｄ変換器２３と、Ａ／Ｄコン
バータ２３からの信号を入力源とするデジタル入力形振
幅変調増幅器２５（以下、ＰＡと呼ぶ）と、振幅変調増
幅器２５の出力を出す出力端子３２と、Ａ／Ｄ変換器２
３のサンプルクロックＳC を得るクロック発生器２６と
で構成されている。
うに音声信号入力端子２１と、振幅変調送信機（以下、
ＴＸと呼ぶ。）をオンにするＴＸオンスイッチ２７と、
ＴＸをオフにするＴＸオフスイッチ２８と、ＴＸオンス
イッチ２７からのオン信号ＳONによってスロースタート
電圧信号ＳS を発生するスロースタート電圧発生器２４
と、出力電力設定器２２と、出力電力設定器２２からの
信号Ｓout と音声信号入力端子２１からの信号Ｓ1 とを
乗算する乗算器２９と、乗算器２９からの信号Ｓ2 と信
号Ｓout を減算する減算器３０と、この減算器３０から
の信号Ｓ3 とスロースタート電圧信号ＳS との加算を行
なう加算器３１とこの加算器３１からの信号Ｓ4 の振幅
制限を行なうリミッタ３３と、リミッタ３３からの信号
Ｓ5 をＡ／Ｄ変換するＡ／Ｄ変換器２３と、Ａ／Ｄコン
バータ２３からの信号を入力源とするデジタル入力形振
幅変調増幅器２５（以下、ＰＡと呼ぶ）と、振幅変調増
幅器２５の出力を出す出力端子３２と、Ａ／Ｄ変換器２
３のサンプルクロックＳC を得るクロック発生器２６と
で構成されている。
【０００３】次に、従来の振幅変調送信機の動作につい
て説明する。音声信号入力端子２１から入力される信号
Ｓ1 の波形を図３（ａ）に示す。乗算器２９は、信号Ｓ
1 と出力電力設定器２２で設定された信号Ｓout を受け
て、信号Ｓ1 と信号Ｓout を必要なレベルまで乗算し、
信号Ｓ2 を送出する。この信号Ｓ2 の波形を図３（ｂ）
に示す。減算器３０は、信号Ｓ2 と信号Ｓout を受け
て、信号Ｓ2 から信号Ｓout を減算した信号Ｓ3 を送出
する。この信号Ｓ3 の波形を図３（ｃ）に示す。ＴＸを
オンしたとき、スロースタート電圧信号ＳS の値が図５
（ａ）に示すように変化すると、加算器３１は、スロー
スタート電圧信号ＳS と信号Ｓ3 とを受け、信号Ｓ4 を
送出する。この信号Ｓ4 の波形を図５（ｂ）に示す。信
号Ｓ4 はリミッタ３３に入力され＋ＦＳから−ＦＳの範
囲内に振幅制限され信号Ｓ5 が出力される。この信号Ｓ
5 の波形を図５（ｃ）に示す。信号Ｓ5 は、Ａ／Ｄ変換
器２３にてデジタル信号に変換されて、デジタル入力形
振幅変調増幅器２５に入力され、出力端子３２より振幅
変調された出力が出る。
て説明する。音声信号入力端子２１から入力される信号
Ｓ1 の波形を図３（ａ）に示す。乗算器２９は、信号Ｓ
1 と出力電力設定器２２で設定された信号Ｓout を受け
て、信号Ｓ1 と信号Ｓout を必要なレベルまで乗算し、
信号Ｓ2 を送出する。この信号Ｓ2 の波形を図３（ｂ）
に示す。減算器３０は、信号Ｓ2 と信号Ｓout を受け
て、信号Ｓ2 から信号Ｓout を減算した信号Ｓ3 を送出
する。この信号Ｓ3 の波形を図３（ｃ）に示す。ＴＸを
オンしたとき、スロースタート電圧信号ＳS の値が図５
（ａ）に示すように変化すると、加算器３１は、スロー
スタート電圧信号ＳS と信号Ｓ3 とを受け、信号Ｓ4 を
送出する。この信号Ｓ4 の波形を図５（ｂ）に示す。信
号Ｓ4 はリミッタ３３に入力され＋ＦＳから−ＦＳの範
囲内に振幅制限され信号Ｓ5 が出力される。この信号Ｓ
5 の波形を図５（ｃ）に示す。信号Ｓ5 は、Ａ／Ｄ変換
器２３にてデジタル信号に変換されて、デジタル入力形
振幅変調増幅器２５に入力され、出力端子３２より振幅
変調された出力が出る。
【０００４】クロック発生器２６は、Ａ／Ｄコンバータ
２３のサンプリング周期を決めるサンプルクロックＳC
を発生し、Ａ／Ｄ変換器２３に入力する。
２３のサンプリング周期を決めるサンプルクロックＳC
を発生し、Ａ／Ｄ変換器２３に入力する。
【０００５】尚、音声信号入力端子２１に信号Ｓ1 を入
力せずＴＸオンスイッチ２７をオンしたときにおいて、
リミッタ３３から出力される信号Ｓ5 の信号波形は図４
（ａ）に示されるような波形となる。図４（ａ）に示さ
れる信号がＡ／Ｄ変換されて、ＰＡ２５で増幅され、Ｐ
OUT から出力される信号の波形は図４（ｂ）に示され
る。
力せずＴＸオンスイッチ２７をオンしたときにおいて、
リミッタ３３から出力される信号Ｓ5 の信号波形は図４
（ａ）に示されるような波形となる。図４（ａ）に示さ
れる信号がＡ／Ｄ変換されて、ＰＡ２５で増幅され、Ｐ
OUT から出力される信号の波形は図４（ｂ）に示され
る。
【０００６】
【発明が解決しようとする課題】この従来の振幅変調送
信機では、Ａ／Ｄ変換器２３に入力されるまでに各種の
アナログ処理が必要となる。例えば、出力電力設定器２
２では、出力電力設定信号（アナログ電圧）を変化する
事なく安定して発生させなければならない。又、スロー
スタート電圧発生回路２４では、ＴＸをオンしたときに
はスロースタート電圧信号ＳS の値を変化させ、その後
通常出力時にはスロースタート電圧信号ＳS の値を変化
させることなくスロースタート電圧信号ＳS を安定して
発生させなければならない。
信機では、Ａ／Ｄ変換器２３に入力されるまでに各種の
アナログ処理が必要となる。例えば、出力電力設定器２
２では、出力電力設定信号（アナログ電圧）を変化する
事なく安定して発生させなければならない。又、スロー
スタート電圧発生回路２４では、ＴＸをオンしたときに
はスロースタート電圧信号ＳS の値を変化させ、その後
通常出力時にはスロースタート電圧信号ＳS の値を変化
させることなくスロースタート電圧信号ＳS を安定して
発生させなければならない。
【０００７】しかし、乗算器２９、加算器３０、乗算器
３１、リミッタ３３ではそれぞれアナログ処理が必要と
され、出力端子３２からの高周波出力がノイズとしてス
ロースタート電圧発生回路２４に影響を及ぼし、スロー
スタート電圧信号ＳS の値が変動してしまうという問題
がある。
３１、リミッタ３３ではそれぞれアナログ処理が必要と
され、出力端子３２からの高周波出力がノイズとしてス
ロースタート電圧発生回路２４に影響を及ぼし、スロー
スタート電圧信号ＳS の値が変動してしまうという問題
がある。
【０００８】本発明の目的は、上記問題点を解決し、ス
ロースタート電圧信号ＳS をデジタル回路的に独立して
分離することによって、スロースタート電圧信号ＳS の
影響を受けることのない振幅変調送信機を提供すること
である。
ロースタート電圧信号ＳS をデジタル回路的に独立して
分離することによって、スロースタート電圧信号ＳS の
影響を受けることのない振幅変調送信機を提供すること
である。
【０００９】
【課題を解決するための手段】本発明によれば、アナロ
グ音声信号をデジタル音声信号に変換するＡ／Ｄ変換器
と、該Ａ／Ｄ変換器から送出される前記デジタル音声信
号を受け、該デジタル音声信号を出力電力設定器で設定
される出力設定信号に応じて演算し、被変調信号を送出
する演算器と、前記Ａ／Ｄ変換器に送出するサンプリン
グクロックを発生するクロック発生器と、前記サンプリ
ングクロックを用いて動作し、カウンタ出力信号を送出
するカウンタと、前記カウンタ出力信号の値と前記出力
設定信号の値とを比較し、比較信号を送出する比較器
と、前記比較信号に応じて前記カウンタ出力信号と前記
被変調信号とを切り換えて、前記カウンタ出力信号又は
前記被変調信号のいずれか一方を増幅器に送出する切換
手段とを備えることを特徴とする振幅変調送信機が得ら
れる。
グ音声信号をデジタル音声信号に変換するＡ／Ｄ変換器
と、該Ａ／Ｄ変換器から送出される前記デジタル音声信
号を受け、該デジタル音声信号を出力電力設定器で設定
される出力設定信号に応じて演算し、被変調信号を送出
する演算器と、前記Ａ／Ｄ変換器に送出するサンプリン
グクロックを発生するクロック発生器と、前記サンプリ
ングクロックを用いて動作し、カウンタ出力信号を送出
するカウンタと、前記カウンタ出力信号の値と前記出力
設定信号の値とを比較し、比較信号を送出する比較器
と、前記比較信号に応じて前記カウンタ出力信号と前記
被変調信号とを切り換えて、前記カウンタ出力信号又は
前記被変調信号のいずれか一方を増幅器に送出する切換
手段とを備えることを特徴とする振幅変調送信機が得ら
れる。
【００１０】さらに、本発明によれば、前記カウンタと
前記クロック発生器とがＡＮＤ回路を介して接続され、
該ＡＮＤ回路の入力端子にオンスイッチが接続され、前
記切換手段がフリップフロップと切換器とからなり、前
記フリップフロップのリセット入力端子及び前記カウン
タのリセット入力端子にオフスイッチが接続されている
ことを特徴とする振幅変調送信機が得られる。
前記クロック発生器とがＡＮＤ回路を介して接続され、
該ＡＮＤ回路の入力端子にオンスイッチが接続され、前
記切換手段がフリップフロップと切換器とからなり、前
記フリップフロップのリセット入力端子及び前記カウン
タのリセット入力端子にオフスイッチが接続されている
ことを特徴とする振幅変調送信機が得られる。
【００１１】さらに、本発明によれば、前記カウンタ出
力信号の値が前記出力設定信号の値以下のときは、前記
カウンタ出力信号が前記切換器を通って前記増幅器に入
力され、前記カウンタ出力信号の値が前記出力設定信号
の値より大きいときは、前記被変調信号が前記切換器を
通って前記増幅器に入力されることを特徴とする振幅変
調送信機が得られる。
力信号の値が前記出力設定信号の値以下のときは、前記
カウンタ出力信号が前記切換器を通って前記増幅器に入
力され、前記カウンタ出力信号の値が前記出力設定信号
の値より大きいときは、前記被変調信号が前記切換器を
通って前記増幅器に入力されることを特徴とする振幅変
調送信機が得られる。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明に係る振幅変調送信機（以下、ＴＸと
呼ぶ）の一実施例を示すブロック図である。図１におい
て、１は音声信号入力端子、２はＡ／Ｄ変換器、３は演
算器、４は出力電力設定器、５は比較器、６は切換器、
７はデジタル入力形振幅変調増幅器（以下、ＰＡと呼
ぶ）、８はカウンタ、９はＡＮＤ回路、１０はクロック
発生器、１１はフリップフロップ、１２は出力端子、１
３はオンスイッチ、１４はオフスイッチ、Ｓ11は音声信
号、Ｓ12はデジタル音声信号、Ｓ13は被振幅変調信号、
Ｓ14は出力電力設定信号、Ｓ15はスロースタート電圧信
号、Ｓ16はＰＡ入力信号、Ｓ17は出力信号、Ｓ18はセッ
ト信号、Ｓ19は切換信号、ＳC はクロック信号、ＳONは
オン信号、ＳOFF はオフ信号である。
る。図１は本発明に係る振幅変調送信機（以下、ＴＸと
呼ぶ）の一実施例を示すブロック図である。図１におい
て、１は音声信号入力端子、２はＡ／Ｄ変換器、３は演
算器、４は出力電力設定器、５は比較器、６は切換器、
７はデジタル入力形振幅変調増幅器（以下、ＰＡと呼
ぶ）、８はカウンタ、９はＡＮＤ回路、１０はクロック
発生器、１１はフリップフロップ、１２は出力端子、１
３はオンスイッチ、１４はオフスイッチ、Ｓ11は音声信
号、Ｓ12はデジタル音声信号、Ｓ13は被振幅変調信号、
Ｓ14は出力電力設定信号、Ｓ15はスロースタート電圧信
号、Ｓ16はＰＡ入力信号、Ｓ17は出力信号、Ｓ18はセッ
ト信号、Ｓ19は切換信号、ＳC はクロック信号、ＳONは
オン信号、ＳOFF はオフ信号である。
【００１３】次に、動作について説明する。図１におい
て、音声信号入力端子１より入力された音声信号Ｓ
11は、Ａ／Ｄ変換器２によってＡ／Ｄ変換され、デジタ
ル音声信号Ｓ12を出力する。出力電力設定信号Ｓ14は、
出力電力設定器４にて作られ、演算器３と比較器５に入
力される。演算器３では、出力電力設定信号Ｓ14に応じ
てデジタル音声信号Ｓ12を被変調信号に適した信号に演
算し、被変調信号Ｓ13を出力する。クロック発生器１０
で発生したクロック信号ＳC は、２つに分かれ、一方は
Ａ／Ｄ変換器２のサンプリングクロックとなる。もう一
方のクロック信号ＳC は、オンスイッチ１３からのオン
信号ＳONが命令状態であれば、ＡＮＤ回路９を通ってカ
ウンタ８に入力される。
て、音声信号入力端子１より入力された音声信号Ｓ
11は、Ａ／Ｄ変換器２によってＡ／Ｄ変換され、デジタ
ル音声信号Ｓ12を出力する。出力電力設定信号Ｓ14は、
出力電力設定器４にて作られ、演算器３と比較器５に入
力される。演算器３では、出力電力設定信号Ｓ14に応じ
てデジタル音声信号Ｓ12を被変調信号に適した信号に演
算し、被変調信号Ｓ13を出力する。クロック発生器１０
で発生したクロック信号ＳC は、２つに分かれ、一方は
Ａ／Ｄ変換器２のサンプリングクロックとなる。もう一
方のクロック信号ＳC は、オンスイッチ１３からのオン
信号ＳONが命令状態であれば、ＡＮＤ回路９を通ってカ
ウンタ８に入力される。
【００１４】フリップフロップ１１及びカウンタ８は、
オン信号ＳONをＡＮＤ回路９に送出する前にオフスイッ
チ１４から出力されるオフ信号ＳOFF によりリセットさ
れている。このとき、出力Ｑからはあらかじめ切換信号
Ｓ19が切換器６に出力されており、切換器６は、切換信
号Ｓ19を受けて、ＰＡ７にＰＡ入力信号Ｓ16としてスロ
ースタート電圧信号Ｓ15を入力するように切換を行って
いる。
オン信号ＳONをＡＮＤ回路９に送出する前にオフスイッ
チ１４から出力されるオフ信号ＳOFF によりリセットさ
れている。このとき、出力Ｑからはあらかじめ切換信号
Ｓ19が切換器６に出力されており、切換器６は、切換信
号Ｓ19を受けて、ＰＡ７にＰＡ入力信号Ｓ16としてスロ
ースタート電圧信号Ｓ15を入力するように切換を行って
いる。
【００１５】カウンタ８ではクロック信号ＳC に応じて
デジタル信号のスロースタート電圧信号Ｓ15を出力す
る。尚、ここでは、カウンタ８はアップカウンタをい
う。カウンタ８から出力されるスロースタート電圧信号
Ｓ15の値は、カウンタ８のクロックアップに従い上昇す
る。比較器５は、出力電力設定器４とカウンタ８に接続
され、出力電力設定信号Ｓ14の値とスロースタート電圧
信号Ｓ15の値とを比較し、スロースタート電圧信号Ｓ15
の値が出力電力設定信号Ｓ14の値より大きくなったとき
セット信号Ｓ18を出力する。
デジタル信号のスロースタート電圧信号Ｓ15を出力す
る。尚、ここでは、カウンタ８はアップカウンタをい
う。カウンタ８から出力されるスロースタート電圧信号
Ｓ15の値は、カウンタ８のクロックアップに従い上昇す
る。比較器５は、出力電力設定器４とカウンタ８に接続
され、出力電力設定信号Ｓ14の値とスロースタート電圧
信号Ｓ15の値とを比較し、スロースタート電圧信号Ｓ15
の値が出力電力設定信号Ｓ14の値より大きくなったとき
セット信号Ｓ18を出力する。
【００１６】セット信号Ｓ18はフリップフロップ１１の
入力Ｓに入力され、フリップフロップ１１はセット状態
となり、出力Ｑからは切換信号Ｓ19が切換器６に出力さ
れる。
入力Ｓに入力され、フリップフロップ１１はセット状態
となり、出力Ｑからは切換信号Ｓ19が切換器６に出力さ
れる。
【００１７】切換器６は、切換信号Ｓ19を受けて、ＰＡ
７にＰＡ入力信号Ｓ16として被変調信号Ｓ13を入力する
ように切換を行う。被変調信号Ｓ13はＰＡ入力信号Ｓ16
としてＰＡ７に入力されて出力信号Ｓ17となり、出力信
号Ｓ17は出力端子１２より出力される。
７にＰＡ入力信号Ｓ16として被変調信号Ｓ13を入力する
ように切換を行う。被変調信号Ｓ13はＰＡ入力信号Ｓ16
としてＰＡ７に入力されて出力信号Ｓ17となり、出力信
号Ｓ17は出力端子１２より出力される。
【００１８】
【発明の効果】本発明によれば、入力される音声信号を
演算器によってデジタル的に演算、加工等の処理をする
ことにより、アナログ的に演算、加工することがないの
で、振幅変調送信機からの出力信号はノイズの影響を受
けず、又振幅変調送信機が通常動作になった後は、スロ
ースタート電圧信号を完全に遮断することができるの
で、スロースタート電圧発生回路の電圧変動によるノイ
ズ、歪み等を除去することができる。
演算器によってデジタル的に演算、加工等の処理をする
ことにより、アナログ的に演算、加工することがないの
で、振幅変調送信機からの出力信号はノイズの影響を受
けず、又振幅変調送信機が通常動作になった後は、スロ
ースタート電圧信号を完全に遮断することができるの
で、スロースタート電圧発生回路の電圧変動によるノイ
ズ、歪み等を除去することができる。
【図面の簡単な説明】
【図１】本発明に係る振幅変調送信機の一実施例を示す
ブロック図。
ブロック図。
【図２】従来の振幅変調送信機の一実施例を示すブロッ
ク図。
ク図。
【図３】図３（ａ）は、従来の振幅変調送信機におい
て、入力端子に入力される音声入力信号の波形を示す図
であり、図３（ｂ）は、図３（ａ）の音声入力信号に出
力電力設定信号を乗算した信号の波形を示す図であり、
図３（ｃ）は、図３（ｂ）の乗算された信号に出力電力
設定信号を加えた信号の波形を示す図である。
て、入力端子に入力される音声入力信号の波形を示す図
であり、図３（ｂ）は、図３（ａ）の音声入力信号に出
力電力設定信号を乗算した信号の波形を示す図であり、
図３（ｃ）は、図３（ｂ）の乗算された信号に出力電力
設定信号を加えた信号の波形を示す図である。
【図４】図４（ａ）は、従来の振幅変調送信機におい
て、音声信号を入力せずオンスイッチをオンにした際、
リミッタから出力される信号の波形を示す図であり、図
４（ｂ）は、図４（ａ）に示される信号がＡ／Ｄ変換さ
れて、ＰＡ２５で増幅された後、出力される信号の波形
を示す図である。
て、音声信号を入力せずオンスイッチをオンにした際、
リミッタから出力される信号の波形を示す図であり、図
４（ｂ）は、図４（ａ）に示される信号がＡ／Ｄ変換さ
れて、ＰＡ２５で増幅された後、出力される信号の波形
を示す図である。
【図５】図５（ａ）は、従来の振幅変調送信機におい
て、スロースタート電圧信号の波形を示した図であり、
図５（ｂ）は、音声信号に図５（ａ）に示されるスロー
スタート電圧信号を加えた信号の波形を示す図であり、
図５（ｃ）は、図５（ｂ）に示される信号にスロースタ
ート電圧信号を加えた信号の波形を示す図である。
て、スロースタート電圧信号の波形を示した図であり、
図５（ｂ）は、音声信号に図５（ａ）に示されるスロー
スタート電圧信号を加えた信号の波形を示す図であり、
図５（ｃ）は、図５（ｂ）に示される信号にスロースタ
ート電圧信号を加えた信号の波形を示す図である。
１，２１ 音声信号入力端子 ２，２３ Ａ／Ｄ変換器 ３ 演算器 ４，２２ 出力電力設定器 ５ 比較器 ６ 切換器 ７，２５ デジタル入力形振幅変調増幅器 ８ カウンタ ９ ＡＮＤ回路 １０，２６ クロック発生器 １１ フリップフロップ １２，３２ 出力端子 １３，２７ ＴＸオンスイッチ １４，２８ ＴＸオフスイッチ ２４ スロースタート電圧発生回路 ２９ 乗算器 ３０ 減算器 ３１ 加算器 ３３ リミッタ
Claims (3)
- 【請求項１】 アナログ音声信号をデジタル音声信号に
変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器から送出され
る前記デジタル音声信号を受け、該デジタル音声信号を
出力電力設定器で設定される出力設定信号に応じて演算
し、被変調信号を送出する演算器と、前記Ａ／Ｄ変換器
に送出するサンプリングクロックを発生するクロック発
生器と、前記サンプリングクロックを用いて動作し、カ
ウンタ出力信号を送出するカウンタと、前記カウンタ出
力信号の値と前記出力設定信号の値とを比較し、比較信
号を送出する比較器と、前記比較信号に応じて前記カウ
ンタ出力信号と前記被変調信号とを切り換えて、前記カ
ウンタ出力信号又は前記被変調信号のいずれか一方を増
幅器に送出する切換手段とを備えることを特徴とする振
幅変調送信機。 - 【請求項２】 請求項１記載の振幅変調送信機におい
て、前記カウンタと前記クロック発生器とがＡＮＤ回路
を介して接続され、該ＡＮＤ回路の入力端子にオンスイ
ッチが接続され、前記切換手段がフリップフロップと切
換器とからなり、前記フリップフロップのリセット入力
端子及び前記カウンタのリセット入力端子にオフスイッ
チが接続されていることを特徴とする振幅変調送信機。 - 【請求項３】 請求項２記載の振幅変調送信機におい
て、前記カウンタ出力信号の値が前記出力設定信号の値
以下のときは、前記カウンタ出力信号が前記切換器を通
って前記増幅器に入力され、前記カウンタ出力信号の値
が前記出力設定信号の値より大きいときは、前記被変調
信号が前記切換器を通って前記増幅器に入力されること
を特徴とする振幅変調送信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15477893A JPH0715252A (ja) | 1993-06-25 | 1993-06-25 | 振幅変調送信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15477893A JPH0715252A (ja) | 1993-06-25 | 1993-06-25 | 振幅変調送信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715252A true JPH0715252A (ja) | 1995-01-17 |
Family
ID=15591695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15477893A Pending JPH0715252A (ja) | 1993-06-25 | 1993-06-25 | 振幅変調送信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715252A (ja) |
-
1993
- 1993-06-25 JP JP15477893A patent/JPH0715252A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4890107A (en) | Analogue-to-digital converter | |
| JP3274469B2 (ja) | 補聴器 | |
| US5859603A (en) | Signal processing apparatus and method for sound field processing of ΣΔ modulated digital signal | |
| KR100514340B1 (ko) | 디지털 데이터 변환 장치 | |
| US6172628B1 (en) | Tone modulation with square wave | |
| JPH0715252A (ja) | 振幅変調送信機 | |
| JP3858785B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| EP0545596B1 (en) | A deviation limiting transmission circuit | |
| JPH11177358A (ja) | Ａｇｃ回路 | |
| US20040128279A1 (en) | Data converter, signal generator, transmitter and communication apparatus using the data converter or the signal generator, and data conversion method | |
| JP2003008360A (ja) | プリディストーション形リニアライザ及びそのアラーム検出方法 | |
| KR0149940B1 (ko) | 신호 처리기를 이용한 협대역 간이 무선용 선형화기 | |
| JP3182894B2 (ja) | 受信入力電界強度検出回路 | |
| JPH04160821A (ja) | パルス幅変調装置 | |
| JP2003526973A (ja) | アナログ信号をディジタル信号に変換する方法 | |
| JP2000040963A (ja) | デジタル信号処理回路 | |
| JPH01202038A (ja) | ビット・リダクション方式 | |
| JPH07245810A (ja) | １ビットディジタル信号処理を用いた制御システム | |
| JP2001086176A (ja) | ディジタル送受信機 | |
| JPH07297646A (ja) | デジタル／アナログ変換回路 | |
| JP3640795B2 (ja) | ディジタル信号処理装置及びスピーカシステム | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JPS63260208A (ja) | デジタルａｇｃ方式 | |
| JPS6367827A (ja) | Ａ／ｄ変換器 | |
| JPH03117216A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951031 |