JPH07152314A - 制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 主制御ユニットと被制御ユニットをバス接続
した制御装置において、バスの使用待ち時間が短く、高
速かつ適正な制御動作ができるようにする。 【構成】 主制御ユニット２７は、シーケンスバス２５
を介してシーケンス入出力ユニット１３、制御量入力ユ
ニット１５および操作量出力ユニット１７を制御し、シ
ステムバス２３を介して制御量入力ユニット３１および
操作量出力ユニット３３を制御する。制御量入力ユニッ
ト３１は外部機器から取込んだ制御量から操作量を演算
および記憶する。操作量出力ユニット３３はシステムバ
ス２３やシーケンスバス２５とは別のリモートバス２９
を介して制御量入力ユニット３１の記憶操作量ＭＶを取
込んで外部機器へ出力制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は制御装置に係り、特に主
制御ユニットおよびこれによって制御される複数の被制
御ユニットをバス（信号伝送路）によって接続して構成
したシーケンスコントローラやプログラマブルコントロ
ーラ等の制御装置の改良に関する。

【０００２】

【従来の技術】例えば、製造ラインをコンピュータ制御
するシーケンスコントローラ等の制御装置としては、図
４に示すように、支持ベース板１に所定の間隔をおいて
複数の支持コネクタ３を配列するとともにこれら支持コ
ネクタ３を互いにフラット状の複合信号線５で接続し、
独立したケース内に電子回路等を各々収納した電源ユニ
ット７、ＣＰＵユニット９、シーケンス制御ユニット１
１、シーケンス入出力ユニット１３、制御量入力ユニッ
ト１５および操作量出力ユニット１７をそれら支持コネ
クタ３に着脱可能に接続してスタック状に装着した構成
が知られている。

【０００３】このような制御装置では、制御点数を増大
させる場合、支持ベース板１に配列する支持コネクタ３
を増加させて入出力ユニット数を増加させる必要があ
り、シーケンスコントローラ等の全体システム規模に応
じて適当数の支持コネクタ３を有する支持ベース板１を
予め複数種類用意して対応している。さらに、シーケン
ス制御ユニット１１、制御量入力ユニット１５および操
作量出力入出力ユニット１７の前面側には接続コネクタ
１９や端子台２１が外部へ向けて配置され、図示しない
外部機器（以下同じ。）と接続可能になっている。

【０００４】なお、図４において、支持コネクタ３およ
び複合信号線５は一部のみ示しており、電源ユニット
７、ＣＰＵユニット９、シーケンス制御ユニット１１お
よびシーケンス入出力ユニット１３を接続する支持コネ
クタや複合信号線はそれらに隠れて見えない。このよう
な制御装置は、ブロック図としては図５のように示され
る。すなわち、電源ユニット７から他のユニット９〜１
７へ電源を供給し、ＣＰＵユニット９とシーケンス制御
ユニット１１の間をシステムバス２３を介して接続し、
ＣＰＵユニット９とシーケンス入出力ユニット１３、制
御量入力ユニット１５および操作量出力ユニット１７の
間はシーケンスバス２５を介して接続して構成されてい
た。

【０００５】そして、シーケンス制御ユニット１１は、
システムバス２３を介したＣＰＵユニット９の管理下
で、シーケンスバス２５を介して指定した制御量入力ユ
ニット１５から外部機器の例えばアナログ測定量等の制
御量を読み込んでシーケンス制御処理し、処理後の操作
量をシーケンスバス２５を介して指定した操作量出力ユ
ニット１７から出力して外部機器を連続又はオンオフ
（ＯＮ／ＯＦＦ）制御したり、シーケンスバス２５を介
して指定したシーケンス入出力ユニット１３から操作量
を出力して外部機器をＯＮ／ＯＦＦ制御していた。ま
た、シーケンス制御ユニット１１は、シーケンスバス２
５を介して指定したシーケンス入出力ユニット１３から
外部機器のＯＮ／ＯＦＦ確認信号等を読み込んでシーケ
ンス制御処理したり、読み込んだデータ量やその演算程
度に応じてシーケンス制御時にデータをシステムバス２
３を介してＣＰＵユニット９へ伝送し、ＣＰＵユニット
９で処理したデータを再び受けてシーケンス入出力ユニ
ット１３や出力ユニット１７へ出力制御することもあっ
た。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た制御装置では、シーケンス制御ユニット１１がシーケ
ンスバス２５を介してシーケンス入出力ユニット１３や
入出力ユニット１５、１７を指定してシーケンス制御す
るとともに、それらシーケンス入出力ユニット１３や入
出力ユニット１５、１７との間のデータすなわち制御量
や操作量の伝送もそのシーケンスバス２５を介して行っ
ていたから、シーケンスバス２５の使用頻度が高くな
り、シーケンスバス２５の使用待ち時間が長くなる等し
て制御量や操作量の適切な伝送ができなかったり、適切
なシーケンス制御ができない不都合が生じる場合があっ
た。

【０００７】また、ＣＰＵユニット９やシーケンス制御
ユニット１１で実行するシーケンスプログラムの負担も
大きくなり易く、設計が煩雑となるうえ、操作性や使用
の利便性に問題もあった。さらに、図４に示したよう
に、シーケンス制御ユニット１１や入出力ユニット１
５、１７の前面側には接続コネクタ１９や端子台２１が
配置されているが、各ユニットには例えば１６点以上の
多数の入出力線が集中して接続されるので、これらのユ
ニットを連続して配置すると、結線が煩雑になったり結
線間違いが生じ易い難点があった。

【０００８】もっとも、熱電対等のセンサは精度との関
係から制御量入力ユニット１５の端子台２１等に直接接
続した方が好ましいが、操作量の出力等は制御対象を操
作する操作器（図示せず）に対して操作量出力ユニット
１７等の前面で直接接続する必要はなく、操作量出力ユ
ニット１７等から多数の信号線を出さなくても済むよう
な構成が望まれていた。このような欠点は、制御点数が
増加すればするほど顕著になるから、制御点数が多くシ
ステム規模が大型化する傾向にある近年のシーケンスコ
ントローラやプログラマブルコントローラにおいて解決
が求められていた。

【０００９】本発明はこのような従来の欠点を解決する
ためになされたもので、主制御ユニットで制御される被
制御ユニット数や制御点数が増加しても信号伝送路とし
てのバスの使用待ち時間が長くならず、適切なシーケン
ス制御を確保でき、設計が容易で操作性も良好な制御装
置の提供を目的とする。また、本発明は被制御ユニット
からの出力信号線数を減少させることが容易な制御装置
の提供を目的とする。

【００１０】

【課題を解決するための手段】このような課題を解決す
るために本発明は、主制御ユニットとこれによって制御
される被制御ユニットを第１および又は第２のバスを介
して接続してなる制御装置であり、取込んだ制御量から
操作量を演算および記憶する第１の入力ユニット（被制
御ユニット）と、この制御量入力ユニットの記憶操作量
を第３のバスを介して読み込むとともに外部へ出力制御
する第１の出力ユニット（被制御ユニット）とを有して
いる。

【００１１】そして、本発明は、外部出力する複数のそ
の操作量をシリアル変換して出力制御するよう上記第１
の出力ユニットを形成すると良い。また、本発明は、上
記制御量を取込み上記第２のバスを介して上記主制御ユ
ニットへ伝送する第２の入力ユニット（被制御ユニッ
ト）と、上記主制御ユニットにて演算された操作量をそ
の第２のバスを介して取込むとともに外部へ出力する第
２の出力ユニット（被制御ユニット）とを有する構成に
しても良い。

【００１２】

【作用】そのような手段を備えた本発明では、主制御ユ
ニットの制御の下で、第１の入力ユニットが制御量を取
込んで操作量を演算および記憶し、第１の出力ユニット
がその第１の入力ユニットの記憶操作量を第１や第２の
バスとは別個の第３のバスを介して読み込んで外部へ出
力制御するから、バスの使用待ち時間が長くならない。

【００１３】そして、外部出力する複数のその操作量を
シリアル変換して出力制御するよう上記第１の出力ユニ
ットを形成する構成では、第１の出力ユニットから少な
い出力信号線で多数の操作量を出力できる。さらに、主
制御ユニットとの間で上記第２のバスを介して接続され
た第２の入出力ユニットを有する構成では、第１の入出
力ユニットと第２の入出力ユニットが別個のバスを介し
て動作する。

【００１４】

【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、従来例と共通する部分には同一の符号を付
す。図１は本発明に係る制御装置の一実施例を示す概略
ブロック図である。図１において、主制御ユニット２７
は、ＣＰＵ、このＣＰＵの動作プログラムを格納したＲ
ＯＭ、演算途中のデータを一時的に格納するＲＡＭ、イ
ンターフェース等を有し、第２のバスとしてのシーケン
スバス２５を介してシーケンス入出力ユニット１３、制
御量入力ユニット１５および操作量出力ユニット１７を
制御し、第１のバスとしてのシステムバス２３を介して
制御量入力ユニット３１および操作量出力ユニット３３
を制御するものである。図１中符号２９は第３のバスと
してのリモートバス２９である。

【００１５】ここでリモートバス２９、制御量入力ユニ
ット３１および操作量出力ユニット３３以外は、上述し
た図５に示す構成と同様であり、便宜上制御量入力ユニ
ット３１および操作量出力ユニット３３を第１の入出力
ユニットとし、制御量入力ユニット１５および操作量出
力ユニット１７を第２の入出力ユニットとして説明す
る。シーケンス入出力ユニット１３は、主制御ユニット
２７からシーケンスバス２５を介して指定されて動作す
る被制御ユニットであり、主制御ユニット２７から伝送
されたＯＮ／ＯＦＦ状態の操作量を外部機器へ出力した
り、その外部機器からのＯＮ／ＯＦＦ確認信号等を読み
込んで主制御ユニット２７へ伝送するものである。

【００１６】制御量入力ユニット１５は、主制御ユニッ
ト２７からシーケンスバス２５を介して指定されて動作
する被制御ユニットであり、外部機器からの制御量例え
ばアナログ測定量を取込み、シーケンスバス２５を介し
て主制御ユニット２７へ出力するものである。操作量出
力ユニット１７は、主制御ユニット２７からシーケンス
バス２５を介して指定されて動作する被制御ユニットで
あり、主制御ユニット２７からシーケンスバス２５を介
して伝送された連続又はＯＮ／ＯＦＦ状態の操作量を外
部機器へ出力するものである。

【００１７】制御量入力ユニット３１は、主制御ユニッ
ト２７からシステムバス２３を介して指定されて動作す
る被制御ユニットであり、外部機器から取込んだ制御量
例えばアナログ測定量から操作量ＭＶを演算および記憶
するもので、操作量出力ユニット３３はその制御量入力
ユニット３１の記憶操作量をリモートバス２９を介して
取込んで外部機器へ出力制御するものである。

【００１８】以下、これら主制御ユニット２７、シーケ
ンス入出力ユニット１３、制御量入力ユニット１５、３
１、操作量出力ユニット１７、３３の詳細を説明する。
図２および図３は図１に示した制御装置の具体的なブロ
ック図であり、図２および図３によって図１の制御装置
が構成されている。なお、理解を容易にするために、図
３中には図２中の主制御ユニット２７を併せて示してい
る。図２および図３において、電源ユニット７は、商用
電源を降圧して駆動電源、例えばＤＣ２４ＶやＤＣ５Ｖ
を上述した各ユニット９〜１７、３１、３３へ供給する
公知のものである。

【００１９】ＣＰＵニット９は、制御部９ａおよびシス
テムバス・インターフェース（図ではＳＹＳ・Ｉ／Ｆと
略す。）９ｂを有して形成されている。制御部９ａは、
各ユニット１１〜１７、３１、３３に対してアドレス信
号やデータ信号を伝送したり、それらデータ信号等の入
出力制御その他を実行するＣＰＵや、このＣＰＵで実行
する動作プログラムを内蔵したＲＯＭ、それらの信号を
記憶するＲＡＭ等を有しているが、便宜上それらＣＰ
Ｕ、ＲＯＭおよびＲＡＭ等の図示を省略した。システム
バス・インターフェース９ｂは、制御部９ａとシステム
バス２３との間で信号のやり取りを行うためのタイミン
グ調整用バッファである。

【００２０】そして、ＣＰＵユニット９は、システムバ
ス・インターフェース９ｂを介してシステムバス２３上
にアドレス信号を出力して接続する各ユニット１１、３
１、３３を指定し、指定したユニット１１、３１、３３
に対して制御信号を出力してその制御信号に応じた機能
を実行させ、システムバス２３上にデータ信号を出力し
たり、接続されたユニットからのデータ信号をシステム
バス・インターフェース９ｂを介して制御部９ａに取り
込んで処理する機能の他、主たる判断演算機能を有して
いる。シーケンス制御ユニット１１は、制御部１１ａ、
システムバス・インターフェース１１ｂおよびシーケン
スバス・インターフェース（図ではＳＱＣ・Ｉ／Ｆと略
す。）１１ｃを有している。

【００２１】制御部１１ａは、ＣＰＵや、ユニット１３
〜１７に対してシーケンス制御を行ったりアドレス信号
やデータ信号や制御信号等の入出力制御その他をそのＣ
ＰＵ内で実行するための動作プログラムを内蔵したＲＯ
Ｍ、それらの信号を記憶するＲＡＭ等を有しており、シ
ステムバス・インターフェース１１ｂはシステムバス２
３と制御部９ａとの間で信号のやり取りを行うためのタ
イミング調整用のバッファである。それらＣＰＵ、ＲＯ
ＭおよびＲＡＭ等の図示は省略する。シーケンスバス・
インターフェース１１ｃは、制御部１１ａとシーケンス
バス２５との間で信号のやり取りを行うためのタイミン
グ調整用のバッファである。

【００２２】そして、シーケンス制御ユニット１１は、
上述したようにＣＰＵユニット９との間でシステムバス
２３を介してデータ信号を入出力したり、例えばシーケ
ンスバス２５上にアドレス信号を出力して接続ユニット
を指定し、指定したユニットに対して制御信号を出力し
てこの制御信号に応じた機能を実行させ、シーケンスバ
ス・インターフェース１１ｃを介してデータ信号を接続
ユニットに出力したり、接続されたユニットからのデー
タ信号をシーケンスバス・インターフェース１１ｃを介
して制御部３１に取り込んで処理する機能の他、シーケ
ンス制御部としての判断演算機能を有している。なお、
厳密にはシーケンス制御ユニット１３もＣＰＵユニット
９から見れば被制御ユニットであるが、本発明では便宜
上ＣＰＵユニット９およびシーケンス制御ユニット２９
を主制御ユニット２７として説明する。

【００２３】シーケンス入出力ユニット１３は、外部機
器に対してＯＮ／ＯＦＦの操作量を出力したり、その外
部機器からＯＮ／ＯＦＦの確認信号を入力する入出力部
１３ａと、入出力部１３ａとシーケンスバス２５との間
で信号のやり取りを行うためのタイミング調整用のバッ
ファであるシーケンスバス・インターフェース１３ｂを
有している。シーケンス入出力ユニット１３は、シーケ
ンス制御ユニット１１の制御下で、外部機器に対してＯ
Ｎ／ＯＦＦの操作量を出力したりその外部機器からＯＮ
／ＯＦＦ確認信号を入力する機能を有しており、複数配
置されている場合が多い。

【００２４】制御量入力ユニット１５は、外部機器から
温度や圧力等の制御量、例えばアナログ測定量ＰＶを入
力して例えばデジタル変換する入力部１５ａと、この入
力部１５ａで変換した制御量をシーケンスバス２５へ伝
送するタイミング調整用のバッファであるシーケンスバ
ス・インターフェース１５ｂを有しており、シーケンス
制御ユニット１１の制御の下で、制御量をシーケンスバ
ス２５を介してシーケンス制御ユニット１１へ伝送する
機能を有している。

【００２５】操作量出力ユニット１７は、温度や圧力等
の制御量を制御する操作量ＭＶをシーケンスバス２５を
介して入力するタイミング調整用のバッファであるシー
ケンスバス・インターフェース１７ｂと、入力した操作
量ＭＶを外部機器へ出力する出力部１７ａを有してお
り、シーケンス制御ユニット１１の制御の下で、操作量
ＭＶをシーケンスバス２５およびシーケンスバス・イン
ターフェース１７ｂを介して取込み、出力部１７ａから
外部機器へ出力する機能を有している。これら制御量入
力ユニット１５と操作量出力ユニット１７は一対になっ
ており、制御量の点数に応じて複数対が配置される場合
が多い。

【００２６】制御量入力ユニット３１は、図３に示すよ
うに、制御部３１ａ、システムバス・インターフェース
３１ｂ、リモートバス・インターフェース（図ではリモ
ートＩ／Ｆと略す。）３１ｃおよび入力部３１ｄを有し
ている。制御部３１ａは、ＣＰＵや、外部機器から入力
部３１ｄを介して温度や圧力等の制御量例えばアナログ
測定量ＰＶを入力し、設定値ＳＶとの偏差からＣＰＵで
例えばＰＩＤ演算をするためのプログラムを内蔵したＲ
ＯＭや、それら設定値ＳＶやＰＩＤ演算結果である操作
量ＭＶを記憶するＲＡＭ等を有しているが、それらＣＰ
Ｕ、ＲＯＭおよよびＲＡＭ等の図示は省略した。

【００２７】システムバス・インターフェース３１ｂ
は、データ信号をシステムバス２３へ伝送するタイミン
グ調整用バッファであり、リモートバス・インターフェ
ース３１ｃは記憶した操作量ＭＶをリモートバス２９へ
伝送するタイミング調整用バッファであり、入力部３１
ｄは、制御部３１ａの制御の下で、外部機器からの温度
や圧力等の多数の制御量ＰＶをデジタル変換して制御部
３１ａへ出力するものである。なお、制御量入力ユニッ
ト３１は、制御量の点数に応じて複数の組み合わせで配
置されている場合が多い。操作量出力ユニット３３は、
制御部３３ａ、システムバス・インターフェース３３
ｂ、リモートバス・インターフェース３３ｃおよび出力
部３３ｄを有している。

【００２８】制御部３３ａは、ＣＰＵや、制御量入力ユ
ニット３１からの操作量ＭＶを読み出し、ＯＮ／ＯＦＦ
出力の時間を演算して出力部３３ｄを介して外部機器に
対してシリアル変換して出力するＣＰＵで実行するため
のプログラムを内蔵したＲＯＭ、それらの変換過程のデ
ータを記憶するＲＡＭ等も含まれるが、それらＣＰＵ、
ＲＡＭ、ＲＯＭ等の図示を省略した。システムバス・イ
ンターフェース３３ｂはデータ信号をシステムバス２３
へ伝送するタイミング調整用バッファであり、リモート
バス・インターフェース３３ｃは操作量ＭＶを入力する
タイミング調整用バッファである。出力部３３ｄは、制
御部３３ａの制御の下で、高速シリアル通信でＯＮ／Ｏ
ＦＦ信号を例えば外部機器のリレー出力端子等に出力す
るものである。

【００２９】次に上述した本発明の実施例の動作を主に
図３を参照して説明する。なお、ＣＰＵユニット９やシ
ーケンス制御ユニット１１の管理下で、シーケンスバス
２５を介して行なわれる制御量入力ユニット１５および
操作量出力ユニット１７の動作は、従来例と同様である
から、その説明を省略する。外部機器から制御量ＰＶを
入力する場合には、ＣＰＵユニット９がシステムバス２
３を介して制御量入力ユニット３１を指定し、制御量入
力ユニット３１のシステムバス・インターフェース３１
ｂを介して制御部３１ａがそれを取込む。

【００３０】制御部３１ａは、外部機器からの制御量Ｐ
Ｖを入力部３１ｄでデジタル信号に変換して入力すると
ともに、設定値ＳＶとの偏差から操作量ＭＶを例えばＰ
ＩＤ演算して記憶する。そして、その操作量ＭＶを外部
機器へ出力する場合には、ＣＰＵユニット９がシステム
バス２３を介して制御量入力ユニット３１および操作量
出力ユニット３３を指定し、制御量入力ユニット３１の
制御部３１ａがリモートバス・インターフェース３１ｃ
を介して記憶操作量ＭＶをリモートバス２９へ伝送す
る。

【００３１】他方、操作量出力ユニット３３では、制御
部３３ａがシステムバス・インターフェース３３ｂを介
してそれを取込み、制御する目的チャンネルに対応した
記憶操作量ＭＶをリモートバス２９からリモートバス・
インターフェース３３ｃを介して取込み、出力部３３ｄ
を介して外部機器へＯＮ／ＯＦＦ操作量ＭＶとして出力
する。操作量ＭＶとしては連続量があることは言うまで
もない。そして、取込んだ操作量ＭＶが複数の制御対象
に関する複数の操作量データであれば、それらを順次区
別したシリアル信号にシリアル変換して出力部３３ｄか
ら出力する。

【００３２】このような本発明の制御装置では、システ
ムバス２３を介してＣＰＵユニット９がシーケンス制御
ユニット１１を制御するとともに制御量入力ユニット３
１や操作量出力ユニット３３を制御し、ＣＰＵユニット
９の管理の下で、制御量入力ユニット３１が制御量ＰＶ
を入力して操作量ＭＶを演算して記憶するとともに、シ
ステムバス２３とは別個のリモートバス２９を介して操
作量出力ユニット３３が記憶操作量ＭＶを取込んで外部
機器へ出力制御する構成としたから、従来例のようにシ
ーケンスバス２５を使用して制御信号やデータ信号を伝
送する必要がなくなってバスの使用待ち時間が短くな
り、適切な制御量ＰＶや操作量ＭＶの伝送が可能とな
り、適切なシーケンス制御が達成できる。

【００３３】しかも、制御量入力ユニット３１からの操
作量ＭＶの伝送にシステムバス２３やシーケンスバス２
５を使用しないうえ、操作量ＭＶの演算記憶処理を制御
量入力ユニット３１で行うから、ＣＰＵユニット９やシ
ーケンス制御ユニット１１の処理動作が軽減され、ＣＰ
Ｕユニット９やシーケンス制御ユニット１１における動
作プログラムの負担も軽減されるうえ、設計も簡素化さ
れて操作性や使用の利便性が向上する。さらに、操作量
出力ユニット３３は外部出力する複数の操作量ＭＶをシ
リアル変換して出力制御するよう形成したから、操作量
出力ユニット３３の例えば前面側に配置したコネクタや
端子台（図４中の符号１９、２１参照）からの信号線が
減少するので、結線が簡単となるうえ、接続誤りを防ぐ
ことができる。

【００３４】操作量出力ユニット３３は、複数の制御量
入力ユニット３１、例えば約１００点の制御量入力に対
して１個で対応可能であるし、通信速度の能力を向上さ
せればそれ以上の点数を接続できる。もちろん、それ以
上の制御点数に対しては、操作量出力ユニット３３を追
加するだけで対応できる。そして、操作量出力ユニット
３３の出力部３３ｄからの操作量ＭＶを受ける制御対
象、例えば加熱装置等においてそれらシリアル信号を解
読分離する機能を設ければ、本発明の制御装置から離れ
た加熱装置等の近傍にて複数の制御信号ラインを分岐さ
せて個々の例えばリレー等を切換制御できる。

【００３５】ところで、上述した実施例では、制御量入
力ユニット１５および操作量出力ユニット１７を含めた
構成となっているが、必ずしも制御量入力ユニット１５
および操作量出力ユニット１７は本発明には必須のもの
ではない。しかし、制御量入力ユニット１５および操作
量出力ユニット１７は、入出力点数が少なく、制御が単
純な例えばオープンループ制御を行う場合等に好適する
から、上述したように制御量入力ユニット１５および操
作量出力ユニット１７を含めて構成すれば、入出力点数
が多く、制御が複雑な例えばクローズドループ制御に
は、制御量入力ユニット３１および操作量出力ユニット
３３の組み合わせで対応する一方、オープンループ制御
では制御量入力ユニット１５および操作量出力ユニット
１７で対応することが可能となり、使用範囲が拡大す
る。さらに、上述した実施例ではシーケンスコントロー
ラを例にして説明したが、本発明はプログラマブルコン
トローラその他に広く応用可能である。

【００３６】

【発明の効果】以上説明したように本発明は、主制御ユ
ニットおよびこれによって制御される被制御ユニットを
第１や第２のバスを介して接続した制御装置において、
取込んだ制御量から操作量を演算および記憶する被制御
ユニットとしての第１の入力ユニットと、この制御量入
力ユニットの記憶操作量を第３のバスを介して読み込む
とともに外部へ出力制御する被制御ユニットとしての第
１の出力ユニットとを有するので、例えば温度等の入出
力制御を行いたい場合に、入出力点数が多くなっても第
３のバスを使用して温度制御できるため、バスの使用待
ち時間が短くなり、制御量や操作量の適切な伝送が可能
となるし、主制御ユニットの負担を軽くすることができ
るので、設計が簡単で、操作性や使用の利便性が高ま
る。そして、外部出力する複数のその操作量をシリアル
変換して出力制御するよう上記第１の出力ユニットを形
成すれば、第１の出力ユニットから少ない出力信号線で
多数の操作量を出力可能となり、１個の第１の出力ユニ
ットに対して複数の第１の入力ユニットで対応できる。
例えば、約１００点の制御量ＰＶの入力に対して１個の
第１の出力ユニットで対応可能となり、結線が少なくな
るうえ結線間違いを発生させ難くなるし、ユニット数を
減少させて小型化できる利点がある。また、主制御ユニ
ットとの間で第２のバスを介して接続された第２の入出
力ユニットを有する構成では、第１の入出力ユニットと
第２の入出力ユニットが別個のバスを介して動作するか
ら、第２の入出力ユニットを有する従来構成を大幅に変
更することなく構成可能であり、制御点数の大小に対応
して第１の入出力ユニットと第２の入出力ユニットを用
いて広範囲の制御に対応できる。

【図面の簡単な説明】

【図１】本発明に係る制御装置の一実施例を示す概略ブ
ロック図である。

【図２】図３のブロック図とともに図１の制御装置の具
体的構成を示す部分ブロック図である。

【図３】図２のブロック図とともに図１の制御装置の具
体的構成を示す部分ブロック図である。

【図４】本発明に係る制御装置の一般的な外観構成を示
す斜視図である。

【図５】従来の制御装置を示すブロック図である。

【符号の説明】

１ 支持ベース板 ３ 支持コネクタ ５ 複合信号線 ７ 電源ユニット ９ ＣＰＵユニット ９ａ、１１ａ、３１ａ、３３ａ 制御部 ９ｂ、１１ｂ、３１ｂ、３３ｂ システムバス・インタ
ーフェース １１ シーケンス制御ユニット １１ｃ、１３ｂ、１５ｂ、１７ｂ シーケンスバス・イ
ンターフェース １３ シーケンス入出力ユニット １３ａ 入出力部 １５ 制御量入力ユニット（第２の入力ユニット） １５ａ、３１ｄ 入力部 １７ 操作量出力ユニット（第２の出力ユニット） １７ａ、３３ｄ 出力部 １９ 接続コネクタ ２１ 端子台 ２３ システムバス（第１のバス） ２５ シーケンスバス（第２のバス） ２７ 主制御ユニット ２９ リモートバス（第３のバス） ３１ 制御量入力ユニット（第１の入力ユニット） ３１ｃ、３３ｃ リモートバス・インターフェース ３３ 操作量出力ユニット（第１の出力ユニット）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主制御ユニットおよびこれによって制御
   される被制御ユニットを第１および又は第２のバスを介
   して接続してなる制御装置において、 取込んだ制御量から操作量を演算および記憶する前記被
   制御ユニットとしての第１の入力ユニットと、 この第１の入力ユニットの前記記憶操作量を第３のバス
   を介して読み込むとともに外部へ出力制御する前記被制
   御ユニットとしての第１の出力ユニットと、 を具備することを特徴とする制御装置。
2. 【請求項２】 前記第１の出力ユニットは、外部出力す
   る複数の前記操作量をシリアル変換して出力制御するも
   のである請求項１記載の制御装置。
3. 【請求項３】 前記制御量を取込み前記第２のバスを介
   して前記主制御ユニットへ伝送する前記被制御ユニット
   としての第２の入力ユニットと、前記主制御ユニットに
   て演算された操作量を前記第２のバスを介して取込むと
   ともに外部へ出力する前記被制御ユニットとしての第２
   の出力ユニットとを有する請求項１又は２記載の制御装
   置。