JPH0715104A - フィードスルー及びその製造方法 - Google Patents

フィードスルー及びその製造方法

Info

Publication number
JPH0715104A
JPH0715104A JP12135594A JP12135594A JPH0715104A JP H0715104 A JPH0715104 A JP H0715104A JP 12135594 A JP12135594 A JP 12135594A JP 12135594 A JP12135594 A JP 12135594A JP H0715104 A JPH0715104 A JP H0715104A
Authority
JP
Japan
Prior art keywords
layer
feedthrough
ceramic substrate
hole
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12135594A
Other languages
English (en)
Inventor
Klaus Robert Drueeke
ロベルト デュリュエーケ クラウス
Peter Wilhelm
ヴィルヘルム ペーテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0715104A publication Critical patent/JPH0715104A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 厚膜回路のセラミック基板用の、構成が簡単
な片側閉成フィードスルー及びその製造方法を提供す
る。 【構成】 厚膜回路のセラミック基板（１１）用のフィ
ードスルーは貫通孔（１４）を有している。貫通孔（１
４）の内壁面（１５）にはセラミック基板（１１）の両
面（１２，１３）における導体トラックに接続する導電
層（１６）を設ける。貫通孔（１４）の一方の開口を無
機層（１７，１８）で閉じる。この無機層を導電層（１
６）に隣接すると共にセラミック基板（１１）の上に存
続する少なくとも１つの裏地層（１７）と、封止層（１
８）とで構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、貫通孔を有する厚膜回
路のセラミック基板用のフィードスルーであって、貫通
孔の内壁面に、前記セラミック基板の両面における導体
トラックに接続する導電層が設けられ、前記貫通孔の一
方の開口が無機層で閉成されるフィードスルーに関する
ものである。本発明は前述したような閉成フィードスル
ーの製造方法にも関するものである。
【０００２】本発明は概して厚膜回路、特に厚膜ペース
トをシルク−スクリーン印刷し、且つ焼成することによ
り製造する厚膜回路のフィードスルーにも関するもので
ある。
【０００３】
【従来の技術】厚膜回路にフィードスルーを形成するこ
とは、例えば M.Bergmann 著による文献“Thickfilm o
r：Using Metallized Thru Holes, Multilayer Sturctu
res, And Surface Mounting Components For Highest P
acking Density - A Study ”，（Procesdings 4th EHM
C1983，コペンハーゲン）から本来既知である。この文
献には導体トラックペーストを貫通孔に如何にして吸い
込ませるかについて記載されている。この場合、導体ト
ラックペーストはフィードスルー孔の内壁面上に塗布さ
れる。次の焼成処理中に導体トラックペーストはセラミ
ックの基板材料に結合されて、基板の両面間を電気的に
接触させる。この文献には貫通孔、即ちフィードスルー
の開口を閉成することについては記載されていない。
【０００４】米国特許第４，６２６，８０５号明細書に
はマイクロ波ＩＣのハウジングが開示されているが、こ
の場合のセラミック基板のフィードスルーは貫通孔の金
属化処理だけによって閉成することはできない。従っ
て、金属化したセラミック基板に食刻金属プレートを真
ちゅうメッキ（ろう付け）により固着させる。このろう
付けをするまでフィードスルーは気密に封止されること
はない。この方法の欠点は、いずれにせよフィードスル
ーをろう付けしなければならず、このろう付けは費用が
嵩み、しかもカバー用として追加の金属プレートも必要
で、ろう付け用の表面積も必要である。この表面積はフ
ィードスルーそのものの表面積よりも大きい。
【０００５】セラミック基板の貫通孔をシルク−スクリ
ーン印刷によりセラミック層で気密に閉成することは特
開平３−２０１４６４号公報の抄録から既知である。こ
の場合のセラミック層は単一の絶縁層である。しかし、
このようにすると、誘電材料、即ち封止層が堆積される
際に、小さな開放孔ができ、しかもフィードスルー孔内
の堆積材料で導体トラックと誘電材料との間が強力に付
着することにより、フィードスルー孔の内側面から導体
トラック材料、即ち導電層が剥がれることになる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、構成
が簡単で、確実に、しかも容易に製造することができ、
材料に起因する不良の原因をなくすようにした片側が閉
成されるフィードスルー及びその製造方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明は、貫通孔を有す
る厚膜回路のセラミック基板用のフィードスルーであっ
て、貫通孔の内壁面に、前記セラミック基板の両面にお
ける導体トラックに接続する導電層が設けられ、前記貫
通孔の一方の開口が無機層で閉成されるフィードスルー
において、前記無機の閉成層が前記導電層に隣接すると
共に前記セラミック基板の上に存続する少なくとも１つ
の裏地層と、１つの封止層とを具えていることを特徴と
する。
【０００８】さらに本発明は、貫通孔を有する厚膜回路
のセラミック基板用のフィードスルーの製造方法であっ
て、貫通孔の内壁面に、前記セラミック基板の両面にお
ける導体トラックに接続する導電層が設けられ、前記貫
通孔の一方の開口が無機層で閉成されるフィードスルー
の製造方法において、当該方法が、前記セラミック基板
に貫通孔をあける工程と；前記貫通孔の内壁面に導電層
を印刷すると共に前記セラミック基板の一方又は両面に
導電層を印刷する工程と；前記貫通孔の縁部にオーバラ
ップして、前記閉成すべき貫通孔の表面に裏地層を印刷
し、次いでこの裏地層を乾燥し、且つ焼成する工程と；
前記セラミック基板の印刷面を前記乾燥及び焼成中下方
に向ける工程と；前記裏地層の上に、その裏地層の個所
での漏れをなくす目的で少なくとも１つの封止層を印
刷、乾燥及び焼成処理により設ける工程と；を順次具え
ていることを特徴とする。
【０００９】セラミック基板には、それに厚膜回路用の
層を設ける前に、例えばレーザで孔をあける。通常は厚
さが１ｍｍ以下のセラミック基板材料に数１０分の１ｍ
ｍの直径の孔をあける。電気的なフィードスルー機能
は、フィードスルーの孔の壁面に薄くて、しかも十分に
カバーする付着製の良い導電層を設けることにより達成
される。このために、フィードスルーには銀−パラジウ
ムトラックペーストを印刷する。この印刷工程段にて導
体トラックも同時に形成するのが有利である。このため
に、シルク−スクリーン印刷処理をセラミック基板の片
側又は両側にて行ない、この選択はシルク−スクリーン
印刷装置そのものに依存する。
【００１０】導体トラックペーストは通常多孔質の微細
構造をしているため、フィードスルー孔を完全に気密に
封止するのには適していない。本発明による方法では、
フィードスルー孔の直径を小さくしたり、又は後に誘電
材料、即ち封止層を被着するための裏地層を形成するた
めに導体トラック材料を前もって有利に利用する。従っ
て、裏地層はフィードスルー孔の上に銀−パラジウムペ
ーストで印刷する。この裏地層を乾燥し、焼成する間
は、印刷した側を下にして、その裏地層の材料がフィー
ドスルー孔内に入り込めないようにする。セラミック基
板には前記裏地層と同時に導体トラックを印刷したり、
又はこれらの導体トラックを別の処理工程にて設けたり
することができる。
【００１１】フィードスルー孔の実際の気密封止はフィ
ードスルー孔及び場合によってはその縁部にも封止層と
して作用する誘電ペーストを印刷することにより達成さ
れる。先の封止層での漏れを閉成するために第２の誘電
層を設けることができる。誘電材料、即ち封止層の特性
は次のような諸要求を有利に適えることができる。１０
００℃よりも僅かに低い焼結温度での粘性が十分低く
て、その誘電材料が満足に流れて、導体トラック材料、
即ち裏地層に浸透するようにする必要がある。層材料の
熱膨張係数はフィードスルー孔の被覆材料に整合させる
のが有利である。これらの膨張係数の差が大き過ぎる
と、冷却中に誘電材料に亀裂が生ずることがある。従っ
て封止層にはどんな厚膜材料でも使用できるとは限らな
い。フィードスルー孔内に層材料が流れないようにする
必要があるのには２つの理由がある。その１つは誘電材
料を堆積する際に多孔質の開放孔ができるからである。
他の１つは導体トラック材料はセラミック基板に対する
よりも誘電材料に対して高い親和性を呈するからであ
る。フィードスルー孔内に材料が堆積されている場合に
は、導体トラックと誘電材料との間が強力に接着される
ため、導体トラック材料がフィードスルー孔の壁面から
剥れたりすることがあるが、このようなことは本発明に
よる裏地層を設けることにより簡単に、しかも有利にな
くすことができる。
【００１２】
【実施例】図１はセラミック系材料又はセラミック基板
１１を貫通して設けられる本発明によるフィードスルー
１０を示し、セラミック基板１１の上には厚膜回路（図
示せず）を形成したり、又セラミック基板１１の両側に
回路構成部品を異なる方法で設けたりすることができ
る。
【００１３】図面に示してあるようなセラミック基板１
１の上側及び下側面１２，１３を導体トラック集積化抵
抗及び回路構成部品（図示せず）用に用いて、実装密度
を高くすることができる。基板１１の片側、例えば第１
の上側面１２上にチップ（図示せず）を配置する際に
は、本発明による気密封止のフィードスルー１０によ
り、しかも例えばカバー（図示せず）によって前記チッ
プを大気から、従って腐食等の如き周囲の影響から保護
することにより、回路の動作寿命を長くし、しかも信頼
度を高くすることができる。本発明により封止られる回
路は、例えばＤＩＮＩＥＣ６８，Ｐａｒｔ２〜７に基づ
く周囲検査及びＭＩＬ−ＳＴＤ−８８３Ｃの方法１０
１４ ７に基づく関連する漏れ検査に係わる検査要件を
満足する。セラミック基板１１の第２の下側面１３にも
抵抗や、追加の回路部品や、ヒートシンク（図示せず）
等を同様に設けることができる。回路はハンダ付けする
端子細条と一緒に回路板上に形成することができる。
【００１４】図１に示したセラミック基板１１は貫通孔
の形態のフィードスルー孔１４を具え、この孔の内壁面
１５及び図面で見て下側の面１３には導電層１６を設け
る。導電層１６は銀−パラジウムの厚膜ペーストとする
のが有利である。セラミック基板１１の図面で見て上側
の面１２におけるフィードスルー孔１４を閉成するため
に、先ずその個所に導電性の裏地層１７を設ける。この
裏地層１７はシルク−スクリーン印刷によって設けるこ
とができ、この層１７は銀−パラジウムの厚膜ペースト
とするのが有利である。フィードスルー孔１４の個所に
おける裏地層１７には、その孔を越して僅かにオーバラ
ップさせて少なくとも１つの封止層１８を設けて、前記
フィードスルー孔１４を完全に気密に閉成する。封止層
１８は誘電厚膜ペーストとするのが有利である。孔１４
を確実に気密に閉成するため又は複数の導体トラックを
相対的に絶縁するために、数個の封止層を互いに重ねて
設けることもできる。導電層１６、裏地層１７及び封止
層１８を通常の方法で乾燥させ、かつ焼成して導体トラ
ックに対する導電性及びセラミック基板１１に対する付
着性を良くする。
【００１５】図１，図２及び図３はフィードスルーを得
るための本発明による製造方法のそれぞれ異なる製造工
程段を示す。この本発明による方法を図面を参照して以
下詳細に説明する。
【００１６】図２は例えば材料の厚さが０．６３５ｍｍ
のセラミック基板１１に、例えばレーザにより例えば
０．１５ｍｍの直径を有するフィードスルー孔１４を設
け、このフィードスルー孔１４の壁面１５及びセラミッ
ク基板１１の下側面１３に最初のシルク−スクリーン印
刷兼焼成工程にて銀−パラジウム導体トラックペースト
により導電層１６を設ける工程を示す。
【００１７】図３は次の処理工程を示し、この工程では
セラミック基板１１の上側面１２における閉成すべきフ
ィードスルー孔１４の上に裏地層１７用の銀−パラジウ
ム導体トラックペーストを印刷する。この印刷工程中に
は導体トラック（図示せず）を同時に印刷することがで
きる。このような裏地層を乾燥して、焼成した後に得ら
れる橋のようなものは、次に被着する皮膜に対する支持
体として作用する。導体トラックペースト又は誘電ペー
ストはフィードスルー孔１４内に流れ込まないようにす
る必要がある。その理由は、ペースト材料がフィードス
ルー孔に流れ込んで堆積したりすると、そこに細孔がで
きて、フィードスルー孔１４を完成に気密封止すること
ができなくなるからである。これまでに到達した製造段
階にて、基板の両側に通常の方法で別の導体トラックを
印刷し、それらを焼成することができる。
【００１８】図１は、これまで裏地層１７により多孔質
的にしか閉成されていなかったフィードスルー孔１４を
完全に気密封止したものを示しており、この封止処理は
橋部を形成する裏地層１７の上に誘電厚膜ペーストを封
止層として好ましくは２回又は２回以上設けて達成され
る。この封止層は印刷し、その都度乾燥して、焼成する
ようにする。このようにすることにより、層１６及び１
７を経るスルー接点として作用するフィードスルー孔１
４は完全に封止される。冷却中の亀裂は使用するペース
トの膨張係数を適合させることによりなくすことができ
る。封止層１８用には W.C.Heraeus商会のＩＰ９１１７
タイプのペーストを使用し、導電層１６及び裏地層１７
用にはＩＣ１２１４タイプのペーストを用いるのが有利
である。
【００１９】本発明による方法では、フィードスルー孔
を気密に封止するのにセラミック基板の片面又は反対側
の面のいずれにも追加の表面積を何等必要としなくて済
むと云う利点がある。使用する技術、即ちシルク−スク
リーン印刷及び焼成処理は厚膜技術で既知のものであ
る。本発明では、例えばハンダ付けのような厄介な方法
や、例えば金属プレートの如き他の部品が不要である。
さらに、フィードスルーに、例えばハンダ付け適性の如
き追加の特性を持たせる必要もない。
【００２０】本発明によれば、９６％がアルミニウム酸
化物のセラミック材料製のセラミック基板１１を用い、
これに前記厚膜ペーストを被着することができる。使用
する厚膜ペーストは８５０℃で焼成するのが有利であ
る。フィードスルーの導電層１６及び裏地層１７は上述
した銀−パラジウム導体トラックペーストにより形成す
る。単一の封止層１８だけではまだ存在する（空気）漏
れをなくすために第２封止層を設けることができる。
【００２１】交差個所又は幾つかのレベルの層を追加的
な方法で厚膜回路に形成することができる。この目的の
ために、本発明によれば封止層１８として用いられる誘
電層を、気密に封止したフィードスルーの上にも導体ト
ラック（図示せず）を印刷できるように使用する。前述
した厚膜材料は単なる一例に過ぎず、他の材料を使用す
ることもできることは勿論である。
【００２２】本発明は上述した例のみに限定されるもの
でなく、幾多の変更も加え得ること勿論である。
【図面の簡単な説明】
【図１】厚膜回路のセラミック基板の一部分における本
発明による気密封止のフィードスルーを示す断面図であ
る。
【図２】図１のフィードスルーの１つの製造段階におけ
る断面図である。
【図３】図２の製造段階の後に裏地層を設けたフィード
スルーを示す断面図である。
【符号の説明】
１０ フィードスルー １１ セラミック基板 １４ フィードスルー孔 １５ フィードスルー孔の内壁面 １６ 導電層 １７ 裏地層 １８ 封止層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペーテル ヴィルヘルム ドイツ連邦共和国 8500 ニュールンベル ク 50 シュタッフェンベルクシュトラー セ １

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 貫通孔（１４）を有する厚膜回路のセラ
    ミック基板（１１）用のフィードスルーであって、貫通
    孔（１４）の内壁面（１５）に、前記セラミック基板
    （１１）の両面（１２，１３）における導体トラックに
    接続する導電層（１６）が設けられ、前記貫通孔の一方
    の開口が無機層（１７，１８）で閉成されるフィードス
    ルーにおいて、前記無機の閉成層が前記導電層（１６）
    に隣接すると共に前記セラミック基板の上に存続する少
    なくとも１つの裏地層（１７）と、１つの封止層（１
    ８）とを具えていることを特徴とするフィードスルー。
  2. 【請求項２】 前記導電層（１６）が、導体トラックと
    して形成される他の導電層と一緒に前記セラミック基板
    （１１）の第２表面（１３）上に印刷され、且つ前記セ
    ラミック基板（１１）の他方の第１表面（１２）におけ
    る前記貫通孔の個所に、導体トラックの一部分を同時に
    形成する裏地層（１７）が印刷され、この裏地層がセラ
    ミック基板とオーバラップするようにしたことを特徴と
    する請求項１に記載のフィードスルー。
  3. 【請求項３】 前記貫通孔（１４）の上の前記裏地層
    （１７）が封止層（１８）とオーバラップして漏れなく
    封止されるようにしたことを特徴とする請求項２に記載
    のフィードスルー。
  4. 【請求項４】 前記封止層（１８）の上に第２の封止層
    が設けられるようにしたことを特徴とする請求項４に記
    載のフィードスルー。
  5. 【請求項５】 導体トラックが複数の封止層（１８）の
    間に印刷されるようにしたことを特徴とする請求項４に
    記載のフィードスルー。
  6. 【請求項６】 前記導電層（１６）及び前記裏地層（１
    ７）が銀−パラジウム導体トラックペースト製で、且つ
    前記封止層が誘電厚膜ペースト製であり、これらの各層
    が乾燥及び焼成処理により互いに、しかも前記セラミッ
    ク基板（１１）に接続されるようにしたことを特徴とす
    る請求項１〜５のいずれか一項に記載のフィードスル
    ー。
  7. 【請求項７】 貫通孔（１４）を有する厚膜回路のセラ
    ミック基板（１１）用のフィードスルーの製造方法であ
    って、貫通孔（１４）の内壁面（１５）に、前記セラミ
    ック基板（１１）の両面（１２，１３）における導体ト
    ラックに接続する導電層（１６）が設けられ、前記貫通
    孔の一方の開口が無機層（１７，１８）で閉成されるフ
    ィードスルーの製造方法において、当該方法が、 前記セラミック基板（１１）に貫通孔（１４）をあける
    工程と；前記貫通孔の内壁面（１５）に導電層（１６）
    を印刷すると共に前記セラミック基板（１１）の一方又
    は両面（１２，１３）に導電層を印刷する工程と；前記
    貫通孔（１４）の縁部にオーバラップして、前記閉成す
    べき貫通孔（１４）の表面に裏地層（１７）を印刷し、
    次いでこの裏地層を乾燥し、且つ焼成する工程と；前記
    セラミック基板（１１）の印刷面（１２）を前記乾燥及
    び焼成中下方に向ける工程と；前記裏地層（１７）の上
    に、その裏地層の個所での漏れをなくす目的で少なくと
    も１つの封止層（１８）を印刷、乾燥及び焼成処理によ
    り設ける工程と；を順次具えていることを特徴とするフ
    ィードスルーの製造方法。
  8. 【請求項８】 前記導電層（１６）及び裏地層（１７）
    を銀−パラジウム導体トラックペースト製とし、これら
    の層を導体トラックと同時にシルク−スクリーン印刷
    し、乾燥し、且つ焼成することを特徴とする請求項７に
    記載の方法。
  9. 【請求項９】 単一層又は複数層として形成される前記
    封止層（１８）を誘電ペースト製とし、この封止層をシ
    ルク−スクリーン印刷により形成すると共に乾燥して焼
    成処理し、且つ各他の封止層を形成する前に他の導体ト
    ラックを形成することを特徴とする請求項８に記載の方
    法。
  10. 【請求項１０】 前記貫通孔（１４）をレーザ技術によ
    り厚さ１ｍｍ以下のセラミック基板（１１）に形成し、
    この貫通孔の直径を数１０分の１ｍｍとし、且つ電気回
    路部品及びハンダ付け端末細条をセラミック基板（１
    １）上に配置し、これらを互いにハンダ付けすることを
    特徴とする請求項７〜９のいずれか一項に記載の方法。
JP12135594A 1993-06-02 1994-06-02 フィードスルー及びその製造方法 Pending JPH0715104A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4318339:5 1993-06-02
DE19934318339 DE4318339A1 (de) 1993-06-02 1993-06-02 Verschlossene Durchkontaktierung für ein Keramiksubstrat einer Dickschichtschaltung und ein Verfahren zur Herstellung derselben

Publications (1)

Publication Number Publication Date
JPH0715104A true JPH0715104A (ja) 1995-01-17

Family

ID=6489467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12135594A Pending JPH0715104A (ja) 1993-06-02 1994-06-02 フィードスルー及びその製造方法

Country Status (3)

Country Link
EP (1) EP0628999A1 (ja)
JP (1) JPH0715104A (ja)
DE (1) DE4318339A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19847537A1 (de) * 1998-10-15 2000-05-04 Mannesmann Vdo Ag Platine mit auf beiden Seiten angeordneten Leiterbahnen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485569A (en) * 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
JPS5769762A (en) * 1980-10-20 1982-04-28 Toshiba Corp Sealing method of hybrid integrated circuit
GB2136203B (en) * 1983-03-02 1986-10-15 Standard Telephones Cables Ltd Through-wafer integrated circuit connections
US5260519A (en) * 1992-09-23 1993-11-09 International Business Machines Corporation Multilayer ceramic substrate with graded vias

Also Published As

Publication number Publication date
EP0628999A1 (de) 1994-12-14
DE4318339A1 (de) 1994-12-08

Similar Documents

Publication Publication Date Title
US5229549A (en) Ceramic circuit board and a method of manufacturing the ceramic circuit board
US5340947A (en) Ceramic substrates with highly conductive metal vias
CA2024784C (en) Stackable multilayer substrate for mounting integrated circuits
CA2412030C (en) Perimeter anchored thick film pad
JPH0799265A (ja) 多層配線基板および多層配線基板の製造方法
CA1256589A (en) Hermetic high frequency surface mount microelectronic package
JPH0715104A (ja) フィードスルー及びその製造方法
US5084323A (en) Ceramic multi-layer wiring substrate and process for preparation thereof
US5094969A (en) Method for making a stackable multilayer substrate for mounting integrated circuits
JPH01168045A (ja) 気密封止回路装置
US5562837A (en) Method for connecting electronic circuits in a multi-chip module having a co-fired substrate and multi-chip module obtained thereby
JP4501464B2 (ja) 厚膜回路基板、その製造方法および集積回路装置
JP2001102469A (ja) 半導体素子収納用パッケージ
US5475567A (en) Method for hermetically sealing a single layer ceramic thick film electronic module
US20020084106A1 (en) Hermetic multi-layered circuit assemblies and method of manufacture
JPH04280654A (ja) 集積回路を有する基板上への金属容器の組立て法
JP2851732B2 (ja) 電子部品収納用パッケージ
JP3445761B2 (ja) 電子デバイス用セラミックパッケージ
JP2942424B2 (ja) 半導体素子収納用パッケージ
JP2871613B2 (ja) マルチチップモジュール用基板及びその製造方法
JP2883458B2 (ja) 混成集積回路用配線板の製造方法
JP3931360B2 (ja) 厚膜多層基板
JPH0155584B2 (ja)
JP2002311303A (ja) 光通信用パッケージ
JP3695769B2 (ja) 厚膜回路基板の製造方法