JPH0714971A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0714971A JPH0714971A JP15019293A JP15019293A JPH0714971A JP H0714971 A JPH0714971 A JP H0714971A JP 15019293 A JP15019293 A JP 15019293A JP 15019293 A JP15019293 A JP 15019293A JP H0714971 A JPH0714971 A JP H0714971A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- package
- semiconductor integrated
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パッケージの重心位置を低くし、縦型面実装
パッケージの倒立を安定にして自動の半田リフロー作業
の歩留まりを向上させることができる半導体集積回路装
置を提供する。 【構成】 縦型面実装構造のＤＲＡＭおよびＶＲＡＭ製
品などに良好な半導体集積回路装置であって、ペレット
１をレジン２によりモールドしたパッケージ３と、この
パッケージ３の一面から突出し、ペレット１の電極にワ
イヤ４により接続されるリードフレーム５の複数のアウ
ターリード６とから構成されている。そして、パッケー
ジ３は、ペレット１がこのパッケージ３のモールド部分
の中心位置より下側、たとえばペレット１の中心位置の
高さｈ１が半導体集積回路装置の全高Ｈの１／２以下に
設けられ、半導体集積回路装置の垂直状態における重心
位置が低くなるように形成されている。
パッケージの倒立を安定にして自動の半田リフロー作業
の歩留まりを向上させることができる半導体集積回路装
置を提供する。 【構成】 縦型面実装構造のＤＲＡＭおよびＶＲＡＭ製
品などに良好な半導体集積回路装置であって、ペレット
１をレジン２によりモールドしたパッケージ３と、この
パッケージ３の一面から突出し、ペレット１の電極にワ
イヤ４により接続されるリードフレーム５の複数のアウ
ターリード６とから構成されている。そして、パッケー
ジ３は、ペレット１がこのパッケージ３のモールド部分
の中心位置より下側、たとえばペレット１の中心位置の
高さｈ１が半導体集積回路装置の全高Ｈの１／２以下に
設けられ、半導体集積回路装置の垂直状態における重心
位置が低くなるように形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に小形電子機器に搭載されているＩＣパッケー
ジの高密度実装として、縦型面実装構造のＤＲＡＭおよ
びＶＲＡＭ製品などに良好な半導体集積回路装置に適用
して有効な技術に関する。
関し、特に小形電子機器に搭載されているＩＣパッケー
ジの高密度実装として、縦型面実装構造のＤＲＡＭおよ
びＶＲＡＭ製品などに良好な半導体集積回路装置に適用
して有効な技術に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置においては、
たとえば挿入タイプパッケージのＺＩＰやＳＴＺＩＰの
ように、プリント基板にリードを挿入し、半田槽に浸漬
して半田実装する半田ディップ方式であるために問題が
なかったが、基板への高密度実装化に対応して縦型パッ
ケージの面実装タイプが開発されている。
たとえば挿入タイプパッケージのＺＩＰやＳＴＺＩＰの
ように、プリント基板にリードを挿入し、半田槽に浸漬
して半田実装する半田ディップ方式であるために問題が
なかったが、基板への高密度実装化に対応して縦型パッ
ケージの面実装タイプが開発されている。
【０００３】しかし、面付けタイプパッケージの基板実
装は、半田ディップ方式ではなく、ＩＲ（赤外線リフロ
ー）やＶＰＳ（ベーパーフェイズソルダー）などのリフ
ロー半田付けなので、リフロー炉内での基板、パッケー
ジの移送においてコンベア方式をとっている場合、縦型
パッケージであるために振動により倒れるという懸念が
ある。
装は、半田ディップ方式ではなく、ＩＲ（赤外線リフロ
ー）やＶＰＳ（ベーパーフェイズソルダー）などのリフ
ロー半田付けなので、リフロー炉内での基板、パッケー
ジの移送においてコンベア方式をとっている場合、縦型
パッケージであるために振動により倒れるという懸念が
ある。
【０００４】そこで、縦型パッケージの倒れ防止対策と
しては、パッケージの底面に突起を設け、この突起を基
板の穴に差し込んで固定する方法や、パッケージ底面の
両端に支持リードを設け、この支持リードを信号ピンと
同時に半田付けして固定する方法などが考えられてい
る。
しては、パッケージの底面に突起を設け、この突起を基
板の穴に差し込んで固定する方法や、パッケージ底面の
両端に支持リードを設け、この支持リードを信号ピンと
同時に半田付けして固定する方法などが考えられてい
る。
【０００５】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術において、たとえば突起を基板に差し込んで
固定する方法では、プリント基板（４層〜６層基板）の
層内配線密度が挿入型タイプパッケージと同様に減少す
るので、面付けタイプといっても配線密度の自由度が小
さいという問題がある。
な従来技術において、たとえば突起を基板に差し込んで
固定する方法では、プリント基板（４層〜６層基板）の
層内配線密度が挿入型タイプパッケージと同様に減少す
るので、面付けタイプといっても配線密度の自由度が小
さいという問題がある。
【０００６】また、支持リードを基板に半田付けして固
定する方法においては、信号ピンの他に、支持リードを
パッケージのモールド時に設けなければならず、支持リ
ードの製造およびこの支持リードのパッケージへの配設
など、製造工程における作業性が悪いという問題があ
る。
定する方法においては、信号ピンの他に、支持リードを
パッケージのモールド時に設けなければならず、支持リ
ードの製造およびこの支持リードのパッケージへの配設
など、製造工程における作業性が悪いという問題があ
る。
【０００７】そこで、本発明の目的は、パッケージの重
心位置を低くし、縦型面実装パッケージの倒立を安定に
して自動の半田リフロー作業の歩留まりを向上させるこ
とができる半導体集積回路装置を提供することにある。
心位置を低くし、縦型面実装パッケージの倒立を安定に
して自動の半田リフロー作業の歩留まりを向上させるこ
とができる半導体集積回路装置を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、本発明の半導体集積回路装置
は、ペレットをモールドしたパッケージと、このパッケ
ージの一面から突出し、ペレットの電極に接続されるリ
ードフレームの複数のアウターリードとを有する縦型面
実装構造の半導体集積回路装置であって、アウターリー
ドをパッケージから一方向または千鳥に突出させ、プリ
ント基板に対して垂直方向に面付け可能なＬ字形状にリ
ード成形し、半導体集積回路装置の重心位置を全高の１
／２以下にするものである。
は、ペレットをモールドしたパッケージと、このパッケ
ージの一面から突出し、ペレットの電極に接続されるリ
ードフレームの複数のアウターリードとを有する縦型面
実装構造の半導体集積回路装置であって、アウターリー
ドをパッケージから一方向または千鳥に突出させ、プリ
ント基板に対して垂直方向に面付け可能なＬ字形状にリ
ード成形し、半導体集積回路装置の重心位置を全高の１
／２以下にするものである。
【００１１】この場合に、前記半導体集積回路装置の垂
直状態において、ペレットをパッケージのモールド部分
の中心位置より下側に設けるようにしたものである。
直状態において、ペレットをパッケージのモールド部分
の中心位置より下側に設けるようにしたものである。
【００１２】また、前記パッケージから突出されるアウ
ターリードの垂直方向の長さを短く成形するようにした
ものである。
ターリードの垂直方向の長さを短く成形するようにした
ものである。
【００１３】さらに、前記半導体集積回路装置の垂直状
態において、パッケージの厚さを下側が厚くなるように
傾斜形状に形成するようにしたものである。
態において、パッケージの厚さを下側が厚くなるように
傾斜形状に形成するようにしたものである。
【００１４】
【作用】前記した半導体集積回路装置によれば、アウタ
ーリードがパッケージの一面から一方向または千鳥に突
出される半導体集積回路装置において、パッケージのモ
ールド部分の中心位置より下側にペレットが設けられる
ことにより、半導体集積回路装置の垂直状態における重
心位置を低くして全高の１／２以下にすることができ
る。
ーリードがパッケージの一面から一方向または千鳥に突
出される半導体集積回路装置において、パッケージのモ
ールド部分の中心位置より下側にペレットが設けられる
ことにより、半導体集積回路装置の垂直状態における重
心位置を低くして全高の１／２以下にすることができ
る。
【００１５】同様に、パッケージから突出されるアウタ
ーリードの垂直方向の長さが短く成形されたり、または
パッケージの下側が厚くなるように傾斜形状に形成され
ることにより、半導体集積回路装置の重心位置を低くす
ることができる。
ーリードの垂直方向の長さが短く成形されたり、または
パッケージの下側が厚くなるように傾斜形状に形成され
ることにより、半導体集積回路装置の重心位置を低くす
ることができる。
【００１６】これにより、半導体集積回路装置のプリン
ト基板への縦型面実装において、半田リフロー時の振動
に耐えられ、作業性および歩留まりを向上させることが
できる。
ト基板への縦型面実装において、半田リフロー時の振動
に耐えられ、作業性および歩留まりを向上させることが
できる。
【００１７】すなわち、半田リフロー時の振動により、
縦型パッケージが倒れないようにするため、少なくとも
パッケージの重心をパッケージ全高の１／２、さらには
それ以下のできるだけ低い高さにもってくるようにパッ
ケージ構造を工夫することにより可能となる。
縦型パッケージが倒れないようにするため、少なくとも
パッケージの重心をパッケージ全高の１／２、さらには
それ以下のできるだけ低い高さにもってくるようにパッ
ケージ構造を工夫することにより可能となる。
【００１８】そこで、たとえばパッケージの内部構造、
アウターリードの形状、パッケージの形状、さらに構成
要素の材料などを考慮して設計を行うことで、縦型パッ
ケージの重心位置を従来に比べて低くすることができ、
これによって半田リフロー時の耐振動性を向上させるこ
とができる。
アウターリードの形状、パッケージの形状、さらに構成
要素の材料などを考慮して設計を行うことで、縦型パッ
ケージの重心位置を従来に比べて低くすることができ、
これによって半田リフロー時の耐振動性を向上させるこ
とができる。
【００１９】
【実施例】以下、本発明の実施例を詳細に説明する。
【００２０】（実施例１）図１は本発明の実施例１であ
る半導体集積回路装置を示す断面図である。
る半導体集積回路装置を示す断面図である。
【００２１】まず、図１により本実施例の半導体集積回
路装置の構成を説明する。
路装置の構成を説明する。
【００２２】本実施例の半導体集積回路装置は、たとえ
ば縦型面実装構造のＤＲＡＭおよびＶＲＡＭ製品などに
良好な半導体集積回路装置とされ、ペレット１をレジン
２によりモールドしたパッケージ３と、このパッケージ
３の一面から突出し、ペレット１の電極にワイヤ４によ
り接続されるリードフレーム５の複数のアウターリード
６とから構成されている。
ば縦型面実装構造のＤＲＡＭおよびＶＲＡＭ製品などに
良好な半導体集積回路装置とされ、ペレット１をレジン
２によりモールドしたパッケージ３と、このパッケージ
３の一面から突出し、ペレット１の電極にワイヤ４によ
り接続されるリードフレーム５の複数のアウターリード
６とから構成されている。
【００２３】パッケージ３は、ペレット１がこのパッケ
ージ３のモールド部分の中心位置より下側に設けられ、
半導体集積回路装置の垂直状態における重心位置が低く
なるように形成されている。
ージ３のモールド部分の中心位置より下側に設けられ、
半導体集積回路装置の垂直状態における重心位置が低く
なるように形成されている。
【００２４】アウターリード６は、パッケージ３の底面
から千鳥に突出され、プリント基板７に対して垂直方向
に面付け可能なようにＬ字形状にリード成形されてい
る。
から千鳥に突出され、プリント基板７に対して垂直方向
に面付け可能なようにＬ字形状にリード成形されてい
る。
【００２５】次に、本実施例の作用について説明する。
【００２６】以上のように構成される半導体集積回路装
置において、プリント基板７に対して縦型面実装する場
合には、半田リフロー時の振動によって倒れないように
するため、少なくとも半導体集積回路装置の重心を全高
の１／２以下の高さにもってくるように構造を工夫する
必要がある。
置において、プリント基板７に対して縦型面実装する場
合には、半田リフロー時の振動によって倒れないように
するため、少なくとも半導体集積回路装置の重心を全高
の１／２以下の高さにもってくるように構造を工夫する
必要がある。
【００２７】たとえば、半導体集積回路装置の構造にお
ける各構成要素の比重は、 ペレット１の比重 ：2.４４（シリコン） レジン２の比重 ：1.９３ リードフレーム５の比重：8.１２（４２アロイ）、7.７
２（Ｃｕ） である。
ける各構成要素の比重は、 ペレット１の比重 ：2.４４（シリコン） レジン２の比重 ：1.９３ リードフレーム５の比重：8.１２（４２アロイ）、7.７
２（Ｃｕ） である。
【００２８】そこで、パッケージ３の内部構造において
は、特に比重の高いリードフレーム５の重心をパッケー
ジ３の内部で低い位置にくるようにリードパターン化す
ることにより、全体の重心を低くすることができる。
は、特に比重の高いリードフレーム５の重心をパッケー
ジ３の内部で低い位置にくるようにリードパターン化す
ることにより、全体の重心を低くすることができる。
【００２９】たとえば、リードフレーム５に搭載された
ペレット１をパッケージ３のモールド部分の中心位置よ
り下側に設けるために、図１のようにペレット１の中心
位置の高さｈ１を半導体集積回路装置の全高Ｈの１／２
以下に設計することにより、半導体集積回路装置の垂直
状態における重心位置を低くすることができる。
ペレット１をパッケージ３のモールド部分の中心位置よ
り下側に設けるために、図１のようにペレット１の中心
位置の高さｈ１を半導体集積回路装置の全高Ｈの１／２
以下に設計することにより、半導体集積回路装置の垂直
状態における重心位置を低くすることができる。
【００３０】これにより、全体の重心位置を全高の１／
２以下にすることができ、プリント基板７に対して縦型
面実装する場合に、半田リフロー時の振動による倒れを
防止することができる。
２以下にすることができ、プリント基板７に対して縦型
面実装する場合に、半田リフロー時の振動による倒れを
防止することができる。
【００３１】従って、本実施例の半導体集積回路装置に
よれば、ペレット１がパッケージ３のモールド部分の中
心位置より下側に設けられることにより、パッケージ３
の内部構造において、半導体集積回路装置の垂直状態で
の低重心化が可能となるので、プリント基板７への縦型
面実装時における耐振動性を高め、半田リフロー時の作
業性、歩留まりを向上させることができる。
よれば、ペレット１がパッケージ３のモールド部分の中
心位置より下側に設けられることにより、パッケージ３
の内部構造において、半導体集積回路装置の垂直状態で
の低重心化が可能となるので、プリント基板７への縦型
面実装時における耐振動性を高め、半田リフロー時の作
業性、歩留まりを向上させることができる。
【００３２】（実施例２）図２は本発明の実施例２であ
る半導体集積回路装置を示す断面図である。
る半導体集積回路装置を示す断面図である。
【００３３】本実施例の半導体集積回路装置は、図２に
示すように、実施例１と同様にペレット１をレジン２に
よりモールドしたパッケージ３と、このパッケージ３の
一面から突出し、ペレット１の電極にワイヤ４により接
続されるリードフレーム５の複数のアウターリード６ａ
とから構成され、実施例１との相違点は、アウターリー
ド６ａの形状が異なる点である。
示すように、実施例１と同様にペレット１をレジン２に
よりモールドしたパッケージ３と、このパッケージ３の
一面から突出し、ペレット１の電極にワイヤ４により接
続されるリードフレーム５の複数のアウターリード６ａ
とから構成され、実施例１との相違点は、アウターリー
ド６ａの形状が異なる点である。
【００３４】すなわち、本実施例におけるアウターリー
ド６ａは、パッケージ３から突出される垂直方向の長さ
が短く成形され、半導体集積回路装置の垂直状態におけ
る重心位置が低くなるようにリード成形されている。
ド６ａは、パッケージ３から突出される垂直方向の長さ
が短く成形され、半導体集積回路装置の垂直状態におけ
る重心位置が低くなるようにリード成形されている。
【００３５】具体的には、アウターリード６ａを短くし
てリード高さを低くする方が全体の重心を下げることが
できるため、図２に示すようにパッケージ３の下端から
突出するアウターリード６ａの高さｈ２を低くすること
で、全体の重心位置を下げることができる。
てリード高さを低くする方が全体の重心を下げることが
できるため、図２に示すようにパッケージ３の下端から
突出するアウターリード６ａの高さｈ２を低くすること
で、全体の重心位置を下げることができる。
【００３６】従って、本実施例の半導体集積回路装置に
よれば、パッケージ３から突出されるアウターリード６
ａの垂直方向の長さが短く成形されることにより、アウ
ターリード６ａの形状において、実施例１と同様に垂直
状態での低重心化によってプリント基板７への縦型面実
装時における耐振動性を高め、半田リフロー時の作業性
および歩留まりの向上が可能な半導体集積回路装置を得
ることができる。
よれば、パッケージ３から突出されるアウターリード６
ａの垂直方向の長さが短く成形されることにより、アウ
ターリード６ａの形状において、実施例１と同様に垂直
状態での低重心化によってプリント基板７への縦型面実
装時における耐振動性を高め、半田リフロー時の作業性
および歩留まりの向上が可能な半導体集積回路装置を得
ることができる。
【００３７】（実施例３）図３は本発明の実施例３であ
る半導体集積回路装置を示す断面図である。
る半導体集積回路装置を示す断面図である。
【００３８】本実施例の半導体集積回路装置は、図３に
示すように、実施例１および２と同様にペレット１をレ
ジン２によりモールドしたパッケージ３ａと、このパッ
ケージ３ａの一面から突出し、ペレット１の電極にワイ
ヤ４により接続されるリードフレーム５の複数のアウタ
ーリード６とから構成され、実施例１および２との相違
点は、パッケージ３ａの形状が異なる点である。
示すように、実施例１および２と同様にペレット１をレ
ジン２によりモールドしたパッケージ３ａと、このパッ
ケージ３ａの一面から突出し、ペレット１の電極にワイ
ヤ４により接続されるリードフレーム５の複数のアウタ
ーリード６とから構成され、実施例１および２との相違
点は、パッケージ３ａの形状が異なる点である。
【００３９】すなわち、本実施例におけるパッケージ３
ａは、下側が厚くなるように傾斜形状に形成され、半導
体集積回路装置の垂直状態における重心位置が低くなる
ように形成されている。
ａは、下側が厚くなるように傾斜形状に形成され、半導
体集積回路装置の垂直状態における重心位置が低くなる
ように形成されている。
【００４０】具体的には、パッケージ３ａの上側に比べ
て下側を厚くする方が全体の重心を下げることができる
ため、図３に示すようにパッケージ３ａの形状を角度θ
だけテーパ付きにすることで、全体の重心位置を下げる
ことができる。
て下側を厚くする方が全体の重心を下げることができる
ため、図３に示すようにパッケージ３ａの形状を角度θ
だけテーパ付きにすることで、全体の重心位置を下げる
ことができる。
【００４１】従って、本実施例の半導体集積回路装置に
よれば、パッケージ３ａの下側が厚くなるように傾斜形
状に形成されることにより、パッケージ３ａの形状にお
いて、実施例１および２と同様に垂直状態での低重心化
によってプリント基板７への縦型面実装における耐振動
性を高め、半田リフロー時の作業性および歩留まりの向
上が可能な半導体集積回路装置を得ることができる。
よれば、パッケージ３ａの下側が厚くなるように傾斜形
状に形成されることにより、パッケージ３ａの形状にお
いて、実施例１および２と同様に垂直状態での低重心化
によってプリント基板７への縦型面実装における耐振動
性を高め、半田リフロー時の作業性および歩留まりの向
上が可能な半導体集積回路装置を得ることができる。
【００４２】以上、本発明者によってなされた発明を実
施例１〜３に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例１〜３に基づき具体的に説明したが、本発明は前記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００４３】たとえば、前記実施例の半導体集積回路装
置については、従来に比べてパッケージ３の内部構造、
アウターリード６ａの形状、パッケージ３ａの形状を変
える場合について説明したが、本発明は前記実施例に限
定されるものではなく、半導体集積回路装置の構成要素
の材料などを考慮して設計を行う場合などにおいても、
同様に縦型面実装構造の重心位置を低くすることができ
る。
置については、従来に比べてパッケージ３の内部構造、
アウターリード６ａの形状、パッケージ３ａの形状を変
える場合について説明したが、本発明は前記実施例に限
定されるものではなく、半導体集積回路装置の構成要素
の材料などを考慮して設計を行う場合などにおいても、
同様に縦型面実装構造の重心位置を低くすることができ
る。
【００４４】また、実施例３のようなパッケージ３ａの
形状に関する半導体集積回路装置においては、図３のよ
うな形状の他に種々の変形が考えられ、この場合にパッ
ケージの下側に重心位置がくるような形状であればよ
い。
形状に関する半導体集積回路装置においては、図３のよ
うな形状の他に種々の変形が考えられ、この場合にパッ
ケージの下側に重心位置がくるような形状であればよ
い。
【００４５】さらに、前記実施例においては、アウター
リード６，６ａがパッケージ３，３ａの底面から千鳥に
突出される場合について説明したが、たとえば一方向に
突出される場合などについても適用可能であることはい
うまでもない。
リード６，６ａがパッケージ３，３ａの底面から千鳥に
突出される場合について説明したが、たとえば一方向に
突出される場合などについても適用可能であることはい
うまでもない。
【００４６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４７】(1).アウターリードをパッケージから一方
向または千鳥に突出させ、プリント基板に対して垂直方
向に面付け可能なＬ字形状にリード成形し、半導体集積
回路装置の垂直状態において、ペレットをパッケージの
モールド部分の中心位置より下側に設けることにより、
全体の重心位置を低くして全高の１／２以下にし、半導
体集積回路装置の低重心化を図ることができる。
向または千鳥に突出させ、プリント基板に対して垂直方
向に面付け可能なＬ字形状にリード成形し、半導体集積
回路装置の垂直状態において、ペレットをパッケージの
モールド部分の中心位置より下側に設けることにより、
全体の重心位置を低くして全高の１／２以下にし、半導
体集積回路装置の低重心化を図ることができる。
【００４８】(2).パッケージから突出されるアウターリ
ードの垂直方向の長さを短く成形することにより、前記
(1) と同様に半導体集積回路装置の重心位置を低くする
ことができる。
ードの垂直方向の長さを短く成形することにより、前記
(1) と同様に半導体集積回路装置の重心位置を低くする
ことができる。
【００４９】(3).半導体集積回路装置の垂直状態におい
て、パッケージの厚さを下側が厚くなるように傾斜形状
に形成することにより、前記(1) と同様に半導体集積回
路装置の重心位置を低くすることができる。
て、パッケージの厚さを下側が厚くなるように傾斜形状
に形成することにより、前記(1) と同様に半導体集積回
路装置の重心位置を低くすることができる。
【００５０】(4).前記(1) 〜(3) により、特にパッケー
ジの内部構造、アウターリードの形状、パッケージの形
状、さらに構成要素の材料などを考慮した半導体集積回
路装置の低重心化が可能となるので、ＤＲＡＭおよびＶ
ＲＡＭ製品などのプリント基板への縦型面実装におい
て、半田リフロー時の耐振動性が高められ、作業性およ
び歩留まりの向上が可能とされる半導体集積回路装置を
得ることができる。
ジの内部構造、アウターリードの形状、パッケージの形
状、さらに構成要素の材料などを考慮した半導体集積回
路装置の低重心化が可能となるので、ＤＲＡＭおよびＶ
ＲＡＭ製品などのプリント基板への縦型面実装におい
て、半田リフロー時の耐振動性が高められ、作業性およ
び歩留まりの向上が可能とされる半導体集積回路装置を
得ることができる。
【図１】本発明の実施例１である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図２】本発明の実施例２である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図３】本発明の実施例３である半導体集積回路装置を
示す断面図である。
示す断面図である。
１ ペレット ２ レジン ３，３ａ パッケージ ４ ワイヤ ５ リードフレーム ６，６ａ アウターリード ７ プリント基板
Claims (4)
- 【請求項１】 ペレットをモールドしたパッケージと、
該パッケージの一面から突出し、前記ペレットの電極に
接続されるリードフレームの複数のアウターリードとを
有する縦型面実装構造の半導体集積回路装置であって、
前記アウターリードを前記パッケージから一方向または
千鳥に突出させ、プリント基板に対して垂直方向に面付
け可能なＬ字形状にリード成形し、前記半導体集積回路
装置の重心位置を全高の１／２以下にすることを特徴と
する半導体集積回路装置。 - 【請求項２】 前記半導体集積回路装置の垂直状態にお
いて、前記ペレットを前記パッケージのモールド部分の
中心位置より下側に設け、該半導体集積回路装置の重心
位置を低くすることを特徴とする請求項１記載の半導体
集積回路装置。 - 【請求項３】 前記パッケージから突出される前記アウ
ターリードの垂直方向の長さを短く成形し、前記半導体
集積回路装置の垂直状態における重心位置を低くするこ
とを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項４】 前記半導体集積回路装置の垂直状態にお
いて、前記パッケージの厚さを下側が厚くなるように傾
斜形状に形成し、前記半導体集積回路装置の重心位置を
低くすることを特徴とする請求項１記載の半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15019293A JPH0714971A (ja) | 1993-06-22 | 1993-06-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15019293A JPH0714971A (ja) | 1993-06-22 | 1993-06-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714971A true JPH0714971A (ja) | 1995-01-17 |
Family
ID=15491535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15019293A Pending JPH0714971A (ja) | 1993-06-22 | 1993-06-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020021743A1 (ja) * | 2018-07-26 | 2020-01-30 | 三菱電機株式会社 | プリント回路板 |
-
1993
- 1993-06-22 JP JP15019293A patent/JPH0714971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020021743A1 (ja) * | 2018-07-26 | 2020-01-30 | 三菱電機株式会社 | プリント回路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933710A (en) | Method of providing electrical connection between an integrated circuit die and a printed circuit board | |
| US4903114A (en) | Resin-molded semiconductor | |
| US4951124A (en) | Semiconductor device | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JPH09191060A (ja) | 集積回路のプラスチックパッケージング | |
| JPH08279670A (ja) | 電子部品の表面実装構造 | |
| JPH0621321A (ja) | 電気部品実装用支持体付きの集積回路装置 | |
| US6424025B1 (en) | Cross grid array package structure and method of manufacture | |
| JPH0325410Y2 (ja) | ||
| JPH0714971A (ja) | 半導体集積回路装置 | |
| US5031024A (en) | Resin sealing type semiconductor device having outer leads designed for multi-functions | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JP3061715B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11150207A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2746234B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPS59124744A (ja) | 半導体装置 | |
| JPH06181375A (ja) | 実装補助部品及びこれを用いた半導体装置 | |
| JPH05144996A (ja) | 表面実装型半導体装置 | |
| JPS6129164A (ja) | 半導体装置 | |
| US6383841B2 (en) | Method for encapsulating with a fixing member to secure an electronic device | |
| JP2723514B2 (ja) | 半導体装置 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| KR0142978B1 (ko) | 수직표면실장 패키지장치 | |
| JPH0563133A (ja) | 樹脂封止型半導体装置 |