JPH0714882A - 半導体チップ搭載構造体 - Google Patents
半導体チップ搭載構造体Info
- Publication number
- JPH0714882A JPH0714882A JP5177498A JP17749893A JPH0714882A JP H0714882 A JPH0714882 A JP H0714882A JP 5177498 A JP5177498 A JP 5177498A JP 17749893 A JP17749893 A JP 17749893A JP H0714882 A JPH0714882 A JP H0714882A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit
- wiring board
- printed wiring
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体チップに形成された回路面を下向きにし
て、搭載用のプリント配線板の上面に搭載することが好
適な半導体チップ搭載構造体を提供すること。 【構成】フリップチップ実装型の半導体チップ搭載構造
体であって、半導体チップ（２）の回路形成面が搭載用
のプリント配線板（１）の上面に対向するように配置さ
れており；前記半導体チップの回路形成面に対向する回
路非形成面（上面）から、前記搭載用のプリント配線板
の上面適所（パッド１Ｂ）に向けて導電性の接続（ワイ
ヤボンディング３）がなされている；ことを特徴とする
半導体チップ搭載構造体。
て、搭載用のプリント配線板の上面に搭載することが好
適な半導体チップ搭載構造体を提供すること。 【構成】フリップチップ実装型の半導体チップ搭載構造
体であって、半導体チップ（２）の回路形成面が搭載用
のプリント配線板（１）の上面に対向するように配置さ
れており；前記半導体チップの回路形成面に対向する回
路非形成面（上面）から、前記搭載用のプリント配線板
の上面適所（パッド１Ｂ）に向けて導電性の接続（ワイ
ヤボンディング３）がなされている；ことを特徴とする
半導体チップ搭載構造体。
Description
【０００１】
【産業上の利用分野】この発明は半導体チップ搭載構造
体に関するものであり、特に、半導体チップに形成され
た回路面を下向きにして、搭載用のプリント配線板の上
面に搭載することが好適であるようにされた半導体チッ
プ搭載構造体に関するものである。
体に関するものであり、特に、半導体チップに形成され
た回路面を下向きにして、搭載用のプリント配線板の上
面に搭載することが好適であるようにされた半導体チッ
プ搭載構造体に関するものである。
【０００２】
【従来の技術】適当なプリント配線板や半導体搭載用パ
ッケージに対してある所定の半導体チップを搭載させる
従来からの形態としては、［１］半導体チップの回路面
を上方にした状態で搭載を行い、ワイヤーボンディング
やビームリード等の手段によって所要部との電気的な接
続をさせるもの（第１の従来例）と、［２］半導体チッ
プの回路面を下方にした状態で搭載を行い、例えばプリ
ント配線板上のパッド部または対応するチップの回路面
上の少なくとも一方に、半田、金、スズ等からなるバン
プ部を形成し、このバンプ部によって所要部との電気的
な接続をさせるもの（第２の従来例）（いわゆるフリッ
プチップボンディング）とが知られている。
ッケージに対してある所定の半導体チップを搭載させる
従来からの形態としては、［１］半導体チップの回路面
を上方にした状態で搭載を行い、ワイヤーボンディング
やビームリード等の手段によって所要部との電気的な接
続をさせるもの（第１の従来例）と、［２］半導体チッ
プの回路面を下方にした状態で搭載を行い、例えばプリ
ント配線板上のパッド部または対応するチップの回路面
上の少なくとも一方に、半田、金、スズ等からなるバン
プ部を形成し、このバンプ部によって所要部との電気的
な接続をさせるもの（第２の従来例）（いわゆるフリッ
プチップボンディング）とが知られている。
【０００３】図６は、前記第１の従来例に関する説明図
である。この図６において、１は適当な材質のプリント
配線板であり、その一方の面（図６では上面）には所定
の回路パターン１Ｃおよびダイボンディングパターン１
Ｄが設けられている。２は所望の回路部を備えた半導体
チップであり、その一方の面（図６では上面）には回路
面とされていて、前記所望の回路部が設けられている。
そして、この半導体チップ２の非回路面（図６では下
面）は適当な導電性接着剤２Ｂの層を介してダイボンデ
ィングパターン１Ｄに接続されている。また、半導体チ
ップ２の回路面とプリント配線板１の回路パターン１Ｃ
との間は、例えば金ワイヤのようなワイヤボンディング
３による接続がなされている。
である。この図６において、１は適当な材質のプリント
配線板であり、その一方の面（図６では上面）には所定
の回路パターン１Ｃおよびダイボンディングパターン１
Ｄが設けられている。２は所望の回路部を備えた半導体
チップであり、その一方の面（図６では上面）には回路
面とされていて、前記所望の回路部が設けられている。
そして、この半導体チップ２の非回路面（図６では下
面）は適当な導電性接着剤２Ｂの層を介してダイボンデ
ィングパターン１Ｄに接続されている。また、半導体チ
ップ２の回路面とプリント配線板１の回路パターン１Ｃ
との間は、例えば金ワイヤのようなワイヤボンディング
３による接続がなされている。
【０００４】図７は、前記第２の従来例に関する説明図
である。この図７において、適当な材質のプリント配線
板１の一方の面（図７では上面）には、所要の回路パタ
ーン（図示されない）に加えて適数のバンプ対応パッド
１Ｅが設けられている。また、所望の回路部を備えた半
導体チップ２の一方の面（図７では下面）は所望の回路
部を有する回路面とされ、その適所には所要の材質のバ
ンプ２Ａが設けられており、これらのバンプ２Ａは前記
プリント配線板１上のバンプ対応パッド１Ｅと接続され
ている。そして、このように搭載された半導体チップ２
を全面的に覆うように封止樹脂６Ａが施されている。な
お、近年においては、その製造コストの観点から、第２
の従来例に当るフリップチップボンディング形式のもの
が多用されてきている。
である。この図７において、適当な材質のプリント配線
板１の一方の面（図７では上面）には、所要の回路パタ
ーン（図示されない）に加えて適数のバンプ対応パッド
１Ｅが設けられている。また、所望の回路部を備えた半
導体チップ２の一方の面（図７では下面）は所望の回路
部を有する回路面とされ、その適所には所要の材質のバ
ンプ２Ａが設けられており、これらのバンプ２Ａは前記
プリント配線板１上のバンプ対応パッド１Ｅと接続され
ている。そして、このように搭載された半導体チップ２
を全面的に覆うように封止樹脂６Ａが施されている。な
お、近年においては、その製造コストの観点から、第２
の従来例に当るフリップチップボンディング形式のもの
が多用されてきている。
【０００５】ところで、前記のような半導体チップの厚
みは一般的には０．４〜０．７ｍｍ程度のものである
が、通常、このようなチップの一方の面だけに所要の回
路が形成されて（即ち、回路面にされて）おり、その他
方の面は基準電位（グランド）面とされている。そし
て、該回路面の縁端部には、対応するプリント配線板や
半導体搭載用パッケージとの間の電気的な接続のための
電極部が形成されている。そして、このようにして形成
された電極部を介して所要の信号接続、電源接続および
グランド接続が実行されることになる。ところで、（前
記された第１の従来例のような）ワイヤボンディング実
装の場合には、半導体チップ２の非回路面（図６におい
ては下面）側とプリント配線板１の上面側とが導電性接
着剤２Ｂによって広く固定されており、このために、該
非回路面側で形成されているＳｉ材部分は電気的に安定
した状態にされている。これに対して、（前記された第
２の従来例のような）フリップチップボンディング実装
の場合には、必要な電気的接続がバンプ２Ａを介して行
われることから、半導体チップ２の非回路面側は微細な
回路部を経由して対応の電極部に通じているだけであ
る。このために、その電気的な安定性に関しては不安が
残ることになる。また、前記半導体チップ２の非回路面
側がいわば外方に向いて接続された状態にあるために、
外方から到来する電磁波等に基づくノイズを受け入れる
アンテナ機能を生じてしまうという不都合がある。更
に、このようにして受け入れられたノイズは半導体チッ
プ２内の回路部に伝播されて、完成した装置が誤動作を
する原因の一つになることがある。
みは一般的には０．４〜０．７ｍｍ程度のものである
が、通常、このようなチップの一方の面だけに所要の回
路が形成されて（即ち、回路面にされて）おり、その他
方の面は基準電位（グランド）面とされている。そし
て、該回路面の縁端部には、対応するプリント配線板や
半導体搭載用パッケージとの間の電気的な接続のための
電極部が形成されている。そして、このようにして形成
された電極部を介して所要の信号接続、電源接続および
グランド接続が実行されることになる。ところで、（前
記された第１の従来例のような）ワイヤボンディング実
装の場合には、半導体チップ２の非回路面（図６におい
ては下面）側とプリント配線板１の上面側とが導電性接
着剤２Ｂによって広く固定されており、このために、該
非回路面側で形成されているＳｉ材部分は電気的に安定
した状態にされている。これに対して、（前記された第
２の従来例のような）フリップチップボンディング実装
の場合には、必要な電気的接続がバンプ２Ａを介して行
われることから、半導体チップ２の非回路面側は微細な
回路部を経由して対応の電極部に通じているだけであ
る。このために、その電気的な安定性に関しては不安が
残ることになる。また、前記半導体チップ２の非回路面
側がいわば外方に向いて接続された状態にあるために、
外方から到来する電磁波等に基づくノイズを受け入れる
アンテナ機能を生じてしまうという不都合がある。更
に、このようにして受け入れられたノイズは半導体チッ
プ２内の回路部に伝播されて、完成した装置が誤動作を
する原因の一つになることがある。
【０００６】
【発明が解決しようとする課題】上記された従来のこの
種の技術には次のような問題点があった。即ち、例えば
前記第２の従来例のようなフリップチップボンディング
実装の場合（図７を参照）には、必要な電気的接続がバ
ンプ２Ａを介して行われることから、半導体チップ２の
非回路面側は微細な回路部を経由して対応の電極部に通
じているだけであり、その電気的な安定性に関して不安
が残るという問題点があった。また、前記半導体チップ
２の非回路面側が外方に向いて接続された状態にあるこ
とから、外方から到来する電磁波等に基づくノイズを受
け入れるアンテナ機能を生じてしまい、更には、このよ
うに受け入れられたノイズが半導体チップ２内の回路部
に伝播されて、完成した装置が誤動作をする原因の一つ
になるという問題点もあった。
種の技術には次のような問題点があった。即ち、例えば
前記第２の従来例のようなフリップチップボンディング
実装の場合（図７を参照）には、必要な電気的接続がバ
ンプ２Ａを介して行われることから、半導体チップ２の
非回路面側は微細な回路部を経由して対応の電極部に通
じているだけであり、その電気的な安定性に関して不安
が残るという問題点があった。また、前記半導体チップ
２の非回路面側が外方に向いて接続された状態にあるこ
とから、外方から到来する電磁波等に基づくノイズを受
け入れるアンテナ機能を生じてしまい、更には、このよ
うに受け入れられたノイズが半導体チップ２内の回路部
に伝播されて、完成した装置が誤動作をする原因の一つ
になるという問題点もあった。
【０００７】この発明は上記された問題点を解決するた
めになされたものであり、フリップチップ実装型の半導
体チップ搭載構造体において、半導体チップの非回路面
側と搭載用のプリント配線板側との接続を、当該半導体
チップ内の回路網を介することなく直接的に行うことが
できるとともに、外部から到来するノイズに対する抵抗
性が大幅に改善された半導体チップ搭載構造体を提供す
ることを目的とするものである。
めになされたものであり、フリップチップ実装型の半導
体チップ搭載構造体において、半導体チップの非回路面
側と搭載用のプリント配線板側との接続を、当該半導体
チップ内の回路網を介することなく直接的に行うことが
できるとともに、外部から到来するノイズに対する抵抗
性が大幅に改善された半導体チップ搭載構造体を提供す
ることを目的とするものである。
【０００８】
【課題を解決するための手段】この発明に係る半導体チ
ップ搭載構造体はフリップチップ実装型のものであっ
て、前記半導体チップ（２）の回路形成面が搭載用のプ
リント配線板（１）の上面に対向するように配置されて
おり、前記半導体チップの回路形成面に対向する回路非
形成面（上面）から、前記搭載用のプリント配線板の上
面適所（パッド１Ｂ）に向けて導電性の接続（ワイヤボ
ンディング３）がなされていることを特徴とするもので
ある。
ップ搭載構造体はフリップチップ実装型のものであっ
て、前記半導体チップ（２）の回路形成面が搭載用のプ
リント配線板（１）の上面に対向するように配置されて
おり、前記半導体チップの回路形成面に対向する回路非
形成面（上面）から、前記搭載用のプリント配線板の上
面適所（パッド１Ｂ）に向けて導電性の接続（ワイヤボ
ンディング３）がなされていることを特徴とするもので
ある。
【０００９】
【作用】この発明に係る上記フリップチップ実装型の半
導体チップ搭載構造体は、半導体チップ（２）の回路形
成面が搭載用のプリント配線板（１）の上面に対向する
ように配置されており、前記半導体チップの回路形成面
に対向する回路非形成面（上面）から、前記搭載用のプ
リント配線板の上面適所（パッド１Ｂ）に向けて導電性
の接続（ワイヤボンディング３）がなされていることを
構成上の特徴とするものである。そして、このような構
成上の特徴のために、半導体チップの非回路面側とプリ
ント配線板側との接続が、チップ内の回路網を介するこ
となく、直接的に行うことが可能になる。また、チップ
の非回路面と例えばプリント配線板とが直接的には接す
ることがないフリップチップボンディング実装において
も、前記プリント配線板との電気的な接続が可能にな
り、その接続部の抵抗をチップ内の回路網のそれよりも
低くすることが可能になる。このために、外部からのノ
イズを受けたとしても、このノイズがチップ内の回路網
内に伝播されることはなく、プリント配線板側に直接伝
播されてしまい、前記チップにおける誤動作が的確に防
止される。なお、前記の非回路面を電源電位にはできな
いけれども、安定大容量の電源ソースとして活用するこ
とが可能であり、設計の自由度が上がるという利点があ
る。そして、封止樹脂として使用されるものが導電ペー
ストであるときには、所要の放熱手段を装着することが
容易になり、特にハイパワーのＩＣを実装するためには
有利である。
導体チップ搭載構造体は、半導体チップ（２）の回路形
成面が搭載用のプリント配線板（１）の上面に対向する
ように配置されており、前記半導体チップの回路形成面
に対向する回路非形成面（上面）から、前記搭載用のプ
リント配線板の上面適所（パッド１Ｂ）に向けて導電性
の接続（ワイヤボンディング３）がなされていることを
構成上の特徴とするものである。そして、このような構
成上の特徴のために、半導体チップの非回路面側とプリ
ント配線板側との接続が、チップ内の回路網を介するこ
となく、直接的に行うことが可能になる。また、チップ
の非回路面と例えばプリント配線板とが直接的には接す
ることがないフリップチップボンディング実装において
も、前記プリント配線板との電気的な接続が可能にな
り、その接続部の抵抗をチップ内の回路網のそれよりも
低くすることが可能になる。このために、外部からのノ
イズを受けたとしても、このノイズがチップ内の回路網
内に伝播されることはなく、プリント配線板側に直接伝
播されてしまい、前記チップにおける誤動作が的確に防
止される。なお、前記の非回路面を電源電位にはできな
いけれども、安定大容量の電源ソースとして活用するこ
とが可能であり、設計の自由度が上がるという利点があ
る。そして、封止樹脂として使用されるものが導電ペー
ストであるときには、所要の放熱手段を装着することが
容易になり、特にハイパワーのＩＣを実装するためには
有利である。
【００１０】
【実施例】図１は、この発明の第１の実施例に係る半導
体チップ搭載構造体の斜視図である。また、図２は、上
記第１の実施例に係る構造体の断面図である。これらの
図１および図２において、１は適当な材質のプリント配
線板であり、その一方の面（図１および２では上面）に
は、バンプ接続用プリント回路１Ａおよびパッド１Ｂが
設けられている。２は所望の回路部を備えた半導体チッ
プであり、その一方の面（図１および２では上面）は非
回路面（好適には、アルミニウムや金のような、ワイヤ
ボンディングのために有利な金属皮膜が形成される）と
されており、その他方の面は前記所望の回路部を有する
回路面とされていて、その適所には所要の材質のバンプ
２Ａが設けられている。これらのバンプ２Ａはプリント
配線板１上の対応するプリント回路１Ａと接続されてい
る。そして、半導体チップ２の非回路面の適所とプリン
ト配線板１上のパッド１Ｂとは、例えば金ワイヤのよう
な所望の導電線（ワイヤボンディング３）によって相互
に接続されている。なお、この第１の実施例において
は、単一の導電線（ワイヤボンディング３）が使用され
た場合が示されているけれども、これに限らず設計上の
許容の範囲において、任意所望の本数の導電線（ワイヤ
ボンディング３）を使用することができる。むしろ、そ
の使用本数が増えれば、これにつれて装置の電気的安定
性も増大することになる。即ち、仮に外部からのノイズ
を受けることがあったとしても、導電線（ワイヤボンデ
ィング３）使用本数が多いときには、このノイズが半導
体チップ２内の回路網に流れることは殆どなくなり、プ
リント配線板１側に直接流れ込むという利点が得られる
ことになる。
体チップ搭載構造体の斜視図である。また、図２は、上
記第１の実施例に係る構造体の断面図である。これらの
図１および図２において、１は適当な材質のプリント配
線板であり、その一方の面（図１および２では上面）に
は、バンプ接続用プリント回路１Ａおよびパッド１Ｂが
設けられている。２は所望の回路部を備えた半導体チッ
プであり、その一方の面（図１および２では上面）は非
回路面（好適には、アルミニウムや金のような、ワイヤ
ボンディングのために有利な金属皮膜が形成される）と
されており、その他方の面は前記所望の回路部を有する
回路面とされていて、その適所には所要の材質のバンプ
２Ａが設けられている。これらのバンプ２Ａはプリント
配線板１上の対応するプリント回路１Ａと接続されてい
る。そして、半導体チップ２の非回路面の適所とプリン
ト配線板１上のパッド１Ｂとは、例えば金ワイヤのよう
な所望の導電線（ワイヤボンディング３）によって相互
に接続されている。なお、この第１の実施例において
は、単一の導電線（ワイヤボンディング３）が使用され
た場合が示されているけれども、これに限らず設計上の
許容の範囲において、任意所望の本数の導電線（ワイヤ
ボンディング３）を使用することができる。むしろ、そ
の使用本数が増えれば、これにつれて装置の電気的安定
性も増大することになる。即ち、仮に外部からのノイズ
を受けることがあったとしても、導電線（ワイヤボンデ
ィング３）使用本数が多いときには、このノイズが半導
体チップ２内の回路網に流れることは殆どなくなり、プ
リント配線板１側に直接流れ込むという利点が得られる
ことになる。
【００１１】図３は、この発明の第２の実施例に係る半
導体チップ搭載構造体の断面図である。この図３におい
て、適当な材質のプリント配線板１の一方の面（図３で
は上面）には、バンプ接続用プリント回路１Ａおよびグ
ランドパターン４が設けられている。所望の回路部を備
えた半導体チップ２の一方の面（図３では下面）は所望
の回路部を有する回路面とされ、その適所には所要の材
質のバンプ２Ａが設けられており、これらのバンプ２Ａ
はプリント配線板１上の対応するプリント回路１Ａと接
続されている。そして、このように搭載された半導体チ
ップ２の周囲はある所定の絶縁性樹脂５によるポッティ
ング操作等に基づいて樹脂封止がなされ、この後で、銅
ペーストまたは銀ペーストのような良好な導電性の樹脂
６によって全体的に被覆される。なお、このときの導電
性の樹脂６は、半導体チップ２の非回路面側（図３にお
ける上面側）とプリント配線板１の一方の面（図３では
上面）適所におけるグランドパターン４との間の電気的
な接続のためのものであり、両者の広い範囲での電気的
な接続がこれによって達成可能にされている。なお、こ
のときの導電性樹脂６の形成については、例えばディス
ペンサを用いるやり方によって容易に実施することがで
きる。また、この第２の実施例の場合において、半導体
チップ２の非回路面側が電源電位に相当するものである
ときには、これをプリント配線板１の電源パターン（図
示されない）側に接続させるだけでよい。そして、この
ような場合には大容量の給電が可能になり、ハイパワー
ＩＣのような特定の半導体チップを実装するために好適
である。
導体チップ搭載構造体の断面図である。この図３におい
て、適当な材質のプリント配線板１の一方の面（図３で
は上面）には、バンプ接続用プリント回路１Ａおよびグ
ランドパターン４が設けられている。所望の回路部を備
えた半導体チップ２の一方の面（図３では下面）は所望
の回路部を有する回路面とされ、その適所には所要の材
質のバンプ２Ａが設けられており、これらのバンプ２Ａ
はプリント配線板１上の対応するプリント回路１Ａと接
続されている。そして、このように搭載された半導体チ
ップ２の周囲はある所定の絶縁性樹脂５によるポッティ
ング操作等に基づいて樹脂封止がなされ、この後で、銅
ペーストまたは銀ペーストのような良好な導電性の樹脂
６によって全体的に被覆される。なお、このときの導電
性の樹脂６は、半導体チップ２の非回路面側（図３にお
ける上面側）とプリント配線板１の一方の面（図３では
上面）適所におけるグランドパターン４との間の電気的
な接続のためのものであり、両者の広い範囲での電気的
な接続がこれによって達成可能にされている。なお、こ
のときの導電性樹脂６の形成については、例えばディス
ペンサを用いるやり方によって容易に実施することがで
きる。また、この第２の実施例の場合において、半導体
チップ２の非回路面側が電源電位に相当するものである
ときには、これをプリント配線板１の電源パターン（図
示されない）側に接続させるだけでよい。そして、この
ような場合には大容量の給電が可能になり、ハイパワー
ＩＣのような特定の半導体チップを実装するために好適
である。
【００１２】図４は、この発明の第３の実施例に係る半
導体チップ搭載構造体の断面図である。この図４におい
ても、前記図３における発明の第２の実施例の場合と同
様に、適当な材質のプリント配線板１の上面にはバンプ
接続用プリント回路１Ａおよびグランドパターン４が設
けられている。また、半導体チップ２の下面は所望の回
路部を有する回路面とされ、適所には所要材質のバンプ
２Ａが設けられており、これらのバンプ２Ａはプリント
配線板１上の対応するプリント回路１Ａと接続されてい
る。そして、このように搭載された半導体チップ２の周
囲はある所定の絶縁性樹脂５によるポッティング操作等
に基づいて樹脂封止がなされ、この後で、良好な導電性
の樹脂６によって全体的に被覆されている。前述された
ように、この導電性樹脂６は、半導体チップ２の非回路
面側とプリント配線板１の一方の面におけるグランドパ
ターン４との間の電気的な接続のためのものであり、両
者の広い範囲での電気的な接続がこれによって達成可能
にされている。更に、この導電性樹脂６の上面には所定
の放熱器７が設置されており、装置全体としての放熱性
が著しく改善するようにされている。なお、この第３の
実施例においても、前述された第２の実施例の場合と同
様に、半導体チップ２の非回路面側が電源電位に相当し
ているときには、これをプリント配線板１の電源パター
ン側に接続させるだけでよい。そして、このようにする
ことで大容量の給電が可能になり、ハイパワーＩＣのよ
うな半導体チップを実装するために好適である。
導体チップ搭載構造体の断面図である。この図４におい
ても、前記図３における発明の第２の実施例の場合と同
様に、適当な材質のプリント配線板１の上面にはバンプ
接続用プリント回路１Ａおよびグランドパターン４が設
けられている。また、半導体チップ２の下面は所望の回
路部を有する回路面とされ、適所には所要材質のバンプ
２Ａが設けられており、これらのバンプ２Ａはプリント
配線板１上の対応するプリント回路１Ａと接続されてい
る。そして、このように搭載された半導体チップ２の周
囲はある所定の絶縁性樹脂５によるポッティング操作等
に基づいて樹脂封止がなされ、この後で、良好な導電性
の樹脂６によって全体的に被覆されている。前述された
ように、この導電性樹脂６は、半導体チップ２の非回路
面側とプリント配線板１の一方の面におけるグランドパ
ターン４との間の電気的な接続のためのものであり、両
者の広い範囲での電気的な接続がこれによって達成可能
にされている。更に、この導電性樹脂６の上面には所定
の放熱器７が設置されており、装置全体としての放熱性
が著しく改善するようにされている。なお、この第３の
実施例においても、前述された第２の実施例の場合と同
様に、半導体チップ２の非回路面側が電源電位に相当し
ているときには、これをプリント配線板１の電源パター
ン側に接続させるだけでよい。そして、このようにする
ことで大容量の給電が可能になり、ハイパワーＩＣのよ
うな半導体チップを実装するために好適である。
【００１３】図５は、この発明の第４の実施例に係るＴ
ＡＢ型の半導体チップ搭載構造体の断面図である。この
図５において、プリント配線板１の上面適所にはいずれ
も導電性のパッド１Ｂおよびプリント回路パターン８が
設けられており、これらの上側には、フィルムキャリア
９とリードフレーム１１との重畳したものが設けられて
いる。そして、これらのフィルムキャリア９およびリー
ドフレーム１１を貫通して後述の孔部１０が設けられて
いる。半導体ピッチ２の非回路面側はバンプ２Ａを介し
てフィルムキャリア９側に接続されており、また、この
バンプ２Ａが設けられた面の側は適当な封止樹脂１２を
もって封止されている。更に、前記半導体ピッチ２の非
回路面側の適所は、ワイヤボンディング３により、孔部
１０を通して半導体ピッチ２のパッド１Ｂに接続されて
いる。
ＡＢ型の半導体チップ搭載構造体の断面図である。この
図５において、プリント配線板１の上面適所にはいずれ
も導電性のパッド１Ｂおよびプリント回路パターン８が
設けられており、これらの上側には、フィルムキャリア
９とリードフレーム１１との重畳したものが設けられて
いる。そして、これらのフィルムキャリア９およびリー
ドフレーム１１を貫通して後述の孔部１０が設けられて
いる。半導体ピッチ２の非回路面側はバンプ２Ａを介し
てフィルムキャリア９側に接続されており、また、この
バンプ２Ａが設けられた面の側は適当な封止樹脂１２を
もって封止されている。更に、前記半導体ピッチ２の非
回路面側の適所は、ワイヤボンディング３により、孔部
１０を通して半導体ピッチ２のパッド１Ｂに接続されて
いる。
【００１４】
【発明の効果】以上詳細に説明されたように、この発明
に係るフリップチップ実装型の半導体チップ搭載構造体
は、半導体チップ（２）の回路形成面が搭載用のプリン
ト配線板（１）の上面に対向するように配置されてお
り、前記半導体チップの回路形成面に対向する回路非形
成面（上面）から、前記搭載用のプリント配線板の上面
適所（パッド１Ｂ）に向けて導電性の接続（ワイヤボン
ディング３）がなされていることを特徴とするものであ
る。そして、このような特徴を備えたこの発明に係る半
導体チップ搭載構造体によれば、例えば妨害性の電磁波
のような外部到来型のノイズに対する抵抗性が高い構造
のものにすることが可能になり、前記外部からのノイズ
に基づく装置全体の誤動作の生起が確実に防止されると
ともに、当該装置の設計の自由度も大幅に改善されると
いう効果が奏せられる。
に係るフリップチップ実装型の半導体チップ搭載構造体
は、半導体チップ（２）の回路形成面が搭載用のプリン
ト配線板（１）の上面に対向するように配置されてお
り、前記半導体チップの回路形成面に対向する回路非形
成面（上面）から、前記搭載用のプリント配線板の上面
適所（パッド１Ｂ）に向けて導電性の接続（ワイヤボン
ディング３）がなされていることを特徴とするものであ
る。そして、このような特徴を備えたこの発明に係る半
導体チップ搭載構造体によれば、例えば妨害性の電磁波
のような外部到来型のノイズに対する抵抗性が高い構造
のものにすることが可能になり、前記外部からのノイズ
に基づく装置全体の誤動作の生起が確実に防止されると
ともに、当該装置の設計の自由度も大幅に改善されると
いう効果が奏せられる。
【図１】 この発明の第１の実施例に係る半導体チップ
搭載構造体の斜視図である。
搭載構造体の斜視図である。
【図２】 上記第１の実施例に係る構造体の断面図であ
る。
る。
【図３】 この発明の第２の実施例に係る半導体チップ
搭載構造体の断面図である。
搭載構造体の断面図である。
【図４】 この発明の第３の実施例に係る半導体チップ
搭載構造体の断面図である。
搭載構造体の断面図である。
【図５】 この発明の第４の実施例に係る半導体チップ
搭載構造体の断面図である。
搭載構造体の断面図である。
【図６】 従来のこの種の技術（第１の従来例）に関す
る説明図である。
る説明図である。
【図７】 従来のこの種の技術（第２の従来例）に関す
る別の説明図である。
る別の説明図である。
１−−プリント配線板；１Ａ−−バンプ接続用プリント
回路；１Ｂ−−パッド；２−−半導体チップ；２Ａ−−
バンプ；３−−ワイヤボンディング。
回路；１Ｂ−−パッド；２−−半導体チップ；２Ａ−−
バンプ；３−−ワイヤボンディング。
Claims (1)
- 【請求項１】フリップチップ実装型の半導体チップ搭載
構造体であって：前記半導体チップの回路形成面が搭載
用のプリント配線板の上面に対向するように配置されて
おり；前記半導体チップの回路形成面に対向する回路非
形成面から、前記搭載用のプリント配線板の上面適所に
向けて導電性の接続がなされている；ことを特徴とする
半導体チップ搭載構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5177498A JPH0714882A (ja) | 1993-06-25 | 1993-06-25 | 半導体チップ搭載構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5177498A JPH0714882A (ja) | 1993-06-25 | 1993-06-25 | 半導体チップ搭載構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714882A true JPH0714882A (ja) | 1995-01-17 |
Family
ID=16031961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5177498A Pending JPH0714882A (ja) | 1993-06-25 | 1993-06-25 | 半導体チップ搭載構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714882A (ja) |
-
1993
- 1993-06-25 JP JP5177498A patent/JPH0714882A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| KR100583494B1 (ko) | 반도체패키지 | |
| US6326244B1 (en) | Method of making a cavity ball grid array apparatus | |
| US6365963B1 (en) | Stacked-chip semiconductor device | |
| KR100714917B1 (ko) | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 | |
| US6080931A (en) | Semiconductor package | |
| US6638792B2 (en) | Method for fabricating BOC semiconductor package | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| US6864588B2 (en) | MCM package with bridge connection | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US6184567B1 (en) | Film capacitor and semiconductor package or device carrying same | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH0714882A (ja) | 半導体チップ搭載構造体 | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
| US20030057569A1 (en) | Semiconductor device | |
| JP2841825B2 (ja) | 混成集積回路 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| JP2763234B2 (ja) | 半導体装置 | |
| JP3645701B2 (ja) | 半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| KR19990033212A (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPH0685102A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050131 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Written amendment |
Effective date: 20051110 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |