JPH07147742A

JPH07147742A - バッテリィ・バック・アップ・ユニットを制御する装置

Info

Publication number: JPH07147742A
Application number: JP20611193A
Authority: JP
Inventors: Jr Patrick A Cerra; パトリック・アンジェロ・セーラ・ジュニア; Sr Charles V Zenz; チャールス・バーノン・ゼンツ・シニア
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-10-26
Filing date: 1993-08-20
Publication date: 1995-06-06
Anticipated expiration: 2013-11-18
Also published as: EP0594972A2; JP2825118B2; US5432386A

Abstract

(57)【要約】（修正有）【目的】ラックのＡＣパワー停止状態時に、ラックの緊
急パワー・オフ状態時にそして正規のラック・パワー・
ダウン状態時に、このラックに装着された装置に関連す
るバッテリィ・バック・アップ・ユニットを制御する。【構成】ラックの緊急パワー・オフ状態若しくは正規の
ラックパワー・ダウン状態が存在するごとに、バッテリ
ィ・バック・アップ・ユニットをリレートラック３０６
により滅勢し、これによりバッテリィ・バック・アップ
・ユニットのパワーが、不必要に引き出されない。ラッ
ク筺体の設計を変更することなく、特殊でない信号３０
１，３０２を使用し、バッテリィ・バック・アップ・ユ
ニットの制御機能を達成する。上記の特殊でない信号と
は、商業的に入手可能なラック筺体における装置レベル
のバッテリ・バック・アップ・ユニットのスイッチング
以外の目的のために発生されそして使用される信号であ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ラックのＡＣパワー停
止状態、ラックの緊急パワー・オフ（ＥＰＯ）状態及び
正規のラック・パワー・ダウン状態の時に、このラック
に装着された装置に関連するバッテリィ・バック・アッ
プ・ユニット（ＢＢＵ）を制御するための方法及び装置
（制御回路）に関する。ラックに装着された装置の例
は、テープ・ドライブ、ハード・ディスク及びプロセッ
サ等であり、そしてこれらは、汎用ディジタル・コンピ
ュ−タ・システムにおいては代表的にはラックに装着さ
れている。

【０００２】更に具体的に述べるならば、本発明は、ラ
ックのＡＣパワー停止状態と、ラックのＥＰＯ状態及び
正規のラック・パワー・ダウン状態の両方とを区別する
ことができ、（１）ＡＣパワー停止状態が生じるごとに
デバイスＢＢＵ制御回路にデバイス・パワーを供給さ
せ、そして（２）ラックＥＰＯ状態若しくは正規のラッ
ク・パワー・ダウン状態が生じるごとにデバイスＢＢＵ
を滅勢するためのデバイスＢＢＵ制御回路に関する。

【０００３】

【従来の技術】バッテリィ・バック・アップ型で且つイ
ンターラプト不能の電源は、この分野で周知であり、例
えば１９８７年７月２３日に特許され、名称がＧｅｎｅ
ｒａｌＰｕｒｐｏｓｅＵｎｉｎｔｅｒｒｕｐｔｉｂｌ
ｅＰｏｗｅｒＳｕｐｐｌｙであるＥｐｓｔｅｉｎの
米国特許第４，６７５，５３８号に示されている。この
ような電源は、主電源（例えば商業的な電源）の故障の
間にスイッチ・オンされ、そして例えば雑音、サージ等
により誘起される過渡現象を補償するために主電源と並
列に動作されるバッテリィ・バック・アップ能力を有す
ることができる。

【０００４】又他の型の方法及び装置が知られており、
これらは、（１）システム全体に、（２）構築されたシ
ステム・コンポーネント（例えばシステムを構成するラ
ック及び他の型のモジュール）に、そしてラック内に含
まれる個々のデバイスに対する連続的なパワーの供給を
確実にするバッテリィ・バック・アップ能力に依存す
る。このような方法及び装置の例は、マルチ・レベル・
パワー分配システム、電話回路網及びコンピュータ・シ
ステムにおいて使用されるものを含み、そしてこれらの
幾つかは、以下に述べる米国特許に示されている。

【０００５】特に、１９８１年１月１７日に特許され、
名称がＰｏｗｅｒＤｉｓｔｒｉｂｕｔｉｏｎＳｙｓ
ｔｅｍであるＮｏｕｅｔの米国特許第４，４２６，５８
７号は、システムのラック・レベルにパワーを与える、
バッテリィ・バック・アップで電源のラック・レベル・
セットを含むマルチ・レベルの電源分配システムを示
す。

【０００６】１９８６年５月６日に特許され、名称がＣ
ａｓｓｅｔｔｅＴｙｐｅＳｅｍｉｃｏｎｄｕｃｔｏ
ｒＭｅｍｏｒｙＤｅｖｉｃｅであるＳａｉｔｏｈの
米国特許第５，５８７，６４０号は、バッテリィ・バッ
ク・アップＲＡＭを含むカセット型のメモリ装置を示
す。

【０００７】１９８８年７月１２日に特許され、名称が
ＣｏｍｐｕｔｅｒＰｏｗｅｒＳｙｓｔｅｍであるＭ
ａｒｒｉｎｇｔｏｎ等の米国特許第４，７５７，５０５
号は、主電源が回復されると、正規の動作が再開始され
るように、コンピュータの制御可能なシャット・ダウン
を容易にする補助電源を含むバック・アップ・コンピュ
ータ・パワー・システムを示している。

【０００８】１９８５年７月９日に特許され、名称がＳ
ｅｌｆ−ｄｉａｇｎｏｓｔｉｃｒｅｄｕｎｄａｎｔ
ＭｏｄｕｌａｒであるＮｅｌｓｏｎ等の米国特許第４，
５２８，４５８号は、複数個のモジュールのうち少なく
とも１つが、モジュールの故障を検出する装置を有する
冗長性のモジュラー電源を示している。

【０００９】１９８７年９月１日に特許され、名称がＭ
ｏｄｕｌａｒＥｌｅｃｔｒｏｎｉｃＰｏｗｅｒＳ
ｕｐｐｌｙであるＭａｔｏｕｋ等の米国特許第４，６９
１，２７４号は、コンピュータ・システムでの使用に適
する、信頼性の高いモジュラー電子的電源を示す。

【００１０】１９８６年９月３０日に特許され、名称が
ＥｌｅｃｒｏｎｉｃＥｎｅｒｇｙＡｎｄＰｏｗｅｒ
ＭｏｎｉｔｏｒｉｎｇＡｐｐａｒａｔｕｓであるＢ
ａｔｔｏｃｌｅｔｔｉ等の米国特許第４，６１５，００
９号及び１９８８年１２月１８日に特許され、名称がｍ
ｏｄｕｌａｒｉｚｅｄＳｏｌｉｄＳｔａｔｅＲｅｇ
ｉｓｔｅｒであるＰｈｉｌｐｏｔの米国特許第４，７９
１，３６２号は、複数個の電気的エネルギ及びパワー・
パラメータをモニタ及び測定するアセンブリを示す。

【００１１】バッテリ・バック・アップ制御及びモニタ
・システムを含むバッテリ・バック・アップ性能を含む
従来のシステムを示す上記特許は、ラックのＡＣパワー
停止状態時に、ラックのＥＰＯ状態時に、そして正規の
ラック・パワー・ダウン状態時に，このラックに装着さ
れた装置（デバイス）に関連するＢＢＵを制御する方法
及び装置を開示若しくは教示していない。これらの状態
を本明細書では，ラック・パワー状態と呼ぶ。

【００１２】上述のラック・パワー状態に基づくこのよ
うな制御を行う能力は、（１）ＡＣパワー停止状態が生
じるごとに、このラックに装着されたデバイスに関連す
るＢＢＵがデバイス・パワーを供給出来るようにするた
めに、そして（２）ラックＥＰＯ状態若しくは正規のラ
ック・パワー・ダウン状態が生じるごとに、デバイスＢ
ＢＵを滅勢するために望ましい。

【００１３】最近の、ラックに装着されるバッテリィ・
バック・アップ装置（即ちバッテリィ・バック・アップ
（ＢＢＵ）機能を備えた装置）は、ラックのＥＰＯ状態
若しくは正規のラック・パワー・ダウン状態と、ラック
のＡＣパワー停止状態とを区別することができない。従
って、商業的に入手可能なラック筺体（ＢＢＵ機能を有
する装置を格納し且つこれに接続される筺体）は、正規
のラック・パワー・ダウン状態若しくはラックＥＰＯ状
態に遭遇すると、このラックに装着されているバッテリ
ィ・バック・アップ装置のＢＢＵは、手動的に滅勢され
るまでデバイス・パワーを供給し続ける。

【００１４】（１）ＥＰＯスイッチ及びＢＢＵ機能を有
し、そして（２）デバイスのＥＰＯスイッチが押され続
けられていることと、デバイスへのパワーが中断されて
いることとを区別することができる装置自体は周知であ
るが，このような能力をデバイス自体を越えて少なくと
もラック・レベルへのシステム階層にまで拡大すること
は知られていない。

【００１５】従って、ラックＥＰＯ状態若しくは正規の
ラック・パワー・ダウン状態を、ラックのＡＣパワー・
停止状態から自動的に区別し、その結果（１）正規のラ
ック・パワー・オフ状態時及びラックＥＰＯ状態時に、
ＢＢＵ機能を有するこのラックに装着されたデバイスの
ＢＢＵが不必要に引き出されることがなく、そして
（２）ラックのＡＣパワーの故障の間、このラックに設
けられたバテッリィ・バック・アップ装置を、ＢＢＵパ
ワーが付勢できるようにする、方法及び装置を提供する
ことが望ましい。

【００１６】本発明で用いる商業的に入手可能なラック
筺体の例は、ＩＢＭ（インターナショナル・ビジネス・
マシーンズ・コーポレーションの登録商標）社により製
造されている９３０９ラック筺体であり、そしてこれ
は、ＩＢＭパブリケーション、ＧＡ２４−４１０３−０
４の９３０９ＲａｃｋＥｎｃｌｏｓｕｒｅＧｅｎｅ
ｒａｌＩｎｆｏｒｍａｔｉｏｎＡｎｄＳｉｔｅ
ＰｒｅｐａｒａｔｉｏｎＧｕｉｄｅ（Ｍｏｄｅｌｓ１
ａｎｄ２）に示されている。

【００１７】この例示的なＩＢＭ９３０９ラック筺体で
は、ラックにインストールされる装置に対してコミュニ
ケーションする手段がないこと、ラック・レベルのＥＰ
Ｏ状態が存在すること、若しくは正規のラック・シャッ
ト・ダウン状態、即ち或る所定のデバイスＢＢＵ機能が
滅勢されることが望ましい状態が存在することが明らか
である。

【００１８】

【発明が解決しようとする課題】従って、ラック筺体の
設計を変更せずに、及び／若しくはラック自体を動作さ
せるのに現在使用されている以外の信号を発生すること
なく上述のデバイスＢＢＵ制御機能を達成する方法及び
装置を提供することが望ましい。

【００１９】実際において、システム階層のデバイス・
レベルに対してラックのパワー状態の連絡をサポート
し、そして商業的に入手可能なラックに現存する特殊で
ない信号を利用して目的デバイスのＢＢＵ機能を達成す
る方法及び装置を提供することが望ましい。語句"特殊
でない信号"は、例えば上述のＩＢＭ９３０９ラック筺
体のような商業的に入手可能なラック筺体においてデバ
イス・レベルのＢＢＵ切り換え以外の目的のために発生
されそして使用される信号を意味する。

【００２０】

【課題を解決するための手段】本発明の主な目的は、ラ
ックのＡＣパワー停止状態時に、ラックの緊急パワー・
オフ（ＥＰＯ）状態時に、及び正規のラック・パワー・
ダウン状態時に、このラックに装着されたデバイス（装
置）に関連されたバッテリィ・バック・アップ・ユニッ
ト（ＢＢＵ）を制御する方法及び装置を提供することで
ある。

【００２１】本発明の他の目的は、ラックのＡＣパワー
停止状態が存在するごとに、このラックに装着されてい
る装置に関連するＢＢＵがデバイス・パワーを供給する
ようにし、ラックのＥＰＯ状態若しくは正規のラック・
パワー・ダウン状態が存在するごとに、デバイスＢＢＵ
を滅勢して、その結果ＢＢＵパワーがこのような状態の
もとで不必要に引き出されないようにする方法及び装置
を提供することである。

【００２２】本発明の更に他の目的は、システム階層の
デバイス・レベルにおけるプラクティス及び／若しくは
インストレイションに適合し、そしてラックのＥＰＯ状
態若しくは正規のラック・パワー・ダウン状態を、ラッ
クのＡＣパワー停止状態から自動的に区別する方法及び
装置を提供することである。

【００２３】本発明の更に他の目的は、既存のラック筺
体の設計を変更することなく、及び／若しくはラック筺
体自体を動作させるのに現在使用されている信号以外の
信号を発生することなく、上述のデバイスのＢＢＵ制御
機能を達成する方法及び装置を提供することである。

【００２４】本発明の更に他の目的は、システム階層の
インストールされたデバイス・レベルに対するラック・
パワー状態のコミュニケーションをサポートし，そして
上述のように商業的に入手可能なラック筺体に現存する
特殊でない信号を利用して，目的の装置（デバイス）の
ＢＢＵ制御を達成する方法及び装置を提供することであ
る。

【００２５】ラックのＡＣパワー停止状態時に，ラック
の緊急パワー・オフ（ＥＰＯ）状態時に、若しくは及び
正規のラック・パワー・ダウン状態時に、このラックに
装着された装置に関連するバッテリィ・バック・アップ
・ユニット（ＢＢＵ）を制御する方法及び装置であり、
そしてこの方法及び装置は、（ａ）ラックのＡＣパワー
停止状態と、ラックのＥＰＯ状態及び正規のラック・パ
ワー・ダウン状態の両方との間を区別する手段と、そし
て（ｂ）ラックのＥＰＯ状態若しくは正規のラック・パ
ワー・ダウン状態が存在するごとに，ＢＢＵを滅勢する
手段とを有する。

【００２６】本発明の１つの実施例に従うと、上記の区
別をする手段は、ラックのＡＣパワー停止状態、ラック
のＥＰＯ状態若しくは正規のラック・パワー・ダウン状
態が存在するごとにステートを変更する第１信号、及び
ＡＣパワー停止状態が存在する時のみステートを変更す
る第２信号を含む、或る特殊でないラック信号（これは
ラックごとに異なってもよくそしてラックの設計にも依
存する）をモニターする手段と、そして上記モニター手
段に結合され、バッテリィ・バック・アップを必要とし
ないラック・パワー状態が存在するか否かを調べる手段
とを含む。

【００２７】本発明を前記ＩＢＭ９３０９ラック筺体を
用いて実現する場合に利用される信号は、ＩＢＭ主制御
コンポーネント（ＰＣＣ）が発生する遅延されたパワー
・オン（ＤＰＯ）信号（即ち上記第１信号）及び＋５Ｖ
のＰＣＣバイアス電圧信号（即ち上記第２信号）であ
り、これらの信号は、上記参照された文献において説明
されている。

【００２８】バッテリィ・バック・アップを必要としな
いラック・パワー状態が存在することが判明すると、Ｂ
ＢＵを滅勢する手段（本発明に従うと、ラックＥＰＯ状
態若しくは正規のラック・パワー・ダウン状態が存在す
るごとに滅勢される）が働き、そしてこれは、本発明の
実施例では、所定のデバイスＢＢＵと一列のラッチ・リ
レーへ結合されたリレー駆動手段を使用して実現され
る。リレー駆動手段は、バッテリィ・バック・アップを
要求しないラック・パワー状態が存在するごとに、ＢＢ
Ｕを滅勢するように上記ラッチ・リレーをリセットする
為に用いられる。

【００２９】更に、後述する本発明の実施例に従うと、
ラックのＡＣパワー停止状態が存在するごとに、ＢＢＵ
がこれに関連するデバイスにパワーを供給できるように
するセット状態に、ラッチ・リレーを保持するためにリ
レー駆動手段が使用されうる。

【００３０】本発明の他の態様によると、新規な回路の
一部分として、上記特殊でないラック信号のセットに関
連される可能な競合状態を防止する手段が使用されう
る。このような手段は、例えば、正規のパワー・ダウン
・シーケンスが完了される前にＡＣパワーの故障が検出
された時に、正規のラック・パワー・ダウン・シーケン
スの間にＢＢＵが滅勢されるのを防止するために必要と
される。

【００３１】本発明の他の実施例に従うと、ラックのＡ
Ｃパワー停止状態時、ラックのＥＰＯ状態時、及び正規
のラックのパワー・ダウン状態時に、このラック筺体に
装着されているバッテリィ・バック・アップ装置のＢＢ
Ｕ部分を制御するバッテリィ・バック・アップ・ユニッ
ト（ＢＢＵ）制御回路は、以下のような１組の特殊でな
いラック信号がラック筺体内で発生される状況のもとで
説明される。この１組のラック信号は、ラックのＡＣパ
ワー停止状態、ラックのＥＰＯ状態若しくは正規のラッ
ク・パワー・ダウン状態が存在するごとに、ステートを
変更する第１の特殊でない信号、及びＡＣパワー停止状
態のみが存在するごとにステートを変更する第２の特殊
でない信号を含む。

【００３２】この点において、バッテリィ・バック・ア
ップ・ユニット制御回路は、（ａ）第１の特殊でない信
号がステートを変えるごとに、第１ステート信号を第１
の信号エキスパンダ手段に結合する手段と、（ｂ）第２
の特殊でない信号がステートを変えるごとに、第２ステ
ート信号を第２の信号エキスパンダ手段に結合する手段
と、（ｃ）第１ステート信号に応答して、時間ｔ１の後
に第１のアナライザ制御信号を出力する第１の信号エキ
スパンダ手段と、（ｄ）第２のステート信号に応答し
て、時間ｔ２（ここで時間ｔ２は時間ｔ１よりも長い）
の後に第２のアナライザ制御信号を出力する第２の信号
エキスパンダ手段と、（ｅ）第１及び第２のアナライザ
制御信号に応答して、ラックのＥＰＯ状態若しくは正規
のラック・パワー・ダウン状態が存在するごとに、ＢＢ
Ｕを滅勢する第１の出力信号を発生し、そしてラックＡ
Ｃパワー停止状態が存在するごとに，デバイスへのＢＢ
Ｕのパワー供給をさせる第２出力信号を発生するアナラ
イザ手段と、（ｆ）アナライザ手段に結合され、第１出
力信号に応答してＢＢＵを滅勢し、そして第２出力信号
に応答してデバイスへのＢＢＵのパワー供給をさせるＢ
ＢＵ制御手段とを含む。

【００３３】上述の手段を含みうるラック・パワー状態
時に、ラックに装着されたデバイスに関連するＢＢＵを
制御する方法も又本発明の意図する範囲に入る。

【００３４】例えば、本発明は、ラックのＡＣパワー停
止状態時に、ラックのＥＰＯ状態時に、及び正規のラッ
ク・パワー・ダウン状態時に、このラックに装着された
デバイスに関連するバッテリィ・バック・アップ・ユニ
ット（ＢＢＵ）を制御する方法をもくろみ、そしてこの
方法は、（ａ）ラックのＡＣパワー停止状態と、ラック
のＥＰＯ状態及び正規のラック・パワー・ダウン状態の
両方とを区別する工程と、ラックのＥＰＯ状態若しくは
正規のラック・パワー・ダウン状態が存在するごとにＢ
ＢＵを滅勢する工程を含む。

【００３５】ラックのＡＣパワー停止状態時に、ラック
のＥＰＯ状態時に、そして正規のラック・パワー・ダウ
ン時に、このラックに装着されているデバイスに関連さ
れるＢＢＵを自動的に制御する本発明の方法及び装置に
おいては、ラックのＡＣパワー停止状態が存在するごと
に、このラックにインストールされているデバイスに関
連されているＢＢＵがこのデバイスにパワーを供給し、
そしてラックＥＰＯ状態若しくは正規のラック・パワー
・ダウン状態のいずれかが存在するごとに、デバイスＢ
ＢＵを滅勢し、これによりＢＢＵパワーが不必要に引き
出されない。

【００３６】更に、本発明の特徴は、ラック筺体を再設
計する必要性なしに、そして上述の特殊でない信号以外
のラック信号を使用若しくは発生する必要性なしに上述
のＢＢＵ制御機能を達成する。

【００３７】本発明の上述の目的、実施例及び特徴は、
後述する実施例を参照して行う説明から明らかになるで
あろう。

【００３８】

【実施例】図１及び２を参照するに、これらは、商業的
に入手可能なラック筺体（上述のＩＢＭ９３０９ラック
筺体）の前面１００及び背面１０１を夫々示し、そして
夫々ＢＢＵを含む装置（即ちラックに装着された装置）
１０２−１乃至１０２−６を含んでいる。

【００３９】特に、図１及び２は、バッテリィ・バック
・アップ装置、例えば１０２−１乃至１０２−６がどの
ようにして現存のラック筺体（例えばＩＢＭ９３０９ラ
ック筺体）に装着されそして接続されるかを示す。

【００４０】図２のラックの後面１０１を参照するに、
これらラックに装着されたバッテリィによりバック・ア
ップされた装置（以下の説明では、これを単に装置と呼
ぶこともある）が、どのようにしてラック筺体に物理的
に装着されているかを示し、そして、この装置がどのよ
うにして主パワーを受け取るかが示されている（尚、図
を簡単にするために、この背面には１つの装置のみが示
されている）。

【００４１】各装置（例えばラック筺体１０１に装着さ
れている装置１０２−１）は、デバイス・インターフェ
イス（例えば、インターフェイス１３５−１）に含まれ
ているＡＣコネクタ（コネクタ１３０）へ結合されてい
るデバイス・パワー・ケーブル（例えばケーブル１２
５）を介して主パワーを受け取る。そして、デバイス・
インターフェイス１３５−１は、主制御コンパートメン
ト（ＰＣＣ１０４）内に配置されている。示されている
６つのデバイス・インターフェイス１３５−１乃至１３
５−６の夫々は、遅延されたパワー・オン（ＤＰＯ）コ
ネクタ（例えばＤＰＯコネクタ１４０）を含み、そして
このコネクタに対して、デバイス１０２−１へＤＰＯ信
号ケーブル（例えばケーブル１０３）がプラグ・インさ
れる。

【００４２】前述のように、本発明を例えばＩＢＭ９３
０９ラック筺体を用いて実現する場合に利用する上記特
殊でないラック信号は、ＩＢＭ９３０９の主制御コンパ
ートメント（ＰＣＣ）が発生するＤＰＯ（遅延されたパ
ワー・オン）信号及び＋５ボルトのＰＣＣバイアス電圧
信号である。

【００４３】本発明を説明するに当たり次のことを説明
しておく。（１）上記ＩＢＭ９３０９ラック筺体におけ
るＤＰＯ信号は、このラックによる"遅延された開始信
号出力"であり、このラックに装着されている装置に送
られる。この装置は、ＤＰＯ信号ケーブルを介してデバ
イス・インターフェイス１３５−１のＤＰＯコネクタ
（図２のコネクタ１４０）へ結合されている。（２）Ｄ
ＰＯ信号は、急激な大電流がラック筺体に流れるのを防
止する。（３）ＰＣＣ１０４は、インテリジェントなパ
ワー制御装置であり、ラックに装着されている装置を逐
次的にターン・オンするＤＰＯ信号を出力する。（５）
上述の＋５ボルトのＰＣＣバイアス電圧信号（これも又
ラックによる出力であり、ＩＢＭ９３０９ラック筺体の
各ＤＰＯコネクタへ送られる）は、ＤＰＯ信号をくつが
えし、これにより上述の逐次的なプロセスを修正若しく
は排除するために使用されることができる。（５）ラッ
クにインストールされている装置内のＢＢＵを制御する
ための直接的なインターフェイス信号は、ＩＢＭラック
筺体には存在しない。

【００４４】ＤＰＯ信号及び＋５ボルトのＰＣＣバイア
ス電圧信号の両方は、"特殊でない信号"として規定され
る。その理由は、これらの信号は、ラックにより発生さ
れ、そして装置レベルのＢＢＵスイッチング以外の目的
にのみ使用されるからである。

【００４５】第２図では、ユティリティ・パワー若しく
はインターラプトされない電源（ＵＰＳ、図示せず）に
結合された主パワーケーブル１０７によりラック全体に
電力が供給されることが示され、そして例えば複数のラ
ックを相互接続するためのインターフェイス１１１が示
されている。インターフェイス１１１は，本発明の制御
回路では使用されない。

【００４６】本発明の良好な実施例に従うと、本発明の
１つの態様である新規なバッテリィ・バック・アップ制
御回路は、ＢＢＵを含む、ラックに装着された標準的な
装置の一部分として通常含まれる充電／制御カード上に
配置されることができる。

【００４７】特に、図３を参照すると、バッテリィ・パ
ック２０１及び充電／制御カード２０２を含むバッテリ
ィ・バック・アップ装置２００が示されている。充電／
制御カード２０２は、放電されたバッテリィ・パワーを
回復するために、外部の充電装置に結合されている。

【００４８】図４を参照すると、本発明に従うバッテリ
ィ・バック・アップ制御回路の一実施例の機能的なブロ
ック・ダイアグラムの形で示されている。

【００４９】ラックにインストールされた装置のＢＢＵ
を制御するための直接的なインターフェイス信号が、Ｉ
ＢＭ９３０９ラック筺体に存在しないことを思い起こさ
れたい。

【００５０】図４に示されているブロック・ダイアグラ
ムにしたがって働く制御回路は、任意のバッテリィ・バ
ック・アップ装置に適合されうる。これにより装置のＢ
ＢＵは、例示的なＩＢＭ９３０９ラック筺体におけるユ
ティリティ・パワーの停止状態、正規のパワー・オフ状
態及び緊急なパワー・オフ（ＥＰＯ）状態のもとで制御
される。

【００５１】更に、図４に示されているように働く制御
回路は、ＥＰＯ状態、正規のパワー・オフ状態若しくは
ユティリティ・パワーの停止状態を夫々区別するのに使
用されうる。この制御回路がないと、ラック（例えばＩ
ＢＭ９３０９ラック状態）にインストールされそしてこ
れにより電力を供給される装置は、ＥＰＯ状態若しくは
正規のパワーダウン状態の間これらのバッテリィが空に
なるまでパワーを供給され続ける。

【００５２】図４のブロック・ダイアグラムで示されて
いる回路は、ラックＤＰＯ信号及び＋５ボルトのバイア
ス電圧信号を使用する。これらの信号は、新規なＢＢＵ
制御回路への入力３０１および３０２に対して光学的に
結合されて示されている。これらの信号は、そのステー
トが変化するにつれて、この回路のエキスパンダ・セク
ション３０３及び３０４により処理される。

【００５３】ステートの変化は、パワーの状況、即ちＥ
ＰＯ状態、ユティリティ・パワーの停止状態及び正規の
パワー・ダウン状態の結果である。ＤＰＯ信号の場合に
は、上述のように、これは、ラックのＡＣパワー停止状
態、ラックのＥＰＯ状態若しくは正規のラック・パワー
・ダウン状態が発生するごとに、そのステートを変化す
る。上述の＋５ボルトのバイアス電圧信号は、ＡＣパワ
ー停止状態が存在する時のみに、そのステートを変化す
る。

【００５４】本発明の良好な実施例によると、図４の信
号エキスパンダは、夫々２５０ミリ秒のエキスパンダ３
０３及び５００ミリ秒のエキスパンダ３０４として示さ
れている。エキスパンダ３０３に関連する信号の伸長時
間ｔ１及びエキスパンダ３０４に関連する信号伸長時間
ｔ２は、本発明によると、ｔ１がｔ２より短くなるよう
に、そして信号エキスパンダ３０３及び３０４が、ＡＣ
パワー停止状態のもとでのＤＰＯ信号及び＋５ボルトの
バイアス電圧信号の間の競合状態を排除する機構として
働くように選択される。上記の両信号は、本発明の実施
例で処理される、１組の特殊でないラック信号を構成す
る。エキスパンダのこの機能については、図５、６及び
７を参照して後述する。

【００５５】図４に示されている新規な制御回路のアナ
ライザ・セクション３０５は、ラック信号（例えばＤＰ
Ｏ及びバイアス信号）のステート変化の原因を調べる。
もしも正規のパワー・ダウン若しくはＥＰＯが信号ステ
ートの変化の原因であるならば、バッテリィは、この新
規な制御回路により切り離される。このことは、図４の
リレー・ドライバ３０６の制御のもとにあるラッチ型の
リレー３０７により達成される。ユティリティ・パワー
の停止の場合には、バッテリィは本発明に従うとオン・
ライン即ち接続されたままである。

【００５６】次に図５を参照すると、図５は、本発明の
１つの実施例の回路のブロック図であり、そしてここに
示されている回路コンポーネントは、図４のブロック・
ダイアグラムにより行われる機能を達成する。

【００５７】図４を参照して前述したように、ＩＢＭ９
３０９ラック筺体においては、光学的に結合された＋５
ボルトの信号（ラックにより発生されるＤＰＯ信号）
は、ラックの主制御コンポーネント（ＰＣＣ）から本発
明の制御回路に接続されうる。

【００５８】更に、ラックから光学的に結合される信号
は、ＰＣＣ＋５ボルトのバイアス電圧信号である。この
信号は、ＩＢＭ９３０９の急速スタート・ジャンパー機
能のために使用される。

【００５９】ＤＰＯ信号及び＋５ボルトのバイアス電圧
信号（光学的に結合された入力３０１及び３０２として
夫々示されている）を図４の本発明のＢＢＵ制御回路に
光学的に結合する手段は、図５及び６のブロック４０１
及び４０２に示されている。

【００６０】特に、図５のブロック４０１は、本発明の
一実施例に従うリンク４７５（及びリターン・リンク４
７６）上のＤＰＯ信号を示し、そしてこれは、ＤＰＯコ
ネクタ（図示せず）から得られ、そして光学的分離器４
７７により新規な制御回路に光学的に結合される。図５
の光学的分離器４７７は、フォトダイオード４７８及び
フォトトランジスタ４７９を有して示されている。

【００６１】同様に、図６のブロック４０２は、本発明
の一実施例に従うリンク４８０（及びリターン・リンク
４８１）上の＋５ボルトのバイアス電圧信号を示し、そ
してこれは、ＤＰＯコネクタ（図示せず）から得られ、
そして光学的分離器４８２により新規な回路に光学的に
結合されている。図６の光学的分離器４８２は、フォト
ダイオード４８３及びフォトトランジスタ４８４の組み
合わせを含む。

【００６２】原理的には、上述のごとく、ラックＥＰＯ
が開始されるごとに、ＤＰＯラインは直ちに低いレベル
に引き下げられる。又、パワー・オフ信号がラックから
開始される時の正規のラック・パワー・ダウンの間に、
ＤＰＯラインが低いレベルに引き下げられる。上記の各
場合において、＋５ボルトのバイアス電圧信号は能動に
とどまる。ＡＣパワーの停止時のみＤＰＯ信号及び＋５
ボルトのバイアス電圧信号の両方が、低いレベルにされ
る。

【００６３】本発明に従い、ブロック４０２に示されて
いるＢＢＵ制御回路に結合されている＋５ボルトのバイ
アス電圧信号は、次いで図６の比較器４８５（例えば、
商業的に入手可能なＬＭ３３９比較器の１／４）に印加
され、そしてこれの反転入力は、本発明の実施例では＋
２ボルトである。

【００６４】図６に示されている比較器４８５の出力
は、シングル・シヨット４８６のトリガに結合され、そ
してこれは、上述のように約５００ミリ秒にセットされ
ている。このシングル・ショット４８６は、図６の５０
０ミリ秒の信号エキスパンダ４０４内に含まれ，そして
これは、商業的に入手可能なＮＥ５５５タイマーを用い
て実現されることができる。本明細書中で説明するタイ
マーは、図５及び６に示すＮＥ５５５タイマーのピン６
及び７に結合される抵抗及びコンデンサ回路の抵抗の値
及びコンデンサの値を適切な値にすることによりセット
されることができ、そしてこれは当業者により明らかで
ある。

【００６５】タイマー４８６の出力は、本発明による
と、比較器４８７によって前記基準電圧と比較され、そ
して比較器４８７の出力は、図５のアナライザ４０５内
のタイマー即ちシングル・ショット４８８のリセットへ
接続される。タイマー４８８の出力は、リンク４９５を
介して図７のリレー・ドライバ４８９に送られて、ラッ
チ型リレー４９０のセット及びリセットを制御する。図
７に示すように、リレー・ドライバ４８９及びラッチ型
リレー４９０の両方は、リレー・ドライバ及びラッチ型
リレー回路４０６に含まれている。ラッチ型リレー４９
０の接点４９６は図７に示され、そしてデバイスのバッ
テリィ・イネーブル線４９７内に配置されている。

【００６６】本発明の良好な実施例に従い、図５のブロ
ック４０１に示されているＢＢＵ制御回路に結合されて
いるＤＰＯ信号は、次いで、比較器４９１（例えば商業
的に入手可能なＬＭ３３９比較器の１／４）に印加さ
れ、そしてこれの反転入力は、この良好な実施例では＋
２ボルトである。ブロック４０１の比較器４９１の出力
は、シングル・ショット即ちタイマー４９２に接続さ
れ、そしてこのタイマーは、この実施例では約２５０ミ
リ秒にセットされている。

【００６７】本発明の良好な実施例に従うと、タイマー
４９２の出力は、アナライザー４０５のタイマー４８８
において使用され、そしてこれは、リレー・ドライバ４
８９及びラッチ型リレー４９０を制御する。

【００６８】上述のように、２５０ミリ秒及び５００ミ
リ秒のタイマーは、兩ラック信号の信号シフトを生じ
る。これは、ＡＣの停止のもとで生じうるどのようなラ
ック信号の競合状態をも排除する。

【００６９】パワー・ダウン若しくはパワー・ロス信号
を区別するのに、ラックから直接受け取ったＤＰＯ及び
＋５ボルトのバイアス電圧信号を使用することができな
いことに注目されたい。これらの信号をこの回路で処理
することにより、無効な状態が除かれる。例として、も
しも、ラックからの直接的な＋５ボルトのバイアス電圧
信号及びＤＰＯ信号がバッテリィの能動を合図するため
に使用されるならば、ラックの正規のパワー・ダウンの
間に生じるパワー・ロスにより、装置はバッテリィパワ
ーをオンにし続ける。この型のエラーが生じるのは，信
号ステートの変化が、ＰＣＣボックス電源負荷及び主パ
ワーの停止の型の関数であるからである。このために、
上述のエキスパンダがこのような問題を防止するために
使用される。

【００７０】図７は、タイマー４８８に結合されたブロ
ック４０６のリレー・ドライバ回路４８９を示し、そし
てこれは、本発明の良好な実施例によると、比較回路網
４９３並びにこれに接続され、フリップ・フロップを構
成する２つの駆動トランジスタ４９４ａ及び４９４ｂを
含む。例示のＩＢＭ９３０９ラック筺体で生じる約３７
秒の正規のラック・パワー・ダウン・シーケンスの間、
ラッチ型リレー４９０がリセットにとどまることを確実
にするために、タイマー４８８は、この良好な実施例に
よると、約６０秒の時間遅延の間セットされる。

【００７１】図５、６及び７の回路を利用することによ
り、ラックＥＰＯ若しくは正規のラック・パワー・ダウ
ン状態のもとで、２５０ミリ秒タイマー４９２（図５）
がトリガされる。これらの状態のもとでは、ＰＣＣ＋５
ボルトのバイアス電圧信号が依然能動なので、図６の５
００ミリ秒タイマー４８６はトリガされない。かくし
て、図５の出力タイマー４８８のリセット・ピンは高い
レベルに保持されこれをトリガする。２５０ミリ秒のタ
イマー４９２がタイム・アウトすると、これは、出力タ
イマー４８８をトリガし、そしてこれによりリレー・ド
ライバ回路４８９はラッチ型リレー４９０をリセットす
る。説明中の本発明の例示的な実施例によると、ＢＢＵ
は、ラッチ型リレー４９０がリセットされる時に滅勢さ
れる。

【００７２】ＡＣパワーの停止の間、ＤＰＯ及び＋５ボ
ルトのバイアス電圧信号線はやがて降下する。２５０及
び５００ミリ秒の両タイマー４９２及び４８６はトリガ
される。２５０ミリ秒タイマー４９２がタイム・アウト
する時、５００ミリ秒タイマー４８６は出力タイマー４
８８のリセット出力４５０を低レベルに保持する。これ
は、出力タイマー４８６のトリガを防止し、そしてＢＢ
Ｕは能動にとどまる。

【００７３】５００ミリ秒タイマー４８８は、エベント
・トラップとして使用される。ＤＰＯ信号が失われてそ
して処理された後に、もしも何らかの理由で＋５ボルト
のバイアス電圧信号が降下するならば、出力タイマー４
８８は滅勢される。この場合、本発明の回路はＢＢＵを
オン・ラインに保つように設計されている。

【００７４】本発明の良好な実施例に従うと、全てのタ
イマー４８６、４８８及び４９２は、装置のパワー・ア
ップの間通常リセットされ、これによりラッチ型リレー
４９０は、ＢＢＵ能動ステートに対応するセット・モー
ドにされることに注目されたい。

【００７５】図８を参照すると、ラックＡＣパワー・ロ
ス状態から生じる図５、６及び７の制御回路に対する種
々なステートを時間的に示す。

【００７６】図８は、ラックのＡＣパワー・ロスが生じ
た時に、ＤＰＯ信号（図８の（２））が降下することを
示す。ラックのＡＣパワー・ロスは、図８の（１）で示
すごとく装置自体へのＡＣパワー・ロスとして示されて
いる。ＤＰＯ信号のロスの結果、上述の２５０ミリ秒タ
イマー４９２が図８の（３）に示されるようにトリガさ
れる。

【００７７】ＡＣパワー停止状態がラックで生じている
ので、図８の（４）に示すように＋５ボルトのバイアス
電圧信号も又降下される。図８の（５）、（６）及び
（３）に示すように、このことが上述の５００ミリ秒の
タイマー４８６（図６）をトリガし、そしてタイマー４
８６は、２５０ミリ秒のタイマー４９２がタイム・アウ
トした後まで、出力タイマー４８８のリセット端子の電
圧を低レベルに保持する。

【００７８】結果として、出力タイマー４８８は、図８
の（７）に示すようにトリガされず、そしてＢＢＵは、
図８の（８）に示すように能動状態に留まり、ＢＢＵ
は、バック・アップされつつある装置にパワーを供給す
る。

【００７９】最後に図９を参照すると、図９は、ラック
ＥＰＯ状態若しくは正規のラックパワー・ダウン状態の
もとで生じる図５、６及び７の制御回路に対する種々な
ステートを時間的に示す。

【００８０】図９の（１）は、ＤＰＯ信号が、ラックＥ
ＰＯ状態若しくは正規のラック・パワー・ダウン状態に
応答して降下することを示す。ＡＣパワーがこれらの状
態のもとでラックに依然として供給されていたとして
も、図８の（２）は、装置自体へのＡＣパワーは切ら
れ、そしてこれはラックＥＰＯ状態若しくは正規のラッ
ク・パワー・オフ状態が開始された時に生じる事柄であ
る。従って、上述の理由から、これらの場合、ラックに
装着されている各バッテリィでバック・アップされる装
置に関連するＢＢＵを滅勢することが望ましい。

【００８１】図９の（３）に示すように、ＤＰＯ信号の
降下の結果として、上述の２５０ミリ秒のタイマー４９
２（図５）がトリガされる。しかしながら，ＡＣパワー
がラックに供給され続けているので、＋５ボルトのバイ
アス電圧信号は降下されず（図８の場合と逆である）、
そして図９の（４）に示すように、上述の５００ミリ秒
のタイマー４８６（図６）はトリガされない。

【００８２】この結果、図５の出力タイマー４８８のリ
セット・ピンは高い電圧レベルに保たれ、これにより、
図９の（５）に示すように、２５０ミリ秒のタイマー４
９２がタイム・アウトした時、出力タイマー４８８をト
リガする。説明中の本発明の実施例に従うと、図９の
（６）に示すように、ラッチ型のリレー４９０がリセッ
トされてリレー接点が開いている時、ＢＢＵは滅勢され
る。

【００８３】図９は又、ＤＣ電源のバルク・コンデンサ
が破壊されるまで、若しくは例示的なＩＢＭ９３０９ラ
ック筺体における約３７秒間の正規のラック・パワー・
ダウン・シーケンスの間リレーがリセット状態を保つ事
を確実にするために、出力タイマー４８８が約６０秒の
時間遅延の間セットされることを示す。

【００８４】上で説明したのは、前記目的の全てを満た
す方法及び装置である。上述の実施例は、本発明の概念
を説明するための１つの例であって、本発明の精神から
逸脱することなく種々な修正が可能であることが、当業
者にとって明らかである。

【００８５】

【発明の効果】本発明は、ラックのＡＣパワー停止状態
と、ラックのＥＰＯ状態及び正規のラック・パワー・ダ
ウン状態の両方とを区別することができる。これは、
（１）ＡＣパワー停止状態が生じるごとにデバイスＢＢ
Ｕ制御回路にデバイス・パワーを供給させ、そして
（２）ラックＥＰＯ状態若しくは正規のラック・パワー
・ダウン状態が生じるごとにデバイスＢＢＵを滅勢する
ためのデバイスＢＢＵ制御回路により行われる

【図面の簡単な説明】

【図１】ＢＢＵを含みラックに装着された装置を有する
商業的に入手可能な例示的なラック筺体（ＩＢＭ９３０
９ラック筺体）の前面を示す図である。

【図２】ＢＢＵを含みラックに装着された装置を有する
商業的に入手可能な例示的なラック筺体（ＩＢＭ９３０
９ラック筺体）の背面を示す図である。

【図３】ＢＢＵ及びＢＢＵ制御カードを含む従来のラッ
クに装着された装置の例を示す図である。

【図４】本発明に従うバッテリィ・バック・アップ制御
回路の一実施例の機能的なブロックを示す図である。

【図５】図４のブロック図に示されている機能を達成す
るように配列された回路コンポーネントを有する本発明
の一実施例の回路の一部分を概略的に示す図である。

【図６】図４のブロック図に示されている機能を達成す
るように配列された回路コンポーネントを有する本発明
の一実施例の回路の他の部分を概略的に示す図である。

【図７】図４のブロック図に示されている機能を達成す
るように配列された回路コンポーネントを有する本発明
の一実施例の回路の他の部分を概略的に示す図である。

【図８】ラックのＡＣパワー・ロス状態から生じる図
５、６及び７の制御回路に対する種々なステートを時間
的に示す図である．

【図９】ラックＥＰＯ状態若しくは正規のラック・パワ
ー・ダウン状態から生じる図５、６及び７の制御回路に
対する種々なステートを時間的に示す図である。

【符号の説明】

１００・・・・ラックの前面１０２−１乃至１０２−６・・・・１０１・・・・ラックの背面２００・・・・バッテリィ・バック・アップ装置２０１・・・・バッテリィ・パック２０２・・・・充電／制御カード３０３・・・・２５０ミリ秒の信号エキスパンダ３０４・・・・５００ミリ秒の信号エキスパンダ３０５・・・・アナライザ３０６・・・・リレー・ドライバ４８６・・・・５００ミリ秒のタイマー４８８・・・・出力タイマー４９２・・・・２５０ミリ秒のタイマー

───────────────────────────────────────────────────── フロントページの続き (72)発明者チャールス・バーノン・ゼンツ・シニアアメリカ合衆国ミネソタ州ロチェスターエヌ・ダブリュアーバー・ドライブ 3223

Claims

【特許請求の範囲】

【請求項１】ラックのＡＣパワー停止状態、ラックの緊
急パワー・オフ状態及び正規のラックのパワー・ダウン
状態のもとで、上記ラックに装着された装置に関連する
バッテリィ・バック・アップ・ユニットを制御する装置
において、ラックのＡＣパワー停止状態と、ラックの緊急パワー・
オフ状態及び正規のラック・パワー・ダウン状態の両方
とを区別する手段と、上記区別する手段に結合され、ラックの緊急パワー・オ
フ状態若しくは正規のラック・パワー・ダウン状態が存
在するごとに、バッテリィ・バック・アップ・ユニット
を滅勢する手段とを含む上記バッテリィ・バック・アッ
プ・ユニットを制御する装置。
【請求項２】上記区別する手段は、ラックのＡＣパワー停止状態、ラックの緊急パワー・オ
フ状態若しくは正規のラック・パワー・ダウン状態が存
在するごとに、ステートを変化する第１信号、及びＡＣ
パワー停止状態のみが存在するごとに、ステートを変化
する第２信号を含む一組のラック信号をモニターして上
記一組のラック信号のステートの変化を検出する手段
と、上記モニター手段に結合され、バッテリィ・バック・ア
ップを必要としない状態が存在するか否かを調べる手段
とを含む、請求項１のバッテリィ・バック・アップ・ユ
ニットを制御する装置。
【請求項３】上記バッテリィ・バック・アップ・ユニッ
トを滅勢する手段は、上記バッテリィ・バック・アップ
・ユニットに結合されたラッチ型リレーを有する、請求
項２のバッテリィ・バック・アップ・ユニットを制御す
る装置。
【請求項４】上記バッテリィ・バック・アップ・ユニッ
トを滅勢する手段は、上記ラッチ型リレー及び上記調べ
る手段に結合され上記ラッチ型リレーを制御するリレー
駆動手段を有する、請求項３のバッテリィ・バック・ア
ップ・ユニットを制御する装置。
【請求項５】上記リレー駆動手段は、バッテリィ・バッ
ク・アップを必要としない状態が存在するごとに、上記
ラッチ型リレーをリセットして上記バッテリィ・バック
・アップ・ユニットを滅勢する、請求項４のバッテリィ
・バック・アップ・ユニットを制御する装置。
【請求項６】上記リレー駆動手段は、ラックのＡＣパワ
ー停止状態が存在するごとに、上記ラッチ型リレーをセ
ットして、上記バッテリィ・バック・アップ・ユニット
に上記装置へのパワーの供給をさせる、請求項４のバッ
テリィ・バック・アップ・ユニットを制御する装置。
【請求項７】上記調べる手段は、上記一組のラック信号
の競合状態を防止する手段を有する、請求項４のバッテ
リィ・バック・アップ・ユニットを制御する装置。
【請求項８】上記防止する手段は、信号エキスパンダ手
段を有する、請求項７のバッテリィ・バック・アップ・
ユニットを制御する装置。
【請求項９】上記決定する手段は、上記エキスパンダ手
段に結合され，上記リレー駆動手段を制御する出力信号
を発生する分析手段を有する、請求項８のバッテリィ・
バック・アップ・ユニットを制御する装置。
【請求項１０】ラックのＡＣパワー停止状態、ラックの
緊急パワー・オフ状態及び正規のラックのパワー・ダウ
ン状態のもとで、上記ラックに装着された装置に関連す
るバッテリィ・バック・アップ・ユニットを制御する方
法において、ラックのＡＣパワー停止状態と、ラックの緊急パワー・
オフ状態及び正規のラック・パワー・ダウン状態の両方
とを区別するステップと、ラックの緊急パワー・オフ状態若しくは正規のラック・
パワー・ダウン状態が存在するごとに、バッテリィ・バ
ック・アップ・ユニットを滅勢するステップとを含む上
気バッテリィ・バック・アップ・ユニットを制御する方
法。
【請求項１１】ラックのＡＣパワー停止状態、ラックの
緊急パワー・オフ状態及び正規のラック・パワー・ダウ
ン状態のもとで、ラック筺体に装着されたバッテリィに
よりバック・アップされう装置のバッテリィ・バック・
アップ部分を制御し、ここで、ラックのＡＣパワー停止
状態、ラックの緊急パワー・オフ状態若しくは正規のラ
ック・パワー・ダウン状態が存在するごとに、ステート
を変更する第１信号と、ラックのＡＣパワー停止状態の
みが存在する時にステートを変更する第２信号とを含む
一組のラック信号が上記ラック筺体内で発生されるバッ
テリィ・バック・アップ・ユニット制御回路において、上記第１信号がステートを変えるごとに、第１ステート
信号を第１の信号エキスパンダ手段に結合する手段と、上記第２信号がステートを変えるごとに、第２ステート
信号を第２の信号エキスパンダ手段に結合する手段と、上記第１ステート信号に応答して、時間ｔ１の後に第１
のアナライザ制御信号を出力する第１の信号エキスパン
ダ手段と、上記第２のステート信号に応答して、時間ｔ２（ここで
時間ｔ１は時間ｔ２よりも短い）の後に第２のアナライ
ザ制御信号を出力する第２の信号エキスパンダ手段と、上記第１及び第２のアナライザ制御信号に応答して、ラ
ックの緊急パワー・オフ状態若しくは正規のラック・パ
ワー・ダウン状態が存在するごとに、上記バッテリィ・
バック・アップ・ユニットを滅勢する第１の出力信号を
発生し、そしてラックＡＣパワー停止状態が存在するご
とに，上記バッテリィ・バック・アップ・ユニットに上
記装置へのパワー供給をさせる第２出力信号を発生する
アナライザ手段と、上記アナライザ手段に結合され、第１出力信号に応答し
て上記バッテリィ・バック・アップ・ユニットを滅勢
し、そして第２出力信号に応答して上記バッテリィ・バ
ック・アップ・ユニットに上記装置へのパワーの供給を
させるバッテリィ・バック・アップ・ユニット制御手段
とを含む上記バッテリィ・バック・アップ・ユニット制
御回路。。