JPH0714727U - Pll回路 - Google Patents
Pll回路Info
- Publication number
- JPH0714727U JPH0714727U JP040653U JP4065393U JPH0714727U JP H0714727 U JPH0714727 U JP H0714727U JP 040653 U JP040653 U JP 040653U JP 4065393 U JP4065393 U JP 4065393U JP H0714727 U JPH0714727 U JP H0714727U
- Authority
- JP
- Japan
- Prior art keywords
- pllic
- controlled oscillator
- buffer amplifier
- circuit
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
- H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
- H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
- H03B7/06—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 PLL回路の小型化を図ることを目的とす
る。 【構成】 PLLic2とループフィルタ3と電圧制御
形発振器4とを備えるPLL回路において、PLLic
2は、電圧制御形発振器4のバッファアンプ7を含んで
ic化されている。 【効果】 従来例のように、電圧制御発振器のバッファ
アンプを組む必要がなくなり、その分部品が削減されて
コストを低減できるとともに、PLL回路全体の大幅な
小型化が可能になり、特性の安定したPLL回路が実現
できる。
る。 【構成】 PLLic2とループフィルタ3と電圧制御
形発振器4とを備えるPLL回路において、PLLic
2は、電圧制御形発振器4のバッファアンプ7を含んで
ic化されている。 【効果】 従来例のように、電圧制御発振器のバッファ
アンプを組む必要がなくなり、その分部品が削減されて
コストを低減できるとともに、PLL回路全体の大幅な
小型化が可能になり、特性の安定したPLL回路が実現
できる。
Description
【0001】
本考案は、例えば、通信機器の周波数シンセサイザなどに好適なPLL(ph ase−locked loop)回路に関する。
【0002】
図5は、PLL回路を用いた従来の周波数シンセサイザの構成図であり、同図 において、20はPLLicであり、このPLLic20は、図示しないプリスケ ーラ、プログラマブルディバイダ、位相比較器およびチャージポンプ等が1チッ プ化されて構成されており、位相比較器には、基準周波数frの信号が入力され る。3はPLLic20の出力から高周波成分およびノイズ成分を除去するルー プフィルタ(ローパスフィルタ)、40はループフィルタ3の出力によって発振 周波数が制御される電圧制御形発振器(VCO)、8は次段回路との整合のため のインピーダンス整合回路であり、このインピーダンス整合回路8の出力がPL Lic20に与えられる。
【0003】 電圧制御形発振器40は、図6に示されるように、共振回路5と、負性抵抗回 路6と、バッファアンプ7とを備えている。
【0004】
このようなPLL回路においては、その小型化が望まれるが、icの形状は変 更できないために、ループフィルタ3や電圧制御形発振器40の小型化が必要に なる。しかしながら、回路の素子構成の単純化には、従来の諸特性値を維持する 必要から限度があり、また、回路を構成している個々の素子自体の小型化にも限 界があるために、小型化が非常に困難である。
【0005】 また、高周波を扱う場合には、回路上の配線がインダクタンス成分となって特 性劣化の原因となるので、電圧制御形発振器40とPLLic20との間は、イン ダクタンス成分を極力抑えるように設計しなければならないけれども、PLLi c20の各端子の配置は予め決まっているために、必然的にPLLic20と電圧 制御形発振器40の位置関係が決まってしまい、設計の自由度が小さくなり、イ ンダクタンス成分の減少にも限界がある。
【0006】 本考案は、上述の点に鑑みて為されたものであって、PLL回路の諸特性を維 持しながらその小型化を図ることを目的とする。
【0007】
本考案では、上述の目的を達成するために、次のように構成している。
【0008】 すなわち、PLLicと、このPLLicの出力が与えられるループフィルタ と、このループフィルタの出力によって発振周波数が制御されてその発振出力を 前記PLLicに与える電圧制御形発振器とを備えるPLL回路において、前記 電圧制御形発振器は、共振器、負性抵抗回路およびバッファアンプを有し、前記 PLLicは、前記電圧制御形発振器の前記バッファアンプを含んでic化され 、前記電圧制御形発振器の前記共振器および負性抵抗回路は、前記PLLicの 外部に配置されている。
【0009】
上記構成によれば、電圧制御形発振器のバッファアンプをPLLicのic内 部に取り込んだので、従来例のように、電圧制御形発振器のバッファアンプを組 む必要がなくなり、その分部品が削減されてコストを低減できるとともに、PL L回路全体の大幅な小型化が可能になる。また、電圧制御形発振器の共振器およ び負性抵抗回路は、PLLicの外部に配置されているので、icのノイズ等の 影響を受けにくく、特性の安定したPLL回路が実現できる。
【0010】
以下、図面によって本考案の実施例について、詳細に説明する。
【0011】 図1は、本考案のPLL回路であるPLL周波数シンセサイザのブロック図で あり、図5,図6の従来例に対応する部分には、同一の参照符号を付す。
【0012】 このPLL周波数シンセサイザ1は、PLLic2と、PLLic2の出力か ら高周波成分およびノイズ成分を除去するループフィルタ(ローパスフィルタ) 3と、ループフィルタ3の出力によって発振周波数が制御される電圧制御形発振 器(VCO)4とを備えており、電圧制御形発振器4は、共振回路5と、負性抵 抗回路6と、バッファアンプ7とを備えているのは従来例と同様である。
【0013】 本考案では、PLL周波数シンセサイザ1の小型化を図るために、電圧制御形 発振器4のバッファアンプを、PLLic2内部に取り込んで構成されている。
【0014】 図2は、本考案の一実施例のPLLic2のブロック図であり、この実施例で は、PLLic2は、電圧制御形発振器4のバッファアンプ7および出力レベル を最適化するインピーダンス整合回路8をPLLic2内部に含んで構成されて おり、バッファアンプ7の出力は、インピーダンス整合回路8を介してic2外 に出力されるとともに、従来と同様の構成のPLLic(以下「旧PLLic部 」という)20のプリスケーラ(図示せず)に与えられるようになっており、こ の旧PLLic部の出力がループフィルタに与えられるようになっている。
【0015】 このように、電圧制御形発振器4のバッファアンプ7をPLLic2の内部に 取り込んで構成しているので、従来例のように、電圧制御形発振器のバッファア ンプを組む必要がなくなり、その分部品が削減されてコストを低減できるととも に、PLL周波数シンセサイザの大幅な小型化が可能になる。
【0016】 しかも、電圧制御形発振器4のバッファアンプ7とPLLic2との接続を、 ic外部で行う従来例に比べてインダクタンス成分を低減することができ、ノイ ズ特性などが改善される。
【0017】 また、PLL周波数シンセサイザ1の諸々の特性値を左右する電圧制御形発振 器4の共振回路5および負性抵抗回路6は、ic2の外部に配置して設計するの でic2のノイズ等の影響を受けにくく、従来と同じ良好な特性を維持すること ができる。
【0018】 図3は、本考案の他の実施例のPLLic2aのブロック図であり、上述の実 施例に対応する部分には、同一の参照符号を付す。
【0019】 この実施例では、PLLic2aは、電圧制御形発振器4のバッファアンプ7 をPLLic2a内部に含んで構成されており、バッファアンプ7の出力は、i c2a外のインピーダンス整合回路8を介して出力とされる一方、旧PLLic 部20のプリスケーラに与えられるようになっている。その他の構成は、上述の 実施例と同様である。
【0020】 図4は、本考案のさらに他の実施例のPLLic2bのブロック図であり、上 述の実施例に対応する部分には、同一の参照符号を付す。
【0021】 この実施例では、PLLic2bは、電圧制御形発振器4の2段に構成された バッファアンプ71,72およびインピーダンス整合回路8を、PLLic2b内 部に含んで構成されている。このようにバッファアンプ71,72を2段で構成す ることにより、利得およびアイソレーションなどが改善される。
【0022】 なお、本考案の他の実施例として、バッファアンプは2段に限らず、さらに、 多段の構成としてもよい。
【0023】
以上のように本考案によれば、電圧制御形発振器のバッファアンプをPLLi cのic内部に取り込んだので、従来例のように、電圧制御発振器のバッファア ンプを組む必要がなくなり、その分部品が削減されてコストを低減できるととも に、PLL回路全体の大幅な小型化が可能になる。また、電圧制御形発振器の共 振器および負性抵抗回路を、PLLicの外部に配置しているので、特性の安定 したPLL回路が実現できる。
【図1】本考案のPLL回路のブロック図である。
【図2】本考案の一実施例のPLLicのブロック図で
ある。
ある。
【図3】本考案の他の実施例のPLLicのブロック図
である。
である。
【図4】本考案のさらに他の実施例のPLLicのブロ
ック図である。
ック図である。
【図5】従来例のPLL回路のブロック図である。
【図6】従来例の電圧制御形発振器の構成を示すブロッ
ク図である。
ク図である。
2,20,2a,2b PLLic 3 ループフィルタ 4,40 電圧制御形発振器 7,71,72 バッファアンプ
───────────────────────────────────────────────────── フロントページの続き (72)考案者 小牧 孝泰 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項1】 PLLicと、このPLLicの出力が
与えられるループフィルタと、このループフィルタの出
力によって発振周波数が制御されてその発振出力を前記
PLLicに与える電圧制御形発振器とを備えるPLL
回路において、 前記電圧制御形発振器は、共振器、負性抵抗回路および
バッファアンプを有し、 前記PLLicは、前記電圧制御形発振器の前記バッフ
ァアンプを含んでic化され、前記電圧制御形発振器の
前記共振器および負性抵抗回路は、前記PLLicの外
部に配置されることを特徴とするPLL回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP040653U JPH0714727U (ja) | 1993-07-26 | 1993-07-26 | Pll回路 |
US08/277,951 US5581584A (en) | 1993-07-26 | 1994-07-20 | PLL circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP040653U JPH0714727U (ja) | 1993-07-26 | 1993-07-26 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0714727U true JPH0714727U (ja) | 1995-03-10 |
Family
ID=12586519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP040653U Pending JPH0714727U (ja) | 1993-07-26 | 1993-07-26 | Pll回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5581584A (ja) |
JP (1) | JPH0714727U (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623523A (en) * | 1994-11-07 | 1997-04-22 | Motorola, Inc. | Method and apparatus for increasing voltage in a charge pump used in a phase locked loop |
US6311050B1 (en) | 1998-05-29 | 2001-10-30 | Silicon Laboratories, Inc. | Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same |
US6137372A (en) * | 1998-05-29 | 2000-10-24 | Silicon Laboratories Inc. | Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications |
US6167245A (en) * | 1998-05-29 | 2000-12-26 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications |
US6327463B1 (en) | 1998-05-29 | 2001-12-04 | Silicon Laboratories, Inc. | Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications |
US6308055B1 (en) * | 1998-05-29 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications |
US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
US6226506B1 (en) | 1998-05-29 | 2001-05-01 | Silicon Laboratories, Inc. | Method and apparatus for eliminating floating voltage nodes within a discreetly variable capacitance used for synthesizing high-frequency signals for wireless communications |
US6147567A (en) * | 1998-05-29 | 2000-11-14 | Silicon Laboratories Inc. | Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications |
US6304146B1 (en) | 1998-05-29 | 2001-10-16 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing dual band high-frequency signals for wireless communications |
US6150891A (en) * | 1998-05-29 | 2000-11-21 | Silicon Laboratories, Inc. | PLL synthesizer having phase shifted control signals |
US7242912B2 (en) | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
US7092675B2 (en) | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
US6233441B1 (en) | 1998-05-29 | 2001-05-15 | Silicon Laboratories, Inc. | Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications |
US7035607B2 (en) | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
US7221921B2 (en) | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
US6574288B1 (en) | 1998-05-29 | 2003-06-03 | Silicon Laboratories Inc. | Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications |
US6694026B1 (en) * | 1999-03-10 | 2004-02-17 | Cirrus Logic, Inc. | Digital stereo recovery circuitry and method for radio receivers |
US6366074B1 (en) * | 2000-03-24 | 2002-04-02 | Agere Systems Guardian Corp | Unidirectionality in electronic circuits through feedback |
US6323735B1 (en) | 2000-05-25 | 2001-11-27 | Silicon Laboratories, Inc. | Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors |
KR100552663B1 (ko) * | 2001-12-13 | 2006-02-20 | 삼성전자주식회사 | 다중 밴드 전압 제어 발진 장치 및 방법 |
GB2430092A (en) * | 2005-09-08 | 2007-03-14 | Sony Uk Ltd | Drive circuit for voltage controlled differential oscillator employing coupling capactiors |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218325A (en) * | 1992-03-31 | 1993-06-08 | Motorola, Inc. | Low noise oscillator |
-
1993
- 1993-07-26 JP JP040653U patent/JPH0714727U/ja active Pending
-
1994
- 1994-07-20 US US08/277,951 patent/US5581584A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5581584A (en) | 1996-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0714727U (ja) | Pll回路 | |
US5600279A (en) | VCO having adjustment for fluctuations in relation between control voltage and output frequency | |
CN101904096B (zh) | 可变电感器 | |
US6380816B1 (en) | Oscillator and voltage controlled oscillator | |
JPH0369203A (ja) | 電圧制御発振器 | |
KR101073822B1 (ko) | 위상 고정 루프 필터 | |
JP3315092B2 (ja) | 電圧制御発振器のための集積回路に関する改良 | |
JPH10284937A (ja) | 発振器共振回路内の寄生発振モードを回避する回路 | |
JP2519703B2 (ja) | 発振回路 | |
JPH036107A (ja) | 電圧制御発振器 | |
JP4290334B2 (ja) | 発振器を含む集積回路 | |
US6590459B2 (en) | Phase lock circuit | |
US6492879B2 (en) | Voltage-controlled oscillator | |
US6624709B2 (en) | Voltage-controlled oscillator and electronic device using the same | |
JP2000332602A (ja) | Pll回路 | |
JPH09331251A (ja) | 位相同期発振回路 | |
JP2001024436A (ja) | 電圧制御発振回路 | |
KR19980026771A (ko) | 급속 동기 위상 동기 루프 회로 | |
JP4178874B2 (ja) | 発振器およびそれを用いた電子装置 | |
JPH0319506A (ja) | 水晶発振回路 | |
JP2576193B2 (ja) | 発振回路 | |
JP2003174320A (ja) | 電圧制御発振器並びにこれを用いた受信装置及び送信装置 | |
JP2001332970A (ja) | Pll周波数シンセサイザ | |
JPH02302115A (ja) | フィルタ回路 | |
JPS62271506A (ja) | マイクロ波発振回路装置 |