JP2003174320A - 電圧制御発振器並びにこれを用いた受信装置及び送信装置 - Google Patents
電圧制御発振器並びにこれを用いた受信装置及び送信装置Info
- Publication number
- JP2003174320A JP2003174320A JP2001371506A JP2001371506A JP2003174320A JP 2003174320 A JP2003174320 A JP 2003174320A JP 2001371506 A JP2001371506 A JP 2001371506A JP 2001371506 A JP2001371506 A JP 2001371506A JP 2003174320 A JP2003174320 A JP 2003174320A
- Authority
- JP
- Japan
- Prior art keywords
- controlled oscillator
- inductor
- integrated
- variable capacitance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 発振が安定であり、かつ中心周波数の調整が
可能である全ての構成部分を集積化した電圧制御発振器
を提供する。 【解決手段】 可変容量ダイオードＤ１〜Ｄ８とインダ
クタＬ１との双方に接続される容量Ｃ１、Ｃ２を具備す
る共振部１と、トランジスタＱ１、Ｑ２及び容量Ｃ３〜
Ｃ６を具備するマルチバイブレータ２と、を備え、可変
容量ダイオードの一部Ｄ３〜Ｄ８がヒューズ抵抗ｒ１〜
ｒ６を介して容量Ｃ１又はＣ２に接続されるとともに、
全ての構成部分を集積回路として搭載し、可変容量ダイ
オードＤ１〜Ｄ８を集積化した回路ブロック及びインダ
クタＬ１を集積化した回路ブロックそれぞれがトランジ
スタＱ１及びＱ２を集積化した回路ブロックよりも容量
Ｃ１〜Ｃ８を集積化した回路ブロックの近くに配置した
電圧制御発振器。
可能である全ての構成部分を集積化した電圧制御発振器
を提供する。 【解決手段】 可変容量ダイオードＤ１〜Ｄ８とインダ
クタＬ１との双方に接続される容量Ｃ１、Ｃ２を具備す
る共振部１と、トランジスタＱ１、Ｑ２及び容量Ｃ３〜
Ｃ６を具備するマルチバイブレータ２と、を備え、可変
容量ダイオードの一部Ｄ３〜Ｄ８がヒューズ抵抗ｒ１〜
ｒ６を介して容量Ｃ１又はＣ２に接続されるとともに、
全ての構成部分を集積回路として搭載し、可変容量ダイ
オードＤ１〜Ｄ８を集積化した回路ブロック及びインダ
クタＬ１を集積化した回路ブロックそれぞれがトランジ
スタＱ１及びＱ２を集積化した回路ブロックよりも容量
Ｃ１〜Ｃ８を集積化した回路ブロックの近くに配置した
電圧制御発振器。
Description
【０００１】
【発明の属する技術分野】本発明は、制御電圧によって
発振周波数が可変する電圧制御発振器に関するものであ
る。
発振周波数が可変する電圧制御発振器に関するものであ
る。
【０００２】
【従来の技術】従来の電圧制御発振器の一般的な構成を
図５に示す。電圧制御発振器は共振部１’とマルチバイ
ブレータ部２を有する。
図５に示す。電圧制御発振器は共振部１’とマルチバイ
ブレータ部２を有する。
【０００３】共振部１’は、抵抗Ｒ１及びＲ２と、可変
容量ダイオードＤ１及びＤ２と、可変容量Ｃ１’及びＣ
２’と、インダクタＬ１とから成る。可変容量ダイオー
ドＤ１のアノード及び可変容量Ｃ１’の一端が抵抗Ｒ１
を介して、可変容量ダイオードＤ２のアノード及び可変
容量Ｃ２’の一端が抵抗Ｒ２を介して、それぞれ端子３
に接続される。そして、可変容量Ｃ１’の他端と可変容
量Ｃ２’の他端とがインダクタＬ１を介して接続され、
可変容量ダイオードＤ１及びＤ２のカソードは接地され
る。また、可変容量ダイオードＤ１及びＤ２の容量は端
子３に印加される制御電圧Ｖctrによって制御される。
容量ダイオードＤ１及びＤ２と、可変容量Ｃ１’及びＣ
２’と、インダクタＬ１とから成る。可変容量ダイオー
ドＤ１のアノード及び可変容量Ｃ１’の一端が抵抗Ｒ１
を介して、可変容量ダイオードＤ２のアノード及び可変
容量Ｃ２’の一端が抵抗Ｒ２を介して、それぞれ端子３
に接続される。そして、可変容量Ｃ１’の他端と可変容
量Ｃ２’の他端とがインダクタＬ１を介して接続され、
可変容量ダイオードＤ１及びＤ２のカソードは接地され
る。また、可変容量ダイオードＤ１及びＤ２の容量は端
子３に印加される制御電圧Ｖctrによって制御される。
【０００４】マルチバイブレータ部２は、ＮＰＮ型トラ
ンジスタＱ１及びＱ２と、抵抗Ｒ３〜Ｒ７と、容量Ｃ３
〜Ｃ６とから成る。可変容量Ｃ１’とインダクタＬ１と
の接続ノードは、端子１５を介して容量Ｃ４の一端及び
容量Ｃ５の一端に接続される。また、可変容量Ｃ２’と
インダクタＬ１との接続ノードは、端子１６を介して容
量Ｃ３の一端及び容量Ｃ６の一端に接続される。
ンジスタＱ１及びＱ２と、抵抗Ｒ３〜Ｒ７と、容量Ｃ３
〜Ｃ６とから成る。可変容量Ｃ１’とインダクタＬ１と
の接続ノードは、端子１５を介して容量Ｃ４の一端及び
容量Ｃ５の一端に接続される。また、可変容量Ｃ２’と
インダクタＬ１との接続ノードは、端子１６を介して容
量Ｃ３の一端及び容量Ｃ６の一端に接続される。
【０００５】容量３の他端はトランジスタＱ１のコレク
タに、容量Ｃ４の他端はトランジスタＱ２のコレクタ
に、容量Ｃ５の他端はトランジスタＱ１のベースに、容
量Ｃ６の他端はトランジスタＱ２のベースに、それぞれ
接続される。トランジスタＱ１のコレクタは抵抗Ｒ３を
介して、トランジスタＱ２のコレクタは抵抗Ｒ４を介し
て、それぞれ端子４に接続される。なお、端子４には定
電圧ＶCCが印加される。また、トランジスタＱ１のベー
スは抵抗Ｒ５を介して端子７に接続され、トランジスタ
Ｑ２のベースは抵抗Ｒ６を介して端子８に接続される。
なお、端子７及び８にはバイアス電圧ＶBIASが印加され
る。そして、トランジスタＱ１のエミッタとトランジス
タＱ２のエミッタとが共通接続され、その接続ノードは
抵抗Ｒ７を介して接地される。また、トランジスタＱ１
のベースは抵抗Ｒ８及び容量Ｃ７を介して出力バッファ
回路１７に接続され、トランジスタＱ２のベースは抵抗
Ｒ９及び容量Ｃ８を介して出力バッファ回路１７に接続
される。
タに、容量Ｃ４の他端はトランジスタＱ２のコレクタ
に、容量Ｃ５の他端はトランジスタＱ１のベースに、容
量Ｃ６の他端はトランジスタＱ２のベースに、それぞれ
接続される。トランジスタＱ１のコレクタは抵抗Ｒ３を
介して、トランジスタＱ２のコレクタは抵抗Ｒ４を介し
て、それぞれ端子４に接続される。なお、端子４には定
電圧ＶCCが印加される。また、トランジスタＱ１のベー
スは抵抗Ｒ５を介して端子７に接続され、トランジスタ
Ｑ２のベースは抵抗Ｒ６を介して端子８に接続される。
なお、端子７及び８にはバイアス電圧ＶBIASが印加され
る。そして、トランジスタＱ１のエミッタとトランジス
タＱ２のエミッタとが共通接続され、その接続ノードは
抵抗Ｒ７を介して接地される。また、トランジスタＱ１
のベースは抵抗Ｒ８及び容量Ｃ７を介して出力バッファ
回路１７に接続され、トランジスタＱ２のベースは抵抗
Ｒ９及び容量Ｃ８を介して出力バッファ回路１７に接続
される。
【０００６】このような構成の電圧制御発振器の動作に
ついて説明する。図５において、信号の流れについてト
ランジスタＱ１のベースに注目すると、その出力である
トランジスタＱ１のコレクタから容量Ｃ３及びＣ６を介
してトランジスタＱ２のベースに入り、その出力である
トランジスタＱ２のコレクタより容量Ｃ４及びＣ５を介
してトランジスタＱ１のベースに信号がもどる経過は、
正帰還となり、マルチバイブレータ部２は定常発振す
る。なお、可変容量Ｃ１，及びＣ２，と、容量Ｃ３〜Ｃ
６と、インダクタＬ１と、可変容量ダイオードＤ１及び
Ｄ２とによって定まる発振周波数以外の成分は、交流的
に接地状態になり、出力にはあらわれないため、所望の
周波数成分の発振波形だけがマルチバイブレータ部２か
ら出力バッファ回路１７に送出されることになる。
ついて説明する。図５において、信号の流れについてト
ランジスタＱ１のベースに注目すると、その出力である
トランジスタＱ１のコレクタから容量Ｃ３及びＣ６を介
してトランジスタＱ２のベースに入り、その出力である
トランジスタＱ２のコレクタより容量Ｃ４及びＣ５を介
してトランジスタＱ１のベースに信号がもどる経過は、
正帰還となり、マルチバイブレータ部２は定常発振す
る。なお、可変容量Ｃ１，及びＣ２，と、容量Ｃ３〜Ｃ
６と、インダクタＬ１と、可変容量ダイオードＤ１及び
Ｄ２とによって定まる発振周波数以外の成分は、交流的
に接地状態になり、出力にはあらわれないため、所望の
周波数成分の発振波形だけがマルチバイブレータ部２か
ら出力バッファ回路１７に送出されることになる。
【０００７】可変容量ダイオードＤ１及びＤ２の静電容
量をＣva[F]、可変容量Ｃ１，及びＣ２，の静電容量を
Ｃiso[F]、インダクタＬ１のインダクタンスをＬ1[H]、
マルチバイブレータ部２の等価静電容量をＣs[F]とする
と、発振周波数ｆは（１）式で表される。
量をＣva[F]、可変容量Ｃ１，及びＣ２，の静電容量を
Ｃiso[F]、インダクタＬ１のインダクタンスをＬ1[H]、
マルチバイブレータ部２の等価静電容量をＣs[F]とする
と、発振周波数ｆは（１）式で表される。
【数１】
そして、可変容量ダイオードＤ１及びＤ２の静電容量Ｃ
vaは制御電圧Ｖctrに応じて所定範囲変化するので、発
振周波数を制御電圧Ｖctrによって所定の範囲変化させ
ることができる。
vaは制御電圧Ｖctrに応じて所定範囲変化するので、発
振周波数を制御電圧Ｖctrによって所定の範囲変化させ
ることができる。
【０００８】
【発明が解決しようとする課題】小型化・低コスト化を
図るためには電圧制御発振器の全ての構成部分を集積回
路に搭載することが望ましい。ところが、電圧制御発振
器の構成部分の一つであるインダクタＬ１は、集積化す
るとＱが低くなり、寄生容量及び寄生インダクタの影響
を受けやすくなる。その結果、移相雑音が増大して発振
が不安定になる。特に、発振周波数がマイクロ波帯域に
なると寄生容量及び寄生インダクタのリアクタンスが大
きくなるので発振が一層不安定になり、最悪の場合発振
が停止してしまう。したがって、従来の電圧制御発振器
では、通常インダクタＬ１を外付けにしてインダクタＬ
１のＱを高くし、発振が不安定になることを防止してい
た。
図るためには電圧制御発振器の全ての構成部分を集積回
路に搭載することが望ましい。ところが、電圧制御発振
器の構成部分の一つであるインダクタＬ１は、集積化す
るとＱが低くなり、寄生容量及び寄生インダクタの影響
を受けやすくなる。その結果、移相雑音が増大して発振
が不安定になる。特に、発振周波数がマイクロ波帯域に
なると寄生容量及び寄生インダクタのリアクタンスが大
きくなるので発振が一層不安定になり、最悪の場合発振
が停止してしまう。したがって、従来の電圧制御発振器
では、通常インダクタＬ１を外付けにしてインダクタＬ
１のＱを高くし、発振が不安定になることを防止してい
た。
【０００９】また、電圧制御発振器の全ての構成部分を
集積回路に搭載すると、回路素子定数の製造バラツキに
よって所望範囲の発振周波数を発振できない場合が多い
ので、従来の電圧制御発振器では図５に示すように通常
外付けの可変容量Ｃ１’及びＣ２’によって発振周波数
範囲の中心値（以下、中心周波数という）を調整できる
ようにしていた。
集積回路に搭載すると、回路素子定数の製造バラツキに
よって所望範囲の発振周波数を発振できない場合が多い
ので、従来の電圧制御発振器では図５に示すように通常
外付けの可変容量Ｃ１’及びＣ２’によって発振周波数
範囲の中心値（以下、中心周波数という）を調整できる
ようにしていた。
【００１０】本発明は、上記の問題点に鑑み、発振が安
定であり、かつ中心周波数の調整が可能である全ての構
成部分を集積化した電圧制御発振器を提供することを目
的とする。
定であり、かつ中心周波数の調整が可能である全ての構
成部分を集積化した電圧制御発振器を提供することを目
的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電圧制御発振器においては、可変容量
素子及びインダクタによって形成された共振部と、トラ
ンジスタ及び容量を具備するマルチバイブレータと、を
備えた電圧制御発振器において、前記可変容量素子を複
数設け、導通から非導通または非導通から導通に状態が
変化するスイッチ手段を介して前記複数の可変容量素子
の一部が前記容量に接続されるとともに、全ての構成部
分を集積回路として搭載し、前記複数の可変容量素子を
集積化した回路ブロック及び前記インダクタを集積化し
た回路ブロックそれぞれが前記トランジスタを集積化し
た回路ブロックよりも前記容量を集積化した回路ブロッ
クの近くに配置するようにする。
に、本発明に係る電圧制御発振器においては、可変容量
素子及びインダクタによって形成された共振部と、トラ
ンジスタ及び容量を具備するマルチバイブレータと、を
備えた電圧制御発振器において、前記可変容量素子を複
数設け、導通から非導通または非導通から導通に状態が
変化するスイッチ手段を介して前記複数の可変容量素子
の一部が前記容量に接続されるとともに、全ての構成部
分を集積回路として搭載し、前記複数の可変容量素子を
集積化した回路ブロック及び前記インダクタを集積化し
た回路ブロックそれぞれが前記トランジスタを集積化し
た回路ブロックよりも前記容量を集積化した回路ブロッ
クの近くに配置するようにする。
【００１２】また、発振周波数をマイクロ波帯域にして
もよい。
もよい。
【００１３】また、本発明に係る受信装置においては、
上記いずれかの構成の電圧制御発振器を局部発振器とし
て用いるようにする。
上記いずれかの構成の電圧制御発振器を局部発振器とし
て用いるようにする。
【００１４】また、本発明に係る送信装置においては、
上記いずれかの構成の電圧制御発振器を局部発振器とし
て用いるようにする。
上記いずれかの構成の電圧制御発振器を局部発振器とし
て用いるようにする。
【００１５】
【発明の実施の形態】本発明の一実施形態について図面
を参照して説明する。本発明に係る電圧制御発振器の構
成を図１に示す。なお、図１において図５と同一の部分
には同一の符号を付し説明を省略する。
を参照して説明する。本発明に係る電圧制御発振器の構
成を図１に示す。なお、図１において図５と同一の部分
には同一の符号を付し説明を省略する。
【００１６】可変容量ダイオードＤ３のアノードがヒュ
ーズ抵抗ｒ１を介して、可変容量ダイオードＤ５のアノ
ードがヒューズ抵抗ｒ３を介して、可変容量ダイオード
Ｄ７のアノードがヒューズ抵抗ｒ５を介して、それぞれ
可変容量ダイオードＤ１のアノードに接続される。ま
た、可変容量ダイオードＤ４のアノードがヒューズ抵抗
ｒ２を介して、可変容量ダイオードＤ６のアノードがヒ
ューズ抵抗ｒ４を介して、可変容量ダイオードＤ８のア
ノードがヒューズ抵抗ｒ６を介して、それぞれ可変容量
ダイオードＤ２のアノードに接続される。そして、可変
容量ダイオードＤ３〜Ｄ８のカソードは接地される。
ーズ抵抗ｒ１を介して、可変容量ダイオードＤ５のアノ
ードがヒューズ抵抗ｒ３を介して、可変容量ダイオード
Ｄ７のアノードがヒューズ抵抗ｒ５を介して、それぞれ
可変容量ダイオードＤ１のアノードに接続される。ま
た、可変容量ダイオードＤ４のアノードがヒューズ抵抗
ｒ２を介して、可変容量ダイオードＤ６のアノードがヒ
ューズ抵抗ｒ４を介して、可変容量ダイオードＤ８のア
ノードがヒューズ抵抗ｒ６を介して、それぞれ可変容量
ダイオードＤ２のアノードに接続される。そして、可変
容量ダイオードＤ３〜Ｄ８のカソードは接地される。
【００１７】また、本発明に係る電圧制御発振器は全て
の構成部分を集積回路に搭載しており、外付け部品がな
い構成としている。
の構成部分を集積回路に搭載しており、外付け部品がな
い構成としている。
【００１８】ヒューズ抵抗ｒ１〜ｒ６の初期状態は導通
である。製造バラツキによる中心周波数のずれに応じて
必要な分だけ非導通にすることによって可変容量ダイオ
ードＤ１〜Ｄ８の接続状態を変える。これにより、製造
バラツキによる中心周波数のずれを調整することがで
き、全ての構成部分を集積回路に搭載する構成において
も所望範囲の発振周波数を得ることができる。
である。製造バラツキによる中心周波数のずれに応じて
必要な分だけ非導通にすることによって可変容量ダイオ
ードＤ１〜Ｄ８の接続状態を変える。これにより、製造
バラツキによる中心周波数のずれを調整することがで
き、全ての構成部分を集積回路に搭載する構成において
も所望範囲の発振周波数を得ることができる。
【００１９】なお、本実施形態では、可変容量ダイオー
ドの合成容量を接続パターンによる変化範囲の中心値と
したときに中心周波数が１．２[GHz]になるように、可
変容量ダイオードＤ１〜Ｄ８の静電容量、容量Ｃ１及び
Ｃ２の静電容量、インダクタＬ１のインダクタンス、及
びマルチバイブレータ部２内の各回路素子定数が設定さ
れている。このときの容量Ｃ１〜Ｃ８の静電容量をＣ1
〜Ｃ8とし、インダクタＬ１のインダクタンスをＬとす
る。
ドの合成容量を接続パターンによる変化範囲の中心値と
したときに中心周波数が１．２[GHz]になるように、可
変容量ダイオードＤ１〜Ｄ８の静電容量、容量Ｃ１及び
Ｃ２の静電容量、インダクタＬ１のインダクタンス、及
びマルチバイブレータ部２内の各回路素子定数が設定さ
れている。このときの容量Ｃ１〜Ｃ８の静電容量をＣ1
〜Ｃ8とし、インダクタＬ１のインダクタンスをＬとす
る。
【００２０】一方、図１に示す本発明に係る電圧制御発
振器には寄生インダクタが発生し、その寄生インダクタ
が発振の安定性に影響を与える。特に、本実施形態では
中心周波数が１．２[GHz]であるため寄生インダクタの
リアクタンスは大きくなり、発振の安定性に与える影響
も大きくなる。そこで寄生インダクタを含めた本発明に
係る電圧制御発振器の構成を図２に示し、以下図２を参
照して発振の安定性について説明する。なお、図２にお
いて図１と同一の部分には同一の符号を付し説明を省略
する。
振器には寄生インダクタが発生し、その寄生インダクタ
が発振の安定性に影響を与える。特に、本実施形態では
中心周波数が１．２[GHz]であるため寄生インダクタの
リアクタンスは大きくなり、発振の安定性に与える影響
も大きくなる。そこで寄生インダクタを含めた本発明に
係る電圧制御発振器の構成を図２に示し、以下図２を参
照して発振の安定性について説明する。なお、図２にお
いて図１と同一の部分には同一の符号を付し説明を省略
する。
【００２１】容量Ｃ１と可変容量ダイオードＤ１を接続
する配線が寄生インダクタＬｐ１となり、容量Ｃ２と可
変容量ダイオードＤ２を接続する配線が寄生インダクタ
Ｌｐ２となる。
する配線が寄生インダクタＬｐ１となり、容量Ｃ２と可
変容量ダイオードＤ２を接続する配線が寄生インダクタ
Ｌｐ２となる。
【００２２】また、容量Ｃ１とインダクタＬ１を接続す
る配線、容量Ｃ４とインダクタＬ１を接続する配線、及
び容量Ｃ５とインダクタＬ１を接続する配線が寄生イン
ダクタＬｐ３となり、容量Ｃ２とインダクタＬ１を接続
する配線、容量Ｃ３とインダクタＬ１を接続する配線、
及び容量Ｃ６とインダクタＬ１を接続する配線が寄生イ
ンダクタＬｐ４となる。
る配線、容量Ｃ４とインダクタＬ１を接続する配線、及
び容量Ｃ５とインダクタＬ１を接続する配線が寄生イン
ダクタＬｐ３となり、容量Ｃ２とインダクタＬ１を接続
する配線、容量Ｃ３とインダクタＬ１を接続する配線、
及び容量Ｃ６とインダクタＬ１を接続する配線が寄生イ
ンダクタＬｐ４となる。
【００２３】そして、容量Ｃ３とトランジスタＱ１のコ
レクタを接続する配線が寄生インダクタＬｐ５となり、
容量Ｃ４とトランジスタＱ２のコレクタを接続する配線
が寄生インダクタＬｐ６となる。また、容量Ｃ５とトラ
ンジスタＱ１のベースを接続する配線が寄生インダクタ
Ｌｐ７となり、容量Ｃ６とトランジスタＱ２のベースを
接続する配線が寄生インダクタＬｐ８となる。
レクタを接続する配線が寄生インダクタＬｐ５となり、
容量Ｃ４とトランジスタＱ２のコレクタを接続する配線
が寄生インダクタＬｐ６となる。また、容量Ｃ５とトラ
ンジスタＱ１のベースを接続する配線が寄生インダクタ
Ｌｐ７となり、容量Ｃ６とトランジスタＱ２のベースを
接続する配線が寄生インダクタＬｐ８となる。
【００２４】寄生インダクタＬｐ１〜Ｌｐ４が特に発振
の安定性に影響を与える。そこで、本発明に係る電圧制
御発振器は図３のような回路配置をとるようにする。
の安定性に影響を与える。そこで、本発明に係る電圧制
御発振器は図３のような回路配置をとるようにする。
【００２５】本発明に係る電圧制御発振器は全ての構成
部分を集積回路９に搭載している。すなわち、集積回路
９は、トランジスタＱ１及びＱ２並びに抵抗Ｒ１〜Ｒ７
を集積化して具備するトランジスタ及び抵抗集積回路１
０と、ヒューズ抵抗ｒ１〜ｒ６を集積化して具備するヒ
ューズ抵抗集積回路１１と、可変容量ダイオードＤ１〜
Ｄ８を集積化して具備する可変容量ダイオード集積回路
１２と、容量Ｃ１〜Ｃ６を集積化して具備する容量集積
回路１３と、インダクタＬ１を集積化して具備するイン
ダクタ集積回路１４とを搭載している。
部分を集積回路９に搭載している。すなわち、集積回路
９は、トランジスタＱ１及びＱ２並びに抵抗Ｒ１〜Ｒ７
を集積化して具備するトランジスタ及び抵抗集積回路１
０と、ヒューズ抵抗ｒ１〜ｒ６を集積化して具備するヒ
ューズ抵抗集積回路１１と、可変容量ダイオードＤ１〜
Ｄ８を集積化して具備する可変容量ダイオード集積回路
１２と、容量Ｃ１〜Ｃ６を集積化して具備する容量集積
回路１３と、インダクタＬ１を集積化して具備するイン
ダクタ集積回路１４とを搭載している。
【００２６】そして、容量集積回路１３を可変容量ダイ
オード集積回路１２とインダクタ集積回路１４との双方
に隣接するように配置している。これにより、寄生イン
ダクタＬｐ１〜Ｌｐ４のインダクタンスを小さくするこ
とができ、発振を安定させることができる。
オード集積回路１２とインダクタ集積回路１４との双方
に隣接するように配置している。これにより、寄生イン
ダクタＬｐ１〜Ｌｐ４のインダクタンスを小さくするこ
とができ、発振を安定させることができる。
【００２７】なお、容量Ｃ１が寄生インダクタＬｐ１を
吸収するように容量Ｃ１の静電容量を上述した設定値Ｃ
1より小さくし、容量Ｃ２が寄生インダクタＬｐ２の影
響を受けにくくするように容量Ｃ２の静電量を上述した
設定値Ｃ2より小さくしてもよい。また、インダクタＬ
１が寄生インダクタＬｐ３及びＬｐ４を加味してインダ
クタＬ１のインダクタンスを上述した設定値Ｌより小さ
くしてもよい。また、容量Ｃ３が寄生インダクタＬｐ５
を吸収するように容量Ｃ３の静電容量を上述した設定値
Ｃ3より小さくし、容量Ｃ４が寄生インダクタＬｐ６を
吸収するように容量Ｃ４の静電容量を上述した設定値Ｃ
4より小さくし、容量Ｃ５が寄生インダクタＬｐ７を吸
収するように容量Ｃ５の静電容量を上述した設定値Ｃ5
より小さくし、容量Ｃ６が寄生インダクタＬｐ８を吸収
するように容量Ｃ６の静電容量を上述した設定値Ｃ6よ
り小さくしてもよい。このように容量Ｃ１〜Ｃ８の静電
容量及びインダクタＬ１のインダクタンスの設定を修正
することによって、さらに発振の安定性が向上する。
吸収するように容量Ｃ１の静電容量を上述した設定値Ｃ
1より小さくし、容量Ｃ２が寄生インダクタＬｐ２の影
響を受けにくくするように容量Ｃ２の静電量を上述した
設定値Ｃ2より小さくしてもよい。また、インダクタＬ
１が寄生インダクタＬｐ３及びＬｐ４を加味してインダ
クタＬ１のインダクタンスを上述した設定値Ｌより小さ
くしてもよい。また、容量Ｃ３が寄生インダクタＬｐ５
を吸収するように容量Ｃ３の静電容量を上述した設定値
Ｃ3より小さくし、容量Ｃ４が寄生インダクタＬｐ６を
吸収するように容量Ｃ４の静電容量を上述した設定値Ｃ
4より小さくし、容量Ｃ５が寄生インダクタＬｐ７を吸
収するように容量Ｃ５の静電容量を上述した設定値Ｃ5
より小さくし、容量Ｃ６が寄生インダクタＬｐ８を吸収
するように容量Ｃ６の静電容量を上述した設定値Ｃ6よ
り小さくしてもよい。このように容量Ｃ１〜Ｃ８の静電
容量及びインダクタＬ１のインダクタンスの設定を修正
することによって、さらに発振の安定性が向上する。
【００２８】また、本実施形態ではトリミング素子とし
てヒューズ抵抗を用いたが、ヒューズ抵抗の代わりに例
えばツェナーザップダイオードやトランジスタによるス
イッチ回路等を用いてもよい。ツェナーザップダイオー
ドの初期状態は非導通であるので、製造バラツキによる
中心周波数のずれに応じて必要な分だけ導通にすること
で、中心周波数を調整することができる。同様に、スイ
ッチ回路を構成するトランジスタを、他の不揮発性メモ
リのデータに応じて制御することで、中心周波数を調整
することができる。
てヒューズ抵抗を用いたが、ヒューズ抵抗の代わりに例
えばツェナーザップダイオードやトランジスタによるス
イッチ回路等を用いてもよい。ツェナーザップダイオー
ドの初期状態は非導通であるので、製造バラツキによる
中心周波数のずれに応じて必要な分だけ導通にすること
で、中心周波数を調整することができる。同様に、スイ
ッチ回路を構成するトランジスタを、他の不揮発性メモ
リのデータに応じて制御することで、中心周波数を調整
することができる。
【００２９】次に、本発明に係る電圧制御発振器を高周
波信号送受信装置（例えば、携帯電話機やパソコン、Ａ
Ｖ機器等のＢｌｕｅｔｏｏｔｈ応用装置）に適用した場
合について説明する。図４は本発明に係る高周波信号送
受信装置の一実施形態を示すブロック図である。
波信号送受信装置（例えば、携帯電話機やパソコン、Ａ
Ｖ機器等のＢｌｕｅｔｏｏｔｈ応用装置）に適用した場
合について説明する。図４は本発明に係る高周波信号送
受信装置の一実施形態を示すブロック図である。
【００３０】図４に示すように、本実施形態の高周波信
号送受信装置は、ディジタル変調された高周波信号を送
受信するアンテナ２１と、アンテナ２１の送受信信号を
所定周波数帯域に制限するバンドパスフィルタ２２と、
アンテナ２１を送受信系各々で共有するためのアンテナ
共用器２３と、アンテナ共用器２３に接続された受信回
路部２４及び送信回路部２５と、両回路部２４、２５で
の周波数変換処理に必要な局部発振信号を生成する局部
発振器２６を有して成る。
号送受信装置は、ディジタル変調された高周波信号を送
受信するアンテナ２１と、アンテナ２１の送受信信号を
所定周波数帯域に制限するバンドパスフィルタ２２と、
アンテナ２１を送受信系各々で共有するためのアンテナ
共用器２３と、アンテナ共用器２３に接続された受信回
路部２４及び送信回路部２５と、両回路部２４、２５で
の周波数変換処理に必要な局部発振信号を生成する局部
発振器２６を有して成る。
【００３１】受信回路部２４は、アンテナ共用器２３の
出力信号を増幅するローノイズアンプ４１と、ローノイ
ズアンプ４１の出力信号と局部発振器２６の局部発振信
号を混合して中間周波数信号を生成するとともに、該中
間周波数信号からイメージ波成分を除去するイメージリ
ジェクションミキサ４２と、イメージリジェクションミ
キサ４２の出力信号を所定周波数帯域に制限するバンド
パスフィルタ４３と、バンドパスフィルタ４３の出力信
号を増幅するリミッタアンプ４４と、リミッタアンプ４
４の出力信号に復調処理を施す復調器４５と、復調器４
５の出力信号を波形整形して内部回路（図示せず）に送
出するスライサ４６を有して成る。
出力信号を増幅するローノイズアンプ４１と、ローノイ
ズアンプ４１の出力信号と局部発振器２６の局部発振信
号を混合して中間周波数信号を生成するとともに、該中
間周波数信号からイメージ波成分を除去するイメージリ
ジェクションミキサ４２と、イメージリジェクションミ
キサ４２の出力信号を所定周波数帯域に制限するバンド
パスフィルタ４３と、バンドパスフィルタ４３の出力信
号を増幅するリミッタアンプ４４と、リミッタアンプ４
４の出力信号に復調処理を施す復調器４５と、復調器４
５の出力信号を波形整形して内部回路（図示せず）に送
出するスライサ４６を有して成る。
【００３２】一方、送信回路部２５は、内部回路（図示
せず）から入力されたＩ信号及びＱ信号に基づいて局部
発振器２６の局部発振信号を直交変調するＩ／Ｑ直交変
調器５１と、Ｉ／Ｑ直交変調器５１の出力信号を増幅し
てアンテナ共用器２３に送出する可変利得パワーアンプ
５２を有して成る。
せず）から入力されたＩ信号及びＱ信号に基づいて局部
発振器２６の局部発振信号を直交変調するＩ／Ｑ直交変
調器５１と、Ｉ／Ｑ直交変調器５１の出力信号を増幅し
てアンテナ共用器２３に送出する可変利得パワーアンプ
５２を有して成る。
【００３３】なお、本実施形態の高周波信号送受信装置
は、上記受信回路部２４及び送信回路部２５をいずれも
差動形式とした構成である。このような構成とすること
により、送受信信号に重畳した内部ディジタルノイズ等
を差動で打ち消すことができるので、送受信動作の精度
向上を図ることが可能となる。
は、上記受信回路部２４及び送信回路部２５をいずれも
差動形式とした構成である。このような構成とすること
により、送受信信号に重畳した内部ディジタルノイズ等
を差動で打ち消すことができるので、送受信動作の精度
向上を図ることが可能となる。
【００３４】また、局部発振器２６を図１の構成であっ
て図３の回路配置である電圧制御発振器とするので、局
部発振信号が安定するとともに送受信装置の小型化・低
コスト化を図ることができる。局部発振信号が安定する
ことにより、送受信データの誤り率が低減する。
て図３の回路配置である電圧制御発振器とするので、局
部発振信号が安定するとともに送受信装置の小型化・低
コスト化を図ることができる。局部発振信号が安定する
ことにより、送受信データの誤り率が低減する。
【００３５】
【発明の効果】本発明によると、可変容量素子及びイン
ダクタによって形成された共振部と、トランジスタ及び
容量を具備するマルチバイブレータと、を備えた電圧制
御発振器において、前記可変容量素子を複数設け、導通
から非導通または非導通から導通に状態が変化するスイ
ッチ手段を介して前記複数の可変容量素子の一部が前記
容量に接続されるとともに、全ての構成部分を集積回路
として搭載し、前記複数の可変容量素子を集積化した回
路ブロック及び前記インダクタを集積化した回路ブロッ
クそれぞれが前記トランジスタを集積化した回路ブロッ
クよりも前記容量を集積化した回路ブロックの近くに配
置するので、発振の安定性に特に影響を与える寄生イン
ダクタのインダクタンス、すなわち可変容量素子−イン
ダクタ間の寄生インダクタ並びに第１の容量及び第２の
容量−インダクタ間の寄生インダクタのインダクタンス
を小さくすることができる。これにより、安定な発振を
得ることができる。
ダクタによって形成された共振部と、トランジスタ及び
容量を具備するマルチバイブレータと、を備えた電圧制
御発振器において、前記可変容量素子を複数設け、導通
から非導通または非導通から導通に状態が変化するスイ
ッチ手段を介して前記複数の可変容量素子の一部が前記
容量に接続されるとともに、全ての構成部分を集積回路
として搭載し、前記複数の可変容量素子を集積化した回
路ブロック及び前記インダクタを集積化した回路ブロッ
クそれぞれが前記トランジスタを集積化した回路ブロッ
クよりも前記容量を集積化した回路ブロックの近くに配
置するので、発振の安定性に特に影響を与える寄生イン
ダクタのインダクタンス、すなわち可変容量素子−イン
ダクタ間の寄生インダクタ並びに第１の容量及び第２の
容量−インダクタ間の寄生インダクタのインダクタンス
を小さくすることができる。これにより、安定な発振を
得ることができる。
【００３６】また、本発明によると、発振周波数をマイ
クロ波帯域にした場合、寄生インダクタのリアクタンス
が大きくなるので、上記効果がより顕著になる。
クロ波帯域にした場合、寄生インダクタのリアクタンス
が大きくなるので、上記効果がより顕著になる。
【００３７】また、本発明によると、受信装置におい
て、発振が安定であり、かつ中心周波数の調整が可能で
ある全ての構成部分を集積化した電圧制御発振器を局部
発振器に用いるので、局部発振信号が安定するとともに
受信装置の小型化・低コスト化を図ることができる。局
部発振信号が安定することにより、受信信号のＳ／Ｎあ
るいは誤り率特性が良好になる。
て、発振が安定であり、かつ中心周波数の調整が可能で
ある全ての構成部分を集積化した電圧制御発振器を局部
発振器に用いるので、局部発振信号が安定するとともに
受信装置の小型化・低コスト化を図ることができる。局
部発振信号が安定することにより、受信信号のＳ／Ｎあ
るいは誤り率特性が良好になる。
【００３８】また、本発明によると、送信装置におい
て、発振が安定であり、かつ中心周波数の調整が可能で
ある全ての構成部分を集積化した電圧制御発振器を局部
発振器に用いるので、局部発振信号が安定するとともに
送信装置の小型化・低コスト化を図ることができる。局
部発振信号が安定することにより、送信信号のＳ／Ｎあ
るいは誤り率特性が良好になる。
て、発振が安定であり、かつ中心周波数の調整が可能で
ある全ての構成部分を集積化した電圧制御発振器を局部
発振器に用いるので、局部発振信号が安定するとともに
送信装置の小型化・低コスト化を図ることができる。局
部発振信号が安定することにより、送信信号のＳ／Ｎあ
るいは誤り率特性が良好になる。
【図１】 本発明に係る電圧制御発振器の構成を示
す図である。
す図である。
【図２】 本発明に係る電圧制御発振器の寄生イン
ダクタを含めた構成を示す図である。
ダクタを含めた構成を示す図である。
【図３】 本発明に係る電圧制御発振器の回路配置
を示す図である。
を示す図である。
【図４】 本発明に係る送受信装置の構成を示す図
である。
である。
【図５】 従来の電圧制御発振器の構成を示す図で
ある。
ある。
１２ 可変容量ダイオード集積回路
１３ 容量集積回路
１４ インダクタ集積回路
２１ アンテナ
２４ 受信回路部
２５ 送信回路部
２６ 局部発振器
Ｃ１〜Ｃ６ 容量
Ｄ１〜Ｄ８ 可変容量ダイオード
Ｌ１ インダクタ
Ｌｐ１〜Ｌｐ８ 寄生インダクタ
Ｒ１〜Ｒ７ 抵抗
ｒ１〜ｒ６ ヒューズ抵抗
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 蘆田 浩行
京都市右京区西院溝崎町21番地 ローム株
式会社内
(72)発明者 小倉 勝也
京都市右京区西院溝崎町21番地 ローム株
式会社内
(72)発明者 五十嵐 貞男
川崎市高津区坂戸３丁目２番１号 アール
エフ・チップス・テクノロジー株式会社内
Ｆターム(参考） 5J081 AA02 CC06 CC22 DD03 DD11
EE02 EE03 EE18 GG05 KK02
KK09 KK22 KK23 LL05 MM01
Claims (4)
- 【請求項１】可変容量素子及びインダクタによって形成
された共振部と、トランジスタ及び容量を具備するマル
チバイブレータと、を備えた電圧制御発振器において、
前記可変容量素子を複数設け、導通から非導通または非
導通から導通に状態が変化するスイッチ手段を介して前
記複数の可変容量素子の一部が前記容量に接続されると
ともに、全ての構成部分を集積回路として搭載し、前記
複数の可変容量素子を集積化した回路ブロック及び前記
インダクタを集積化した回路ブロックそれぞれが前記ト
ランジスタを集積化した回路ブロックよりも前記容量を
集積化した回路ブロックの近くに配置することを特徴と
する電圧制御発振器。 - 【請求項２】発振周波数がマイクロ波帯域である請求項
１の電圧制御発振器 - 【請求項３】請求項１又は請求項２に記載の電圧制御発
振器を局部発振器として用いる受信装置。 - 【請求項４】請求項１又は請求項２に記載の電圧制御発
振器を局部発振器として用いる送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371506A JP2003174320A (ja) | 2001-12-05 | 2001-12-05 | 電圧制御発振器並びにこれを用いた受信装置及び送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371506A JP2003174320A (ja) | 2001-12-05 | 2001-12-05 | 電圧制御発振器並びにこれを用いた受信装置及び送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174320A true JP2003174320A (ja) | 2003-06-20 |
Family
ID=19180536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371506A Pending JP2003174320A (ja) | 2001-12-05 | 2001-12-05 | 電圧制御発振器並びにこれを用いた受信装置及び送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174320A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170358B2 (en) | 2004-06-15 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same |
| JP2016181941A (ja) * | 2016-07-19 | 2016-10-13 | ラピスセミコンダクタ株式会社 | 発振回路 |
| US10629755B1 (en) | 2018-12-08 | 2020-04-21 | Shenzhen GOODIX Technology Co., Ltd. | Staggered-bias varactor |
| CN111918031A (zh) * | 2020-07-22 | 2020-11-10 | 南京科沃云计算信息技术有限公司 | 一种基于5g传输技术的病虫害图像处理系统及其方法 |
-
2001
- 2001-12-05 JP JP2001371506A patent/JP2003174320A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170358B2 (en) | 2004-06-15 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same |
| JP2016181941A (ja) * | 2016-07-19 | 2016-10-13 | ラピスセミコンダクタ株式会社 | 発振回路 |
| US10629755B1 (en) | 2018-12-08 | 2020-04-21 | Shenzhen GOODIX Technology Co., Ltd. | Staggered-bias varactor |
| WO2020113922A1 (en) * | 2018-12-08 | 2020-06-11 | Shenzhen GOODIX Technology Co., Ltd. | Staggered-bias varactor |
| CN111918031A (zh) * | 2020-07-22 | 2020-11-10 | 南京科沃云计算信息技术有限公司 | 一种基于5g传输技术的病虫害图像处理系统及其方法 |
| CN111918031B (zh) * | 2020-07-22 | 2022-07-01 | 南京科沃云计算信息技术有限公司 | 一种基于5g传输技术的病虫害图像处理系统及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731182B2 (en) | Voltage-controlled oscillator and communication apparatus employing the same | |
| JP2002208819A (ja) | 発振回路 | |
| US6380816B1 (en) | Oscillator and voltage controlled oscillator | |
| US6794948B2 (en) | Oscillation circuit and electronics using the same | |
| JPWO2006095502A1 (ja) | 電圧制御発振器および電圧制御発振器の周波数制御方法 | |
| KR100938086B1 (ko) | 발진기 | |
| US6933794B2 (en) | Voltage-controlled oscillator and electronic device using same | |
| EP0863605B1 (en) | Circuit arrangement for avoiding parasitic oscillation modes within an oscillator circuit | |
| JP2003174320A (ja) | 電圧制御発振器並びにこれを用いた受信装置及び送信装置 | |
| US6384693B1 (en) | Frequency-switching oscillator and electronic device using the same | |
| US20020050866A1 (en) | Voltage controlled oscillator and communication device using the same | |
| JP2004056720A (ja) | 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器 | |
| JP3893932B2 (ja) | 電圧制御発振器 | |
| JPWO2006106860A1 (ja) | テレビジョンチューナ | |
| JP2005304085A (ja) | 電圧制御発振器 | |
| EP1111769B1 (en) | Oscillator | |
| JP2003198250A (ja) | 発振回路およびこれを用いた電子機器 | |
| JP2903934B2 (ja) | 発振回路と、この発振回路を用いたｂｓチューナ | |
| US7205856B2 (en) | Piezoelectric oscillator | |
| JPH0319506A (ja) | 水晶発振回路 | |
| JP2002076773A (ja) | 温度補償型発振器及びそれを用いた電子装置 | |
| JP4102333B2 (ja) | 発振回路および電圧制御発振器 | |
| JP4228302B2 (ja) | 電圧制御型発振器 | |
| JP2001237643A (ja) | 電圧制御発振器および通信装置 | |
| JP4399782B2 (ja) | 周波数選択型発振器およびこれを備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
| A977 | Report on retrieval |
Effective date: 20060323 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060411 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060608 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |