JPH07146187A - 感熱素子及びその製造方法 - Google Patents
感熱素子及びその製造方法Info
- Publication number
- JPH07146187A JPH07146187A JP5295459A JP29545993A JPH07146187A JP H07146187 A JPH07146187 A JP H07146187A JP 5295459 A JP5295459 A JP 5295459A JP 29545993 A JP29545993 A JP 29545993A JP H07146187 A JPH07146187 A JP H07146187A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fesi
- iron silicide
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】高感度の鉄シリサイド（β−ＦｅＳｉ2 ）膜利
用感熱素子及びその製造方法の提供。 【構成】本発明の感熱素子は、Ｎ型又はｉ型の（１１
１）単結晶シリコンからなる基板１に形成された５０ｎ
ｍ以下のヘテロエピタキシャル成長鉄シリサイド（β−
ＦｅＳｉ2 ）膜を感熱部として、その熱起電力又は負の
抵抗温度係数を利用して温度を検出する。本発明の感熱
素子の製造方法は、Ｎ型又はｉ型の（１１１）単結晶シ
リコン上にイオンスパッタリングとその後の６５０〜７
２０℃でのアニールにより優れたホール移動度及び、成
膜温度に依存しない電気的特性をもったヘテロエピタキ
シャル成長鉄シリサイド（β−ＦｅＳｉ2 ）膜を得る。
用感熱素子及びその製造方法の提供。 【構成】本発明の感熱素子は、Ｎ型又はｉ型の（１１
１）単結晶シリコンからなる基板１に形成された５０ｎ
ｍ以下のヘテロエピタキシャル成長鉄シリサイド（β−
ＦｅＳｉ2 ）膜を感熱部として、その熱起電力又は負の
抵抗温度係数を利用して温度を検出する。本発明の感熱
素子の製造方法は、Ｎ型又はｉ型の（１１１）単結晶シ
リコン上にイオンスパッタリングとその後の６５０〜７
２０℃でのアニールにより優れたホール移動度及び、成
膜温度に依存しない電気的特性をもったヘテロエピタキ
シャル成長鉄シリサイド（β−ＦｅＳｉ2 ）膜を得る。
Description
【０００１】
【産業上の利用分野】本発明は感熱素子及びその製造方
法に関する。本発明の感熱素子は温度センサや焦電セン
サやサーミスタなどに適用される。
法に関する。本発明の感熱素子は温度センサや焦電セン
サやサーミスタなどに適用される。
【０００２】
【従来技術】特開平４−２１０４６３号公報は、サーミ
スタ用の多結晶鉄シリサイド（β−ＦｅＳｉ2 ）膜を、
基板温度２００〜６００℃でＰＶＤ法により堆積し、そ
の後、５００〜９００℃でアニールして形成することを
開示している。
スタ用の多結晶鉄シリサイド（β−ＦｅＳｉ2 ）膜を、
基板温度２００〜６００℃でＰＶＤ法により堆積し、そ
の後、５００〜９００℃でアニールして形成することを
開示している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た鉄シリサイド（β−ＦｅＳｉ2 ）膜利用サーミスタ
は、感熱素子（特に高感度の高温度検出用感熱素子）と
して感熱特性の点で実用化レベルに不十分であり、それ
らの格段の向上が要望されていた。本発明は上記問題点
に鑑みなされたものであり、高感度の鉄シリサイド（β
−ＦｅＳｉ2 ）膜利用感熱素子及びその製造方法を提供
することを、その目的としている。
た鉄シリサイド（β−ＦｅＳｉ2 ）膜利用サーミスタ
は、感熱素子（特に高感度の高温度検出用感熱素子）と
して感熱特性の点で実用化レベルに不十分であり、それ
らの格段の向上が要望されていた。本発明は上記問題点
に鑑みなされたものであり、高感度の鉄シリサイド（β
−ＦｅＳｉ2 ）膜利用感熱素子及びその製造方法を提供
することを、その目的としている。
【０００４】
【課題を解決するための手段】本発明の感熱素子は、Ｎ
型又はｉ型の（１１１）単結晶シリコンからなる基板
と、前記基板の表面に形成された厚さ１００ｎｍ以下の
ヘテロエピタキシャル成長鉄シリサイド（β−ＦｅＳｉ
2 ）膜と、前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両
端表面にオーミックコンタクトされる一対の電極とを備
えることを特徴としている。
型又はｉ型の（１１１）単結晶シリコンからなる基板
と、前記基板の表面に形成された厚さ１００ｎｍ以下の
ヘテロエピタキシャル成長鉄シリサイド（β−ＦｅＳｉ
2 ）膜と、前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両
端表面にオーミックコンタクトされる一対の電極とを備
えることを特徴としている。
【０００５】上記感熱素子の好適な態様において、鉄シ
リサイド（β−ＦｅＳｉ2 ）膜の厚さは、１００ｎｍ以
下、好ましくは１０〜５０ｎｍとされる。膜厚が１０ｎ
ｍを下回ると厚さの制御が難しく、また５０ｎｍを超え
ると結晶品質が低下することがわかった。本発明の感熱
素子の製造方法は、Ｎ型又はｉ型の（１１１）単結晶シ
リコンからなる基板を６２５〜７２５℃に保ちつつ、前
記基板の表面に鉄及びシリコンを１対２のモル比で同時
にＰＶＤ法にて堆積し、前記堆積膜を６２５〜７２５℃
でアニールして膜厚が１００ｎｍ以下の鉄シリサイド
（β−ＦｅＳｉ2 ）膜をヘテロエピタキシャル成長し、
前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表面に一
対の電極をオーミックコンタクト可能に形成することを
特徴とする。
リサイド（β−ＦｅＳｉ2 ）膜の厚さは、１００ｎｍ以
下、好ましくは１０〜５０ｎｍとされる。膜厚が１０ｎ
ｍを下回ると厚さの制御が難しく、また５０ｎｍを超え
ると結晶品質が低下することがわかった。本発明の感熱
素子の製造方法は、Ｎ型又はｉ型の（１１１）単結晶シ
リコンからなる基板を６２５〜７２５℃に保ちつつ、前
記基板の表面に鉄及びシリコンを１対２のモル比で同時
にＰＶＤ法にて堆積し、前記堆積膜を６２５〜７２５℃
でアニールして膜厚が１００ｎｍ以下の鉄シリサイド
（β−ＦｅＳｉ2 ）膜をヘテロエピタキシャル成長し、
前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表面に一
対の電極をオーミックコンタクト可能に形成することを
特徴とする。
【０００６】上記製造方法の好適な態様において、前記
Ｎ型又はｉ型の（１１１）単結晶シリコンからなる基板
を６５０〜７００℃に保ちつつ、前記基板の表面に鉄及
びシリコンを１対２のモル比で不活性イオンを用いて同
時にイオンスパッタリングすることにより前記基板表面
にスパッタ膜を堆積し、前記スパッタ膜を６５０〜７０
０℃でアニールして膜厚が１０〜５０ｎｍ以下の鉄シリ
サイド（β−ＦｅＳｉ2 ）膜をヘテロエピタキシャル成
長し、前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表
面に一対の電極をオーミックコンタクト可能に形成す
る。
Ｎ型又はｉ型の（１１１）単結晶シリコンからなる基板
を６５０〜７００℃に保ちつつ、前記基板の表面に鉄及
びシリコンを１対２のモル比で不活性イオンを用いて同
時にイオンスパッタリングすることにより前記基板表面
にスパッタ膜を堆積し、前記スパッタ膜を６５０〜７０
０℃でアニールして膜厚が１０〜５０ｎｍ以下の鉄シリ
サイド（β−ＦｅＳｉ2 ）膜をヘテロエピタキシャル成
長し、前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表
面に一対の電極をオーミックコンタクト可能に形成す
る。
【０００７】ＰＶＤ法としては、スパッタリング、真空
蒸着、分子ビームなどを採用することができる。なお、
上記アニールの時間は数十分程度とするのが好ましい。
蒸着、分子ビームなどを採用することができる。なお、
上記アニールの時間は数十分程度とするのが好ましい。
【０００８】
【作用及び発明の効果】本発明の感熱素子は、Ｎ型又は
ｉ型の（１１１）単結晶シリコンからなる基板に形成さ
れたヘテロエピタキシャル成長鉄シリサイド（β−Ｆｅ
Ｓｉ2 ）膜を感熱部として、その熱起電力又は負の抵抗
温度係数を利用して温度を検出する。実験の結果、鉄シ
リサイド（β−ＦｅＳｉ2 ）膜は（１１１）単結晶シリ
コン上に例えばイオンスパッタリングなどのＰＶＤとそ
の後のアニールにより良好にヘテロエピタキシャル成長
することがわかった。特に、鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜を１００ｎｍ以下、好ましくは１０〜５０ｎｍ
とすると、上記した従来の多結晶鉄シリサイド（β−Ｆ
ｅＳｉ2 ）膜より格段の感熱特性をもつ鉄シリサイド
（β−ＦｅＳｉ2 ）膜が形成できることがわかった。
ｉ型の（１１１）単結晶シリコンからなる基板に形成さ
れたヘテロエピタキシャル成長鉄シリサイド（β−Ｆｅ
Ｓｉ2 ）膜を感熱部として、その熱起電力又は負の抵抗
温度係数を利用して温度を検出する。実験の結果、鉄シ
リサイド（β−ＦｅＳｉ2 ）膜は（１１１）単結晶シリ
コン上に例えばイオンスパッタリングなどのＰＶＤとそ
の後のアニールにより良好にヘテロエピタキシャル成長
することがわかった。特に、鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜を１００ｎｍ以下、好ましくは１０〜５０ｎｍ
とすると、上記した従来の多結晶鉄シリサイド（β−Ｆ
ｅＳｉ2 ）膜より格段の感熱特性をもつ鉄シリサイド
（β−ＦｅＳｉ2 ）膜が形成できることがわかった。
【０００９】これは、膜厚が薄いので膜の結晶方位が
（１１１）単結晶シリコンに依存して揃い、その結果と
してホール移動度が向上するものと思われる。なお、形
成される鉄シリサイド（β−ＦｅＳｉ2 ）膜は通常Ｐ型
であるので、基板をｉ型又はＮ型とすることにより鉄シ
リサイド（β−ＦｅＳｉ2 ）膜を基板から接合分離によ
り電気的に絶縁することができる。
（１１１）単結晶シリコンに依存して揃い、その結果と
してホール移動度が向上するものと思われる。なお、形
成される鉄シリサイド（β−ＦｅＳｉ2 ）膜は通常Ｐ型
であるので、基板をｉ型又はＮ型とすることにより鉄シ
リサイド（β−ＦｅＳｉ2 ）膜を基板から接合分離によ
り電気的に絶縁することができる。
【００１０】本発明の感熱センサの製造方法では、Ｎ型
又はｉ型の（１１１）単結晶シリコン上に鉄及びシリコ
ンを一定のモル比で同時にイオンスパッタして膜厚１０
０ｎｍ以下、好ましくは１０〜５０ｎｍに形成し、その
後でアニールして、鉄シリサイド（β−ＦｅＳｉ2 ）膜
を形成した。この場合、アニール温度が重要であり、そ
れを６２５〜７２５℃、更に好ましくは６５０〜７００
℃とすることにより、この鉄シリサイド（β−ＦｅＳｉ
2 ）膜は優れたホール移動度をもつヘテロエピタキシャ
ル成長膜となることがわかった。また、上記アニールに
より、イオンスパッタにより生じた基板表面部の欠陥も
回復し、鉄シリサイド（β−ＦｅＳｉ2）膜と基板との
間の接合分離も良好となる。
又はｉ型の（１１１）単結晶シリコン上に鉄及びシリコ
ンを一定のモル比で同時にイオンスパッタして膜厚１０
０ｎｍ以下、好ましくは１０〜５０ｎｍに形成し、その
後でアニールして、鉄シリサイド（β−ＦｅＳｉ2 ）膜
を形成した。この場合、アニール温度が重要であり、そ
れを６２５〜７２５℃、更に好ましくは６５０〜７００
℃とすることにより、この鉄シリサイド（β−ＦｅＳｉ
2 ）膜は優れたホール移動度をもつヘテロエピタキシャ
ル成長膜となることがわかった。また、上記アニールに
より、イオンスパッタにより生じた基板表面部の欠陥も
回復し、鉄シリサイド（β−ＦｅＳｉ2）膜と基板との
間の接合分離も良好となる。
【００１１】
【実施例】本発明の感熱素子の一実施例を図１の模式断
面図及び図２の平面図を参照して説明する。この感熱素
子は温度センサであって、ｉ型の（１１１）単結晶シリ
コンからなる基板１と、その上に形成されたヘテロエピ
タキシャル成長鉄シリサイド（β−ＦｅＳｉ2 ）膜２
と、鉄シリサイド（β−ＦｅＳｉ2 ）膜２を覆う絶縁保
護膜３と、絶縁保護膜３の開口を通じて鉄シリサイド
（β−ＦｅＳｉ2 ）膜２の両端部の表面に形成される鉄
を素材とするオーミックコンタクト膜４と、オーミック
コンタクト膜４上に配設される金電極５とからなる。
面図及び図２の平面図を参照して説明する。この感熱素
子は温度センサであって、ｉ型の（１１１）単結晶シリ
コンからなる基板１と、その上に形成されたヘテロエピ
タキシャル成長鉄シリサイド（β−ＦｅＳｉ2 ）膜２
と、鉄シリサイド（β−ＦｅＳｉ2 ）膜２を覆う絶縁保
護膜３と、絶縁保護膜３の開口を通じて鉄シリサイド
（β−ＦｅＳｉ2 ）膜２の両端部の表面に形成される鉄
を素材とするオーミックコンタクト膜４と、オーミック
コンタクト膜４上に配設される金電極５とからなる。
【００１２】基板１はＮ型でもよく、鉄シリサイド（β
−ＦｅＳｉ2 ）膜２は５０ｎｍ以下、ここでは５０ｎｍ
の厚さに形成されている。鉄シリサイド（β−ＦｅＳｉ
2 ）膜２は後述するように鉄及びイオンのイオンスパッ
タ及びその後のアニールにより形成されるが、図２に示
す所定形状（蛇行状）とするためにマスクを用いてイオ
ンスパッタを行えばよい。もちろん、成膜後にフォトレ
ジストのパターニングによりエッチングして鉄シリサイ
ド（β−ＦｅＳｉ2 ）膜を所定形状とすることもでき
る。
−ＦｅＳｉ2 ）膜２は５０ｎｍ以下、ここでは５０ｎｍ
の厚さに形成されている。鉄シリサイド（β−ＦｅＳｉ
2 ）膜２は後述するように鉄及びイオンのイオンスパッ
タ及びその後のアニールにより形成されるが、図２に示
す所定形状（蛇行状）とするためにマスクを用いてイオ
ンスパッタを行えばよい。もちろん、成膜後にフォトレ
ジストのパターニングによりエッチングして鉄シリサイ
ド（β−ＦｅＳｉ2 ）膜を所定形状とすることもでき
る。
【００１３】絶縁保護膜３は例えば厚さ約１μｍのＣＶ
Ｄシリコン酸化膜であるが、他の無機又は有機絶縁膜で
もよい。この絶縁保護膜３はホトリソ法によりコンタク
ト開口されるが、絶縁保護膜３の省略も可能である。こ
の場合にはオーミックコンタクト膜４及び金電極５はマ
スクを用いたＰＶＤ法により形成されることが好まし
い。
Ｄシリコン酸化膜であるが、他の無機又は有機絶縁膜で
もよい。この絶縁保護膜３はホトリソ法によりコンタク
ト開口されるが、絶縁保護膜３の省略も可能である。こ
の場合にはオーミックコンタクト膜４及び金電極５はマ
スクを用いたＰＶＤ法により形成されることが好まし
い。
【００１４】マスク開口からのＰＶＤ法により、オーミ
ックコンタクト膜４は１．５ｎｍ、金電極５は３００ｎ
ｍの厚さに形成される。ホトリソグラフィによるパター
ニングも可能である。このようにして、シリコンウエフ
ァ（図示せず）上に形成された各チップをダイシングし
て温度センサが完成される。
ックコンタクト膜４は１．５ｎｍ、金電極５は３００ｎ
ｍの厚さに形成される。ホトリソグラフィによるパター
ニングも可能である。このようにして、シリコンウエフ
ァ（図示せず）上に形成された各チップをダイシングし
て温度センサが完成される。
【００１５】このセンサは、Ｐ型である鉄シリサイド
（β−ＦｅＳｉ2 ）膜２の温度勾配に応じたホールの移
動により両電極５、５間に生じる起電力により温度差が
検出される。なお、鉄シリサイド（β−ＦｅＳｉ2 ）膜
２の負の抵抗温度係数を用いて温度検出することもでき
る。次に、この鉄シリサイド（β−ＦｅＳｉ2 ）膜２の
製造方法を更に詳しく説明する。
（β−ＦｅＳｉ2 ）膜２の温度勾配に応じたホールの移
動により両電極５、５間に生じる起電力により温度差が
検出される。なお、鉄シリサイド（β−ＦｅＳｉ2 ）膜
２の負の抵抗温度係数を用いて温度検出することもでき
る。次に、この鉄シリサイド（β−ＦｅＳｉ2 ）膜２の
製造方法を更に詳しく説明する。
【００１６】まず、ｉ型の（１１１）単結晶シリコンウ
エハーを希フッ酸処理（図１(a))により自然酸化膜を除
去した後、真空チェンバー（バックグラウンド〜10-5Ｐ
ａ)内に導入される。次に、ＦｅとＳｉとを同時にＡｒ
+ イオンスパッタしてウエハー上に堆積させた。堆積中
のアルゴンガス圧は３×１０-3 Ｐａ、Ｆｅターゲット
と基板との距離は２００ｍｍ、Ｓｉターゲットと基板と
の距離は２００ｍｍ、Ａｒ+ スパッターガンの加速電圧
は、ともに１．５ＫＶ、減速電圧は、０．５ＫＶであ
る。またアーク電圧はＦｅ、Ｓｉともに６１Ｖで、アー
ク電流はＦｅ０．６〜１．２Ａ、Ｓｉ１．２Ａとして、
堆積速度を制御する。Ｆｅ、Ｓｉの堆積速度は各々３．
７〜６．０μｍ／分、及び、１３〜１５inμｍ／分、特
に、Ｆｅが３．７μｍ／分、Ｓｉが１４μｍ／分とする
のが最適であった。これらの堆積速度は鉄シリサイド
（β−ＦｅＳｉ2 ）膜の化学量論的組成を考慮したもの
である。また堆積中のウエハー温度は、６２５〜７２５
℃が好適であった。
エハーを希フッ酸処理（図１(a))により自然酸化膜を除
去した後、真空チェンバー（バックグラウンド〜10-5Ｐ
ａ)内に導入される。次に、ＦｅとＳｉとを同時にＡｒ
+ イオンスパッタしてウエハー上に堆積させた。堆積中
のアルゴンガス圧は３×１０-3 Ｐａ、Ｆｅターゲット
と基板との距離は２００ｍｍ、Ｓｉターゲットと基板と
の距離は２００ｍｍ、Ａｒ+ スパッターガンの加速電圧
は、ともに１．５ＫＶ、減速電圧は、０．５ＫＶであ
る。またアーク電圧はＦｅ、Ｓｉともに６１Ｖで、アー
ク電流はＦｅ０．６〜１．２Ａ、Ｓｉ１．２Ａとして、
堆積速度を制御する。Ｆｅ、Ｓｉの堆積速度は各々３．
７〜６．０μｍ／分、及び、１３〜１５inμｍ／分、特
に、Ｆｅが３．７μｍ／分、Ｓｉが１４μｍ／分とする
のが最適であった。これらの堆積速度は鉄シリサイド
（β−ＦｅＳｉ2 ）膜の化学量論的組成を考慮したもの
である。また堆積中のウエハー温度は、６２５〜７２５
℃が好適であった。
【００１７】堆積速度を一定にして堆積時間を変化させ
ることにより鉄シリサイド（β−ＦｅＳｉ2 ）膜の膜厚
が制御可能であるが、この実施例では上記成膜条件にて
４分間程度堆積させて約５０ｎｍの膜厚とした。次に、
真空チェンバー内で熱処理（アニール）を施すことによ
り鉄シリサイド（β−ＦｅＳｉ2 ）膜をヘテロエピタキ
シャル成長させる。
ることにより鉄シリサイド（β−ＦｅＳｉ2 ）膜の膜厚
が制御可能であるが、この実施例では上記成膜条件にて
４分間程度堆積させて約５０ｎｍの膜厚とした。次に、
真空チェンバー内で熱処理（アニール）を施すことによ
り鉄シリサイド（β−ＦｅＳｉ2 ）膜をヘテロエピタキ
シャル成長させる。
【００１８】このアニール温度は、堆積時と同じく６２
５〜７２５℃で６０分実施し、その後、室温まで徐冷し
た。これにより、一定の組成の鉄シリサイド（β−Ｆｅ
Ｓｉ 2 ）膜を形成することができた。図３に上記方法で
成膜された鉄シリサイド（β−ＦｅＳｉ2 ）膜のＸ線回
折結果を示す。ただし、（ａ）は膜厚１０ｎｍ、（ｂ）
は膜厚５０ｎｍ、（ｃ）は膜厚１００ｎｍ、（ｄ）は膜
厚３００ｎｍである。
５〜７２５℃で６０分実施し、その後、室温まで徐冷し
た。これにより、一定の組成の鉄シリサイド（β−Ｆｅ
Ｓｉ 2 ）膜を形成することができた。図３に上記方法で
成膜された鉄シリサイド（β−ＦｅＳｉ2 ）膜のＸ線回
折結果を示す。ただし、（ａ）は膜厚１０ｎｍ、（ｂ）
は膜厚５０ｎｍ、（ｃ）は膜厚１００ｎｍ、（ｄ）は膜
厚３００ｎｍである。
【００１９】（ａ）、（ｂ）では、鉄シリサイド（β−
ＦｅＳｉ2 ）膜の（２０２）面の回折ピークと、Ｓｉ
（３３３）面の回折ピークのみ確認でき、これにより、
Ｓｉ（１１１）基板上に鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜の（１０１）面が配向し、成長していることが
わかる。これに対し、（ｃ）、（ｄ）では、他の配向面
を示す回折ピークが表れていることがわかる。従って、
結晶性の良好な鉄シリサイド（β−ＦｅＳｉ2 ）膜を得
るためには膜厚を１００ｎｍ以下、好ましくは１０〜５
０ｎｍとするのが適当であることがわかる。
ＦｅＳｉ2 ）膜の（２０２）面の回折ピークと、Ｓｉ
（３３３）面の回折ピークのみ確認でき、これにより、
Ｓｉ（１１１）基板上に鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜の（１０１）面が配向し、成長していることが
わかる。これに対し、（ｃ）、（ｄ）では、他の配向面
を示す回折ピークが表れていることがわかる。従って、
結晶性の良好な鉄シリサイド（β−ＦｅＳｉ2 ）膜を得
るためには膜厚を１００ｎｍ以下、好ましくは１０〜５
０ｎｍとするのが適当であることがわかる。
【００２０】次に、成膜及びアニール温度を変更した場
合の鉄シリサイド（β−ＦｅＳｉ2）膜のホール移動度
及びＸ線回折結果を調べた。図４にホール移動度の温度
変化を示す。測定温度１５Ｋ〜３００Ｋでβ−ＦｅＳｉ
2 膜中のキャリア（ホール）移動度は、多結晶Ｓｉ基板
上に成膜したβ−ＦｅＳｉ2 （多結晶）のそれより向上
していることがわかる。単に成膜温度６５０、７００℃
のβ−ＦｅＳｉ2 膜のホール移動度を同時に示している
が、成膜温度が異なっても、移動度の特性に変化はし、
ほとんどみられず、成膜温度に依存しない安定した電気
的特性をもったβ−ＦｅＳｉ2 膜が、今回の成膜法によ
り形成されていると考えられる。この特性は、良好な膜
質の実現により、成膜温度に依存すると思われる膜中の
欠陥密度が低減していることに起因するものであろうと
考えられる。
合の鉄シリサイド（β−ＦｅＳｉ2）膜のホール移動度
及びＸ線回折結果を調べた。図４にホール移動度の温度
変化を示す。測定温度１５Ｋ〜３００Ｋでβ−ＦｅＳｉ
2 膜中のキャリア（ホール）移動度は、多結晶Ｓｉ基板
上に成膜したβ−ＦｅＳｉ2 （多結晶）のそれより向上
していることがわかる。単に成膜温度６５０、７００℃
のβ−ＦｅＳｉ2 膜のホール移動度を同時に示している
が、成膜温度が異なっても、移動度の特性に変化はし、
ほとんどみられず、成膜温度に依存しない安定した電気
的特性をもったβ−ＦｅＳｉ2 膜が、今回の成膜法によ
り形成されていると考えられる。この特性は、良好な膜
質の実現により、成膜温度に依存すると思われる膜中の
欠陥密度が低減していることに起因するものであろうと
考えられる。
【００２１】また、鉄シリサイド（β−ＦｅＳｉ2 ）膜
はＳｉ（１１１）基板に対して−１．４％の格子不整合
率をもっているが、界面の歪を低減させるため、バッフ
ァ層としてＣｏＳｉ2 やＮｉＳｉ2 膜からなるバッファ
膜を 〜 ｎｍ程度挟むことにより更に鉄シリ
サイド（β−ＦｅＳｉ2 ）膜の結晶性を向上することが
できる。これらバッファ膜は鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜の場合と同様にシリコンとＣｏ又はＮｉとのイ
オンスパッタにより形成される。
はＳｉ（１１１）基板に対して−１．４％の格子不整合
率をもっているが、界面の歪を低減させるため、バッフ
ァ層としてＣｏＳｉ2 やＮｉＳｉ2 膜からなるバッファ
膜を 〜 ｎｍ程度挟むことにより更に鉄シリ
サイド（β−ＦｅＳｉ2 ）膜の結晶性を向上することが
できる。これらバッファ膜は鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜の場合と同様にシリコンとＣｏ又はＮｉとのイ
オンスパッタにより形成される。
【００２２】またイオンスパッタリング法の代わりに他
のスパッタリング法や真空蒸着法や分子ビーム法などの
ＰＶＤ法により鉄シリサイド（β−ＦｅＳｉ2 ）膜を形
成してもよい。更に、上記実施例では鉄シリサイド（β
−ＦｅＳｉ2 ）膜について説明したが、他のシリサイド
系半導体材料（ＣｒＳｉ2 、ＲｅＳｉ2 ）についても、
同様のホール移動度の向上、成膜温度に依存しない安定
した電気的特性及びそれによる感熱特性の向上に有効で
ある。
のスパッタリング法や真空蒸着法や分子ビーム法などの
ＰＶＤ法により鉄シリサイド（β−ＦｅＳｉ2 ）膜を形
成してもよい。更に、上記実施例では鉄シリサイド（β
−ＦｅＳｉ2 ）膜について説明したが、他のシリサイド
系半導体材料（ＣｒＳｉ2 、ＲｅＳｉ2 ）についても、
同様のホール移動度の向上、成膜温度に依存しない安定
した電気的特性及びそれによる感熱特性の向上に有効で
ある。
【図１】本発明の感熱素子の一実施例を示す断面図であ
る。
る。
【図２】図１の感熱素子の平面図である。
【図３】本発明の感熱素子の製造法で成膜された鉄シリ
サイド（β−ＦｅＳｉ2 ）膜のＸ線回折図である。
サイド（β−ＦｅＳｉ2 ）膜のＸ線回折図である。
【図４】本発明の感熱素子の製造法で成膜された鉄シリ
サイド（β−ＦｅＳｉ2 ）膜のホール移動度の温度特性
を示す図である。
サイド（β−ＦｅＳｉ2 ）膜のホール移動度の温度特性
を示す図である。
１はシリコン基板 ２は鉄シリサイド（β−ＦｅＳｉ2 ）膜
Claims (4)
- 【請求項１】Ｎ型又はｉ型の（１１１）単結晶シリコン
からなる基板と、 前記基板の表面に形成された厚さ１００ｎｍ以下のヘテ
ロエピタキシャル成長鉄シリサイド（β−ＦｅＳｉ2 ）
膜と、 前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表面にオ
ーミックコンタクトされる一対の電極とを備えることを
特徴とする感熱素子。 - 【請求項２】鉄シリサイド（β−ＦｅＳｉ2 ）膜の厚さ
は、１０〜５０ｎｍである請求項１記載の感熱素子。 - 【請求項３】Ｎ型又はｉ型の（１１１）単結晶シリコン
からなる基板を６２５〜７２５℃に保ちつつ、前記基板
の表面に鉄及びシリコンを１対２のモル比で同時にＰＶ
Ｄ法にて堆積し、 前記堆積膜を６２５〜７２５℃でアニールして膜厚が１
００ｎｍ以下の鉄シリサイド（β−ＦｅＳｉ2 ）膜をヘ
テロエピタキシャル成長し、 前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表面に一
対の電極をオーミックコンタクト可能に形成することを
特徴とする感熱素子の製造方法。 - 【請求項４】Ｎ型又はｉ型の（１１１）単結晶シリコン
からなる基板を６５０〜７００℃に保ちつつ、前記基板
の表面に鉄及びシリコンを１対２のモル比で同時にイオ
ンスパッタリングすることにより前記基板表面にスパッ
タ膜を堆積し、 前記スパッタ膜を６５０〜７００℃でアニールして膜厚
が１０〜５０ｎｍ以下の鉄シリサイド（β−ＦｅＳ
ｉ2 ）膜をヘテロエピタキシャル成長し、 前記鉄シリサイド（β−ＦｅＳｉ2 ）膜の両端表面に一
対の電極をオーミックコンタクト可能に形成する請求項
２記載の感熱素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295459A JPH07146187A (ja) | 1993-11-25 | 1993-11-25 | 感熱素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295459A JPH07146187A (ja) | 1993-11-25 | 1993-11-25 | 感熱素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07146187A true JPH07146187A (ja) | 1995-06-06 |
Family
ID=17820867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295459A Pending JPH07146187A (ja) | 1993-11-25 | 1993-11-25 | 感熱素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07146187A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329696B1 (en) | 1997-06-11 | 2001-12-11 | Nec Corporation | Semiconductor device with electric converter element |
| US6984856B1 (en) | 2002-03-22 | 2006-01-10 | Kabushiki Kaisha Toshiba | Infrared ray detecting type imaging device |
| JP2007324500A (ja) * | 2006-06-05 | 2007-12-13 | Sps Syntex Inc | ＦｅＳｉ２系熱電変換材料及びその製造方法 |
-
1993
- 1993-11-25 JP JP5295459A patent/JPH07146187A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329696B1 (en) | 1997-06-11 | 2001-12-11 | Nec Corporation | Semiconductor device with electric converter element |
| US6984856B1 (en) | 2002-03-22 | 2006-01-10 | Kabushiki Kaisha Toshiba | Infrared ray detecting type imaging device |
| US7015472B2 (en) | 2002-03-22 | 2006-03-21 | Kabushiki Kaisha Toshiba | Infrared ray detecting type imaging device |
| US7172920B2 (en) | 2002-03-22 | 2007-02-06 | Kabushiki Kaisha Toshiba | Method of manufacturing an image device |
| JP2007324500A (ja) * | 2006-06-05 | 2007-12-13 | Sps Syntex Inc | ＦｅＳｉ２系熱電変換材料及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1071743A (en) | Pyroelectric-field effect electromagnetic radiation detector | |
| KR100797855B1 (ko) | 쇼트키 접합형 반도체 장치의 제조방법 | |
| Ota | Si molecular beam epitaxy (n on n+) with wide range doping control | |
| JP3399392B2 (ja) | 半導体発光素子、およびその製造方法 | |
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| EP1424725A1 (en) | ELECTRODE FOR p-TYPE SiC | |
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| US7902054B2 (en) | Schottky barrier semiconductor device and method for manufacturing the same | |
| JP2009517331A (ja) | 圧縮応力を用いたナノワイヤ製造方法 | |
| WO2004044996A1 (ja) | 熱電変換材料薄膜とセンサ素子及びその製造方法 | |
| JPS62123716A (ja) | 半導体装置の製造方法 | |
| JPH07146187A (ja) | 感熱素子及びその製造方法 | |
| JP4304272B2 (ja) | 熱電変換材料薄膜とセンサ素子及びその製造方法 | |
| JPH04233277A (ja) | 立方晶窒化ホウ素の層を有するトランジスター | |
| Grigorovici et al. | Thermoelectric Power in Amorphous Silicon | |
| JPH11330569A (ja) | 熱電変換素子およびその製造方法 | |
| JPH06345598A (ja) | 放射線検出素子用ＣｄＴｅ結晶およびその製造方法 | |
| Bak-Mikkelsen et al. | Improved quality of zinc oxide thin films by in situ annealing | |
| JPH07166323A (ja) | β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置 | |
| JP2596421B2 (ja) | 金属間化合物半導体薄膜の製造方法 | |
| JPH0154869B2 (ja) | ||
| JP3134359B2 (ja) | 薄膜熱電素子 | |
| JP2708175B2 (ja) | ＩｎＳｂプレーナ光起電力形素子の製造方法 | |
| JPH07106650A (ja) | 複合型ジョセフソン接合素子の製造方法 | |
| Larsen et al. | Growth of nickel silicides on silicon by short duration incoherent light exposure |