JPH11330569A

JPH11330569A - 熱電変換素子およびその製造方法

Info

Publication number: JPH11330569A
Application number: JP10129858A
Authority: JP
Inventors: Ichiro Yamazaki; 一郎山嵜; Takatomo Sasaki; 孝友佐々木; Yusuke Mori; 勇介森; Hiroyuki Sonobe; 裕之園部
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-05-13
Filing date: 1998-05-13
Publication date: 1999-11-30

Abstract

(57)【要約】【課題】通電方向が熱電膜の界面に対して垂直方向の
場合、熱電性能を向上させることのできる熱電変換素子
を提供する。【解決手段】基板１上に間隔をあけて２つの金属電極
膜２を形成する。一方の金属電極膜２の上にＮ型熱電膜
３、他方の金属電極膜２の上にＰ型熱電膜４を成膜す
る。このとき、熱電膜３，４を構成する結晶のｃ軸が基
板１面に垂直以外に成長するときの温度で、ヨウ化銀を
ドーピングしたＢｉ₂Ｔｅ₃とＢｉ₂Ｓｅ₃とを交互に積層
してＮ型熱電膜３を成膜し、Ｓｂ₂Ｔｅ₃とＢｉ₂Ｔｅ₃と
を交互に積層してＰ型熱電膜４を成膜する。両熱電膜
３，４の上にそれらを接続する金属電極膜９を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、熱電効果を利用し
て、太陽熱や人間の体温といった熱エネルギーを電気エ
ネルギーに変換したり、電気エネルギーを熱エネルギー
に変換する熱電変換素子に関する。

【０００２】

【従来の技術】近年、異なる２種類の化合物を交互に積
層させた熱電膜（交互積層膜）を用いて、その性能を向
上させる熱電変換素子が提案されている。これには、熱
電膜の界面に対して平行方向に通電するもの（Ｌ.Ｄ.Ｈ
icks and Ｍ.Ｓ.Ｄresselhause,Ｐhys.Ｒev.Ｂ４７,ｐ.
12727（1993））と、界面に対して垂直方向に通電する
もの（Ｒ.Ｖenkatasubramanian,Ｐroceedings of Ｔhe
12th Ｉnternational Ｃonference on Ｔhermoelectric
s,ｐ.322-ｐ.327）とがある。

【０００３】前者は、量子井戸を形成して井戸中のキャ
リアの状態密度を高め、熱電変換素子の性能を向上させ
ようというものであり、後者は、熱の伝達方向を熱電膜
の界面方向とし、フォノンを界面で散乱させて熱伝導率
を下げ、熱電変換素子の性能を向上させようというもの
である。いずれの通電方向の熱電変換素子においても、
熱電膜の一層当たりの膜厚が小さいほど性能は向上する
とされ、一層当たりの膜厚が数ｎｍ程度の熱電膜では、
従来のバルク材のものの数倍の性能となることが予測さ
れ、これを実証する実験が進められている。

【０００４】上記熱電膜の成膜では、熱電膜の材料の格
子定数と近似した値を有する単結晶基板を用い、基板の
温度を結晶成長に適した温度にすると、熱電膜は、いわ
ゆるエピタキシャル成長する。そして、表面がなめらか
で結晶性が高く、一層当たりの膜厚が数ｎｍ程度の熱電
膜が作製される（Ｒ.Ｖenkatasubramanian,Ｐroceeding
s of Ｔhe 15th Ｉnternational Ｃonference on Ｔher
moelectrics,ｐ.454-ｐ.458等）。

【０００５】

【発明が解決しようとする課題】この熱電膜の実際のデ
バイス化を考えた場合、通電方向が界面に対して平行の
熱電変換素子の場合は、図１４に示すように、単結晶基
板２０上に熱電膜２１を成膜した後、熱電膜２１の上に
金属電極膜２２および電極取出端子２３を形成する。

【０００６】一方、通電方向が界面に対して垂直方向の
熱電変換素子の場合は、図１５に示すように、単結晶基
板３０上に金属電極膜３１を形成し、この金属電極膜３
１の上に熱電膜３２，３３を成膜する。そして、熱電膜
３２，３３の上に両者を接続するための金属電極膜３４
を形成する。

【０００７】ところが、金属電極膜３１は通常アモルフ
ァス状態であるので、金属電極膜３１の上に熱電膜３
２，３３を成膜する場合は、各熱電膜３２，３３がエピ
タキシャル成長しにくく、結晶が粒成長するため、表面
凹凸の高低差が大きくなる。

【０００８】図１６は、金属電極膜３１としての銅膜上
に、熱電膜３２，３３として基板温度３００℃で形成し
たＢｉ₂Ｔｅ₃膜の表面をＡＦＭ（原子間力顕微鏡）で測
定したときの凹凸を示す図である。同図によれば、Ｂｉ
₂Ｔｅ₃膜の表面の凹凸の高低差は約２００ｎｍ程度にも
なり、このような比較的高低差の大きい凹凸があると、
数ｎｍ程度の膜厚の超薄膜を積層した熱電膜３２，３３
を成膜する場合、超薄膜の界面がしっかりできないとい
う問題点がある。そのため、界面があってこそ発揮され
る超薄膜の熱電性能が発揮できなくなってしまう。

【０００９】また、通電方向が界面に対して垂直方向の
場合、実際のデバイスでは、熱電膜の形状は立方体形が
よいとされており、成膜速度（１μｍ／ｈ程度）を考慮
したとき、総膜厚は１０μｍ程度が実際的である。この
ときの１つの熱電膜の平面サイズは１０μｍ角程度が最
適となるので、この大きさの熱電膜をパターン形成する
必要がある。しかし、この場合、微細度を考慮すると、
メタルマスクによるマスク成膜よりも、フォトリソプロ
セス（リフトオフ法）を用いた成膜の方がより適してい
る。

【００１０】一般に、リフトオフ法では、成膜時にフォ
トレジストが基板にパターン形成されているため、フォ
トレジストの耐熱温度（約１４０℃）を超えて成膜する
ことができない。しかし、結晶成長に必要な成膜温度
（例えば、Ｂｉ₂Ｔｅ₃の場合、約３００℃以上）は、フ
ォトレジストの耐熱温度を超えるので、上記熱電膜の成
膜には、リフトオフ法を用いることはできない。そのた
め、通電方向が界面に対して垂直方向の熱変換素子の場
合、微小な平面サイズの熱電膜の成膜は困難であるとい
った問題点があった。

【００１１】また、高性能の熱電膜の材料としては化合
物半導体が挙げられるが、この化合物半導体では、構成
元素のうち蒸気圧が異なるものがあると、成膜温度によ
っては蒸気圧の高い元素が再蒸発を起こし、化学量論組
成からのずれを引き起こしてしまうことがある。例え
ば、低温域で高性能を発揮するＢｉ₂Ｔｅ₃系化合物にお
いては、テルルの蒸気圧が高いため、成膜温度が高くな
るとテルルが再蒸発を起こし、化学量論組成からのずれ
を引き起こす。

【００１２】図１７は、Ｂｉ₂Ｔｅ₃をターゲットとして
レーザーアブレーション法により成膜した場合の、成膜
温度に対するビスマス、テルルの原子数比を示す図であ
る。同図によれば、成膜温度が高くなるにつれてテルル
の再蒸発量が多くなり、ビスマスに対するテルルの原子
数比が小さくなって、化学量論組成（ビスマス：テルル
＝２：３）からのずれが大きくなっている。なお、この
ときの成膜圧力は、１×１０^-4Ｐａである。

【００１３】図１８は、ビスマス、テルルの原子数比と
熱電能（ゼーベック係数）との関係を示す図である。同
図によれば、化学量論組成からずれると熱電能の値が大
きく下がっている。このような熱電性能の大きな低下を
もたらす組成ずれに対する補償は、いろいろ試みられて
いるが、非常に困難であって成膜システムの複雑化を招
いている。

【００１４】また、熱電膜の材料に、いわゆるVｂ−VI
ｂ族カルコゲン化合物（Ｂｉ₂Ｔｅ₃、Ｓｂ₂Ｔｅ₃等）を
用い、成膜温度を高くして熱電膜を成膜すると、熱電膜
の結晶のｃ軸が基板面に垂直に成長しやすくなる。図１
９は、成膜温度３００℃で成膜したＢｉ₂Ｔｅ₃膜のＸ線
回折図である。同図によれば、（００６）（００18）等
の面方向においてピークが現れており、これは、結晶の
ｃ軸が基板面に垂直に成長していることを示す。Ｂｉ₂
Ｔｅ₃系材料においては、ｃ軸に沿った方向の電気伝導
度は、ａ−ｂ面方向に比べ５分の１程度しかなく、通電
方向が界面に対して垂直方向の場合、平行方向に比べて
電気伝導に関し不利になる。

【００１５】そこで、本発明の目的は、上記問題点に鑑
み、通電方向が熱電膜の界面に対して垂直方向の場合
に、熱電性能を向上させることのできる熱電変換素子お
よびその製造方法を提供することである。

【００１６】

【課題を解決するための手段】本発明は、基板上に第１
電極膜を形成し、第１電極膜の上に複数の異なる化合物
半導体、例えば、Vｂ−VIｂ族カルコゲン化合物材料を
含む化合物半導体を、結晶のｃ軸が基板面に垂直以外に
成長するときの温度で積層して熱電膜を成膜し、熱電膜
の上に第２電極膜を形成し、アニール処理を施すことに
よって、熱電変換素子を製造するものである。具体的に
は、アモルファス状態の第１電極膜上に、レジストを用
いて室温〜１４０℃で熱電膜をパターン形成しながら成
膜する。

【００１７】上記製造方法により製造された熱電膜の結
晶構造は、そのｃ軸が基板面に垂直に成長する結晶と、
これ以外の方向に成長する結晶とから構成されることに
なり、通電方向を膜厚方向にするものにおいて、熱電膜
の電気抵抗が下がり、電気伝導率を向上させることがで
きる。また、熱電膜の界面の凹凸の高低差を最大１０ｎ
ｍとすることができ、界面が平滑となり、一層当たり数
ｎｍ程度の薄い膜厚の熱電膜を形成する場合に、熱電膜
の熱電性能を高めることができる。

【００１８】また、熱電膜を成膜するときの温度は、上
記以外に化合物半導体の構成元素の再蒸発するときの温
度より低い温度でもよいし、あるいは、レジストの耐熱
温度より低い温度でもよい。これにより、化合物半導体
を構成する複数の構成元素のうち蒸気圧の高い元素は再
蒸発を起こさず、化合物半導体の組成ずれが起こらない
ので、本来の熱電性能を発揮できる。また、レジストの
耐熱温度より低い温度で成膜すれば、成膜に一般的なフ
ォトレジストを使用できる。そのため、リフトオフ法を
用いることができ、平面サイズが１０μｍ角程度の微細
な熱電膜のパターンを形成することができる。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。図１は、本発明の実施
形態に係る熱電変換素子の断面図である。図１におい
て、１は、熱伝導率が高くかつ電気絶縁性が高い材料で
あるアルミナ、窒化アルミニウム等からなる基板であ
る。２は、この基板１の上に形成された、銅、アルミニ
ウムまたは金等からなる第１電極膜としての金属電極膜
である。金属電極膜２は、基板１上に所定の間隔をあけ
て形成される。

【００２０】３および４は、２つの金属電極膜２の上に
それぞれ成膜されたＮ型熱電膜およびＰ型熱電膜であ
る。各熱電膜３，４は、それぞれ異なる２種類の化合物
半導体がそれぞれ金属電極膜２の表面に対して平行に交
互に積層されて成膜されたものである。

【００２１】化合物半導体としては、Vｂ−VIｂ族カル
コゲン化合物半導体が用いられるが、この化合物半導体
に不純物を加えた化合物半導体が用いられてもよい。す
なわち、各熱電膜３，４は、異なる２種類のVｂ−VIｂ
族カルコゲン化合物半導体が交互に積層されてもよい
し、あるいはVｂ−VIｂ族カルコゲン化合物半導体と、V
ｂ−VIｂ族カルコゲン化合物半導体に不純物を加えた化
合物半導体とが交互に積層されてもよいし、さらには、
異なる２種類のVｂ−VIｂ族カルコゲン化合物半導体に
それぞれ不純物を加えた化合物半導体が交互に積層され
てもよい。

【００２２】ここでは、Ｎ型熱電膜３は、図２に示すよ
うに、化合物半導体材料のＢｉ₂Ｓｅ₃を用いた半導体層
５と、不純物を加えた化合物半導体としてヨウ化銀をド
ーピングしたＢｉ₂Ｔｅ₃を用いた半導体層６との交互積
層膜である。また、Ｐ型熱電膜４は、図３に示すよう
に、化合物半導体材料としてそれぞれＳｂ₂Ｔｅ₃、Ｂｉ
₂Ｔｅ₃を用いた半導体層７，８の交互積層膜である。こ
のＮ型熱電膜３およびＰ型熱電膜４は、基板１の温度
（成膜温度）を比較的低温の１００℃に設定して成膜さ
れる。そして、成膜後に、３００℃でアニール処理が施
される。

【００２３】図１に戻り、９は、Ｎ型熱電膜３とＰ型熱
電膜４とを接続するように、各熱電膜３，４上に形成さ
れる銅、アルミニウムまたは金等からなる第２電極膜と
しての金属電極膜である。１０は、各熱電膜３，４を覆
うように形成されるポリイミド、ガラス等の断熱性の高
い材料からなる断熱膜である。

【００２４】また、１１は、金属電極膜９および断熱膜
１０の上に形成され、アルミナ、窒化アルミニウム、窒
化シリコンまたは酸化マグネシウム等の熱伝導率の高い
材料からなる絶縁薄膜である。このように、金属電極膜
２，９、各熱電膜３，４を積み上げる構成の熱電変換素
子とすることにより、通電の方向は各熱電膜３，４の界
面に対して垂直方向となる。

【００２５】図４は、各熱電膜３，４に用いた４種の材
料のうちＢｉ₂Ｔｅ₃について、低温成膜した後にアニー
ルしたときのＸ線回折図である。同図によれば、例え
ば、（００６）、（１０10）、（０１11）、（１１
６）、（００18）、（１１15）等の面方向においてピー
クが現れている。これは、従来のように、熱電膜を高温
成膜したとき、熱電膜の結晶のｃ軸が基板１に対して垂
直になっていたこと（図１９参照）に比べて、熱電膜の
結晶構造が、ｃ軸が基板１面に垂直でない方向に成長す
る結晶を含み、この結晶はｃ軸が基板１面に垂直に成長
する結晶より多くあることを示している。

【００２６】

【表１】

【００２７】表１に、Ｂｉ₂Ｔｅ₃を低温成膜後にアニー
ルした熱電膜３，４および高温成膜した熱電膜３，４の
電気抵抗率および熱電能を示す。表１によれば、電気抵
抗率は、低温成膜した後にアニールした前者の方が、高
温成膜した後者に比べ低くなっている。これは、前者の
熱電膜３，４の結晶がｃ軸配向されていないことを示
す。一方、熱電能は、両者とも同程度になっており、低
温成膜しても熱電能に影響のないことがわかる。

【００２８】このように、熱電膜３，４の材料としてV
ｂ−VIｂ族カルコゲン化合物半導体またはそれに不純物
を加えた化合物半導体を用いて、それらを従来より低温
で交互に積層し成膜することにより、熱電膜３，４は、
ｃ軸が基板面に垂直ではない方向に成長する結晶を多く
含む結晶構造となる。これにより、熱電膜３，４の電気
抵抗を下げ、熱電膜３，４の電気伝導率を高めることが
でき、熱電性能を向上させることができる。

【００２９】また、実験により、室温（５〜３５℃）に
おいてもｃ軸が基板１面に垂直でない方向に成長する結
晶が多くなることがわかっている。さらに、２５０℃以
上ではｃ軸がほぼ垂直に配向する。したがって、熱電膜
３，４の成膜温度としては、室温〜２５０℃がよく、電
気伝導の点から室温〜１００℃が好ましい。

【００３０】図５は、低温成膜の後アニールした熱電膜
３，４の表面形状をＡＦＭにて測定した結果を示す図で
ある。この場合、基板１は、ガラス上に銅を蒸着したも
のを用いている。低温成膜後にアニールした熱電膜３，
４の結晶の表面は、高温成膜した熱電膜の表面（図１６
参照）に比べて非常になめらかであり、図５に示すよう
に、熱電膜３，４の界面に形成される凹凸の高低差は、
最大１０ｎｍとされる。この程度の凹凸であれば、一層
当たり数ｎｍ程度の半導体層５，６および７，８を積層
してなる熱電膜３，４の成膜が可能である。

【００３１】そのため、平滑な界面を有する熱電膜３，
４が成膜でき、きれいな界面の短周期の熱電膜３，４と
なる。したがって、熱電膜３，４内の各界面における熱
伝導を小さくして、変換効率を高めながら、電気伝導を
よくすることができ、熱電性能を十分に発揮させること
ができる。

【００３２】なお、室温および１００℃では平滑な膜が
でき、３００℃では図１６に示すような凹凸の大きな膜
になることが実験によりわかっている。したがって、熱
電膜３，４の成膜温度としては、室温〜３００℃がよ
く、特に室温〜１００℃が好ましい。

【００３３】また、通電方向が界面に対して垂直方向の
熱電変換素子に、ガラス、セラミックまたはポリイミド
樹脂といった材料からなる安価な基板を用いても、この
基板の表面が平滑でありさえすれば、短周期の交互に積
層された半導体層を有する熱電膜３，４を作製すること
ができる。したがって、製作コストの低減を図れる。

【００３４】さらに、熱電膜３，４を比較的低温で成膜
すれば、リフトオフ法を用いても成膜時にフォトレジス
トにその耐熱温度（約１４０℃）を超える温度がかから
ない。そのため、平面サイズが１０μｍ角程度の微細な
熱電膜３，４のパターンを形成することができる。した
がって、熱電膜３，４に界面に対して垂直方向に電流を
流しても、良好な熱電性能が得られる熱電変換素子を提
供できる。しかも、フォトレジストは高温にならないの
で、一般的なフォトレジストの材料が使用可能であり、
熱電変換素子の作製コストを低減できる。

【００３５】また、上記のように成膜温度を低くして熱
電膜３，４を成膜すると、化合物半導体において、テル
ルのような高い蒸気圧を有する構成元素による再蒸発が
なくなり、化学量論組成からのずれをなくすことができ
る。そのため、化学量論組成からのずれによる熱電能の
低下をなくし熱電性能を十分発揮させることができる。

【００３６】なお、組成ずれのない膜を成膜できる温度
は、成膜時の真空度により異なり、例えば、１×１０^-4
Ｐａ程度の高い真空状態では、１００℃程度までは組成
ずれを起こさない。一方、１×１０^-1Ｐａ程度の低い真
空状態では、３００℃程度まで組成ずれを起こさない。
すなわち、成膜温度を低くするときは、真空度を高くす
ればよい。また、一般的に、高い真空状態では、ＭＢＥ
（Molecular Beam Epitaxy ：分子線エピタキシー）や
蒸着等の方法が用いられ、低い真空状態では、レーザー
アブレーションやスパッタ等の方法が用いられる。

【００３７】なお、熱電膜３，４の材料にＢｉ₂Ｔｅ₃を
用いた場合について説明してきたが、他の３種の熱電膜
３，４の材料であるＢｉ₂Ｓｅ₃、Ｓｂ₂Ｔｅ₃、ヨウ化銀
をドーピングしたＢｉ₂Ｔｅ₃や他のVｂ−VIｂ族カルコ
ゲン化合物、およびこれらにドーパントを加えた化合物
であれば、上記と同様の傾向を示す。

【００３８】次に、上記熱電変換素子の製造方法につい
て説明する。図６〜１２は、熱電変換素子の製造手順を
示す図である。まず、図６に示すように、基板１の上
に、リフトオフ法等を用いて、一対の金属電極膜２を離
間させてパターン形成する。具体的には、図７に示すよ
うに、基板１表面全体に金属電極膜２を生成し、金属電
極膜２の表面全体にフォトレジストを塗布する。次い
で、パターンが焼き付けられているフォトマスクをフォ
トレジスト面に重ねて、紫外線を照射して露光を行う。
そして、フォトマスクにより露光しない部分である金属
電極膜をエッチングして、残留しているフォトレジスト
を除去する。このようにして、金属電極膜２をパターン
形成する次に、図８に示すように、一方の金属電極膜２
の上にＮ型熱電膜３をパターン形成する。Ｎ型熱電膜３
は、例えば１０μｍ×１０μｍ程度の大きさであるの
で、パターニングにはリフトオフ法を用いる。具体的方
法は、図７に示す方法と同様である。Ｎ型熱電膜３とし
ては、ヨウ化銀をドーピングしたＢｉ₂Ｔｅ₃とＢｉ₂Ｓ
ｅ₃を交互に、蒸着法で積層して成膜する。なお、蒸着
法に代わり、スパッタリング、ＭＢＥ、レーザアブレー
ション等の方法を用いてもよい。この場合の成膜温度
は、１４０℃以下、例えば１００℃に設定する。

【００３９】図９に示すように、他方の金属電極膜２の
上にＮ型熱電膜３と同様に、Ｐ型熱電膜４をパターン形
成する。この場合、Ｐ型熱電膜４は、Ｂｉ₂Ｔｅ₃とＳｂ
₂Ｔｅ₃を交互に積層して成膜する。このように、低温で
各半導体層５，６および７，８を成膜すると、きれいな
界面を有する短周期の交互積層膜ができる。

【００４０】図１０に示すように、例えば、ＳＯＧ（Sp
in on Glass）膜をスピンオンして、熱電膜３，４を覆
うように熱伝導率の低い断熱膜１０を形成する。次い
で、図１１に示すように、各熱電膜３，４の上面に付着
した断熱膜１０をフォトレジストおよびフッ化水素酸を
用いて、パターンエッチングする。この断熱膜１０の除
去は、レーザの照射により行ってもよい。

【００４１】図１２に示すように、金属電極膜９をリフ
トオフ法等を用いて両熱電膜３，４の上面を覆うように
パターン形成する。この場合、断熱膜１０の表面は、両
熱電膜３，４の表面と面一になるようカットしてもよ
い。そして、図１に示すように、熱伝導率の高い材料か
らなる絶縁薄膜１１を金属電極膜９および断熱膜１０上
に形成する。

【００４２】上記のように形成した熱電変換素子にアニ
ール処理を施す。この場合、アニール処理は、例えば、
窒素雰囲気で３００℃、２時間行う。特に、このアニー
ル処理では、各熱電膜３，４の材料や成膜時の成膜温度
を適当に設定すれば、熱電膜の膜質をさらに高めること
ができる。

【００４３】表２に、Ｂｉ₂Ｔｅ₃とＳｂ₂Ｔｅ₃を交互に
積層した熱電膜のアニール前後の電気抵抗率および熱電
能を示す。

【００４４】

【表２】

【００４５】これによれば、アニールを施す前後におい
て電気抵抗率はほとんど変化しないが、熱電能では大幅
な向上がみられた。すなわち、アニールによって、半導
体層５，６，７，８の内部応力が除去されて歪がなくな
り、膜質が良好になり、その結果、熱電変換効率が向上
する。なお、この場合、アニールは、熱電膜３，４が断
熱膜１０等によって封じ込められた状態で行われるの
で、テルルの再蒸発はなく化学量論組成からのずれを起
こすことはない。

【００４６】なお、上記説明においては、一対の熱電膜
３，４を有する熱電変換素子を例としたが、これを３次
元的に広げることも可能である。すなわち、上記製造方
法ではリフトオフ法を用いているので、横方向への拡大
にはマスクパターンを広げるようにすればよい。また、
上方向に拡大するときは、絶縁薄膜１１を基板として、
その上に上記の製造方法で金属電極膜２，９、各熱電膜
３，４、断熱膜１０等を成膜し、所望の段数、例えば３
段（図１３参照）になるまで成膜を繰り返して形成すれ
ばよい。

【００４７】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることができる。例えば、上
記実施形態においては、熱電膜は２種類の異なる化合物
半導体を積層して成膜したが、２種類に限らず、それ以
上の種類の化合物半導体を積層して熱電膜を成膜するよ
うにしてもよい。また、化合物半導体の材料は、Ｂｉ₂
Ｔｅ₃、Ｂｉ₂Ｓｅ₃、Ｓｂ₂Ｔｅ₃、Ｂｉ₂Ｔｅ₃に限ら
ず、他のVｂ−VIｂ族カルコゲン化合物を用いてもよ
い。

【００４８】

【発明の効果】以上のように、この発明によると、複数
の異なる化合物半導体を積層して熱電膜を成膜する場
合、熱電膜の成膜を低温で行うことにより、熱電膜の結
晶に、ｃ軸が基板面に対して垂直以外の方向に成長する
結晶を含ませることができる。したがって、通電方向を
膜厚方向とした熱電膜における電気抵抗が下がり、高効
率の熱電性能を有する熱電変換素子を提供することがで
きる。

【００４９】また、熱電膜の成膜を低温で行うと、熱電
膜の界面を平滑、例えば、熱電膜の界面の凹凸の高低差
を最大１０ｎｍとすることができ、界面をきれいに形成
できる。そのため、一層当たり数ｎｍ程度の薄い膜厚の
交互積層膜を形成しても、熱電性能を十分に発揮させる
ことができる。

【００５０】さらに、熱電膜を低温で成膜すれば、熱電
膜の構成元素の蒸気圧の違いからくる化合物半導体の組
成ずれを防止できるので、本来の熱電性能を発揮でき
る。また、低温で成膜すると、一般的なフォトレジスト
の使用が可能となるので、簡易に任意のパターンに形成
することができ、作製コストを低減できる。しかも、低
温成膜に適したリフトオフ法を用いることができるの
で、平面サイズが１０μｍ角程度の微細な熱電膜のパタ
ーンを形成でき、良好な熱電性能が得られ、理想的な立
方体形状にすることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る熱電変換素子の断面
図

【図２】Ｎ型熱電膜の断面図

【図３】Ｐ型熱電膜の断面図

【図４】低温成膜した熱電膜のＸ線回折結果を示す図

【図５】低温成膜した熱電膜の界面の凹凸を示す図

【図６】熱電変換素子の製造手順を示す断面図

【図７】リフトオフ法の手順を示す図

【図８】熱電変換素子の製造手順を示す断面図

【図９】熱電変換素子の製造手順を示す断面図

【図１０】熱電変換素子の製造手順を示す断面図

【図１１】熱電変換素子の製造手順を示す断面図

【図１２】熱電変換素子の製造手順を示す断面図

【図１３】熱電変換素子を３段に形成したときの断面図

【図１４】従来の通電方向が界面に対して平行の場合の
熱電変換素子を示し、(a) は断面図、(b) は平面図

【図１５】従来の通電方向が界面に対して垂直の場合の
熱電変換素子の断面図

【図１６】従来の高温成膜した熱電膜の界面の凹凸を示
す図

【図１７】従来の成膜温度とビスマス、テルルの原子数
比との関係を示す図

【図１８】従来のビスマス、テルルの原子数比と熱電能
との関係を示す図

【図１９】従来の高温成膜した熱電膜のＸ線回折結果を
示す図

【符号の説明】

１基板２，９金属電極膜３Ｎ型熱電膜４Ｐ型熱電膜１０断熱膜１１絶縁薄膜

Claims

【特許請求の範囲】

【請求項１】基板上に形成された第１電極膜と、該第
１電極膜上に複数の異なる化合物半導体が積層されて成
膜された熱電膜と、該熱電膜上に形成された第２電極膜
とからなり、通電方向が前記熱電膜の厚さ方向とされ、
前記熱電膜の結晶構造は、そのｃ軸が基板面に垂直に成
長する結晶と、これ以外の方向に成長する結晶とから構
成されたことを特徴とする熱電変換素子。
【請求項２】ｃ軸が基板面に垂直以外の方向に成長す
る結晶は、垂直に成長する結晶より多いことを特徴とす
る請求項１記載の熱電変換素子。
【請求項３】熱電膜の界面には凹凸が形成され、該凹
凸の高低差が最大１０ｎｍとされたことを特徴とする請
求項１または２記載の熱電変換素子。
【請求項４】化合物半導体は、Vｂ−VIｂ族カルコゲ
ン化合物材料を含むことを特徴とする請求項１ないし３
のいずれかに記載の熱電変換素子。
【請求項５】基板上に第１電極膜を形成し、前記第１
電極膜の上に複数の異なる化合物半導体を結晶のｃ軸が
基板面に垂直以外に成長するときの温度で積層して熱電
膜を成膜し、該熱電膜の上に第２電極膜を形成すること
を特徴とする熱電変換素子の製造方法。
【請求項６】基板上に第１電極膜を形成し、化合物半
導体の構成元素の再蒸発するときの温度より低い温度で
複数の異なる化合物半導体を前記第１電極膜の上に積層
して熱電膜を成膜し、該熱電膜の上に第２電極膜を形成
することを特徴とする熱電変換素子の製造方法。
【請求項７】基板上に第１電極膜を形成し、レジスト
の耐熱温度より低い温度で複数の異なる化合物半導体を
前記第１電極膜の上に積層して熱電膜を成膜し、該熱電
膜の上に第２電極膜を形成することを特徴とする熱電変
換素子の製造方法。
【請求項８】熱電膜を形成した後に、アニール処理を
施すことを特徴とする請求項５ないし７のいずれかに記
載の熱電変換素子の製造方法。
【請求項９】アモルファス状態の第１電極膜上に、レ
ジストを用いて室温〜１４０℃で熱電膜をパターン形成
しながら成膜することを特徴とする請求項５ないし８の
いずれかに記載の熱電変換素子の製造方法。