JPH07140948A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH07140948A
JPH07140948A JP5289040A JP28904093A JPH07140948A JP H07140948 A JPH07140948 A JP H07140948A JP 5289040 A JP5289040 A JP 5289040A JP 28904093 A JP28904093 A JP 28904093A JP H07140948 A JPH07140948 A JP H07140948A
Authority
JP
Japan
Prior art keywords
halftone
display
data
display device
vram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5289040A
Other languages
English (en)
Inventor
Hatsusan Torabarii
トラバリー・ハッサン
Akira Ito
明 伊藤
Hideo Terai
英夫 寺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5289040A priority Critical patent/JPH07140948A/ja
Publication of JPH07140948A publication Critical patent/JPH07140948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 複数の中間調用VRAMバンクを動的に割り
当てるようにすることにより、VRAMバンクを有効に
活用することができる表示装置を提供する。 【構成】 表示装置は、並列に接続される複数のVRA
Mバンクを有するVRAMバンク群100と、VRAM
バンク群100中から中間調表示の階調数に対応する所
定数のバンクを選択し、そのバンクに画像データを格納
するコントローラ300と、中間調表示の階調数の変動
に応じて、階調数に対応する中間調表示用の表示データ
を格納する中間調データRAM650と、VRAMバン
ク群100から画像データを読み出し、中間調データR
AM650に格納された中間調表示用の表示データ中か
ら画像データに対応する表示データを抽出する中間調制
御部600と、表示データに基づいて中間調の画像を表
示するディスプレイ装置200を備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表示装置に関し、特
に、中間調の階調表示が可能な表示装置の構成に関する
ものである。
【0002】
【従来の技術】表示装置として広く用いられるものに液
晶表示装置がある。最近の液晶表示装置は、解像度の向
上とともに、応答の高速化が図られ、その利用範囲が急
速に拡大している。また、表示品質の面では、濃淡の度
合を段階的に表示することができる装置も出現してい
る。このような液晶表示装置においては、モノクロ表示
の濃淡は、例えば黒画素の明滅時間間隔あるいは明滅回
数を調節することによって行われる。
【0003】図4は、従来の中間調表示が可能な液晶表
示装置の概略構成を示している。図4において、310
0はVRAMバンク群であり、例えば4つのVRAMに
よって構成される。各VRAMには階調表示するための
画像データが格納される。3200は液晶画面を有する
ディスプレイ装置であり、画像データに基づいて文字や
図形を表する。
【0004】3300はコントローラであり、上流の処
理部から与えられる画像データのアドレスをもとにし
て、VRAMバンク群3100内の該当するバンクに画
像データの入出力の制御及びディスプレイ装置3200
への表示を制御する。3600は中間調制御部であり、
VRAMバンク群3100の各バンクから出力される画
像データをもとに、中間調データROM3650を用い
て中間調データを作成してディスプレイ装置3200に
出力する。
【0005】3650は中間調データROMであり、画
像データに対応する中間調ビットパターンを格納する。
3700はアドレスバスであり、コントローラ3300
に画像データのアドレスを入力する。3800はデータ
バスであり、コントローラ3300に制御用データを転
送し、VRAMバンク群3100に読み書きする画像デ
ータを転送する。
【0006】以上のように構成された従来の液晶表示装
置においては、中間調の濃淡表示は以下のように行われ
る。なお、ディスプレイ装置3200の画面上に画像を
どの程度の濃度で表示するかを示す画像データは、上流
側の処理において既に求められているものとする。画像
データは、ディスプレイ装置3200の画面の画素毎
に、又表示時間毎に生成される。例えば、図4に示す装
置の場合には、画像データは、4ビットの2値データで
与えられる。このデータは、中間調データROM365
0中の中間調データのアドレスを示している。
【0007】コントローラ3300は、与えられた4ビ
ットの2値画像データを予め割り当てたVRAMバンク
群3100の各バンクにデータバス3800を介して書
き込む。一方、中間調データROM3650には、図5
に示すような中間調表示用のビットパターンデータが焼
き付けられている。この中間調表示用データ3700
は、VRAMバンク群3100から与えられる画像デー
タによって特定される各アドレス3800の格納領域
に、1画面の表示時間を所定の時間間隔に分割して設定
した画素の明滅回数に対応した中間調表示のためのビッ
トパターンを有している。
【0008】そして、中間調制御部3600は、所定の
表示時間毎に、VRAMバンク群3100の各バンクか
ら画像データを受け取ると、画像データに該当する中間
調表示用のビットパターンを中間調データROM365
0中から読み出す。そして、ビットパターンを用いて中
間調表示に必要な表示データを作成し、ディスプレイ装
置3200に出力する。
【0009】ディスプレイ装置3200は、表示データ
に基づいて液晶画面上に濃淡の画像を表示する。例え
ば、表示データが、アドレス「0101」のビットパタ
ーン「10101010」の場合には、所定の表示時間
の1/8時間間隔毎に黒/白表示が繰り返し行われる。
そして、この表示をオペレータが見た場合には、この画
素部分は濃淡の中間程度の灰色に見える。
【0010】このようにして、従来の液晶表示装置で
は、例えば、4つのVRAMから構成されるVRAMバ
ンク群3100を用いて16階調の濃淡表示を行うこと
が可能であった。
【0011】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示装置は、中間調表示のための画像データを格納
するために使用するVRAMバンク群3100のバンク
数を予め固定し、かつ、中間調データROM3650に
はそのバンク数によって規定される階調に応じた中間調
表示用のビットパターンが予め焼き付けられて格納され
ている。したがって、VRAMバンク群3100を用い
て複数の画面表示要素を取り扱いたい場合には、適用で
きないという問題点があった。例えば、最近の情報処理
装置では、ペン入力装置やマウス等の装置を使用して、
画面上に表示している背景画像上に任意の図形を上書き
入力するような機能を有するものが実現されている。こ
のような装置の表示装置として従来の液晶表示装置を使
用しようとすると、VRAMバンク群3100は、ディ
スプレイ装置3200の表示画面の一つの画素に対して
は背景画像と上書きする画像の両者の画像データを取り
扱う必要がある。しかし、上述したように、VRAMバ
ンク群3100の各バンクは、中間調表示用に割り当て
られているため、上書き用の画像データを取り扱うこと
はできない。また、仮にVRAMバンク群3100の各
バンクの割当を変更して両者の画像データを取り扱うよ
うに設定したとしても、予め中間調データROM365
0に焼き付けられたビットパターンを、変更されたバン
クから与えられる新たな中間調表示の画像データに対応
したビットパターンに焼き付け直す必要がある。このよ
うな操作は、実用上、非現実的なものである。
【0012】したがって、本発明は上記問題点に鑑み、
取り扱う画像データに応じて、任意の階調の中間調表示
が可能な表示装置を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明による表示装置
は、並列に接続される複数のメモリを有するバンク手段
と、バンク手段中から中間調表示の階調数に対応する所
定数のメモリを選択し、この選択したメモリに画像デー
タを格納する制御手段と、中間調表示の階調数の変動に
応じて、階調数に対応する中間調表示用の表示データを
格納する表示データ格納手段と、バンク手段から画像デ
ータを読み出し、表示データ格納手段に格納された中間
調表示用の表示データ中から画像データに対応する表示
データを抽出する中間調制御手段と、中間調制御手段に
よって抽出された表示データに基づいて画像を表示する
表示手段とを備えている。
【0014】
【作用】本発明による表示装置は、中間調の階調数に応
じて画像データを格納するメモリを制御手段が選択す
る。例えば、8階調表示の場合には、制御手段は、バン
ク手段中から3つのメモリを選択する。また、階調数が
変化した場合は、その階調数の変化に応じて選択するメ
モリの数を変更する。
【0015】また、表示データ格納手段は、中間調の階
調数毎に異なった表示データを格納する。この表示デー
タの格納動作は、中間調の階調数が変化する毎に行われ
る。中間調制御手段は、バンク手段から画像データを読
み出し、表示データ格納手段に格納された中間調表示用
の表示データ中から画像データに対応する表示データを
抽出する。そして、表示手段が、表示データに基づいて
中間調の画像を表示する。
【0016】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図1は、本発明の実施例における液
晶表示装置の主要な構成を示すブロック図である。図1
において、100はVRAMバンク群であり、画像デー
タを保持する複数のVRAMバンクから構成されてい
る。図示の例の場合、4つのVRAMバンク1〜4から
構成されている。
【0017】200は画像を表示するディスプレイ装置
であり、例えばTFT(薄膜トランジスタ)を用いた液
晶表示装置が適用される。300はコントローラであ
り、アドレスをもとにして、VRAMバンク群100の
該当するバンクにデータの入出力及びディスプレイ装置
200への表示を制御する。
【0018】600は中間調制御部であり、VRAMバ
ンク群100から出力される画像データと中間調データ
RAM650に格納した中間調ビットパターンをもとに
して、中間調表示のための中間調データを作成して出力
する。650は中間調データRAMであり、ディスプレ
イ装置200に中間調の表示を行わせるための中間調ビ
ットパターンを格納し、中間調表示用に選択されるVR
AMバンク群100のバンク数に応じて種々の中間調ビ
ットパターンを更新して格納する。
【0019】700はコントローラ300にアドレスを
入力するために利用するアドレスバスである。800は
コントローラ300に制御用データと、VRAMバンク
群100に画像データと、中間調制御部600に中間調
用画像データを供給するデータバスである。
【0020】なお、中間調データRAM650との間で
種々の中間調ビットパターンを読み書きするための制御
部及び種々の中間調ビットパターンを格納した記憶装
置、例えばハードディスク等は図示を省略している。以
上のように構成された本発明の実施例における液晶表示
装置について、図2に示すフローチャートに従って、図
1及び図3を参照して説明する。
【0021】ステップ(1000) まず、中間調データRAM650に中間調ビットパター
ンを書き込み、または以前に書き込まれていたビットパ
ターンを更新する。中間調ビットパターンは、中間調の
階調数によって異なるパターンを有する。すなわち、V
RAMバンク群100の内の中間調表示のために選択さ
れたバンクの数に応じて中間調データRAM650に保
持するビットパターンを更新する。例えば、VRAMバ
ンク群100が4つのバンクから構成されているとし、
その中の3つのバンクを中間調表示のために使用し、残
りの1つのバンクを2値のテキストデータを重ねて表示
するために使用するものとする。この場合、図3に示す
ような中間調ビットパターン900が中間調データRA
M650に書き込まれる。
【0022】この中間調ビットパターン900において
は、4ビットのアドレス910の内、最初の1ビット
は、2値のテキストデータの表示のために割り当てられ
たVRAMバンクから出力されたアドレスデータに対応
し、第2ビットから第4ビットは、中間調表示のために
割り当てられたVRAMバンクから出力されたアドレス
データに対応する。なお、中間調ビットパターン900
の横方向の配列見出しは、1画面の表示を行う規定時間
間隔を所定の分割数(図示の例では8)を示している。
【0023】ステップ(1010) 次に、コントローラ300は、中間調表示に必要なバン
クを選択する。ここで、VRAMバンク群100の内の
幾つのバンクを中間調表示用として使用するかは、中間
調の使用階調数により決まる。例えば、8色の異なる濃
淡の中間調で表示するためには、3つのバンクを使用
し、また、16色の異なる濃淡の中間調で表示するため
には、4つのバンクを使用する。この実施例では、8階
調の中間調表示を行うものとし、コントローラ300
が、3つのバンクを選択する。そして、残りの1つのバ
ンクは、例えばペン入力装置から入力される2値画像デ
ータの格納に振り当てる。
【0024】さらに、コントローラ300は、アドレス
バス700を介して外部からコントローラ300に入力
された画像データのアドレスを、VRAMバンク群10
0の各バンクにマッピングするように変換し、バンク毎
に同じ内部アドレスを出力する。例えば、1画面を表示
するためには2000Hバイトのデータが必要である場
合、2000Hバイト分の中間調データをVRAMバン
ク群100の各バンク毎に書き込む必要がある。VRA
Mバンク群100の第1バンクの先頭アドレスを000
0H、最終アドレスを1FFFHとし、第2バンクの先
頭アドレスを2000H、最終アドレスを3FFFHと
し、第3バンクの先頭アドレスを4000H、最終アド
レスを4FFFHとする。
【0025】外部からは順番に例えば、800000H
から801FFFHまでのアドレスが入力される。コン
トローラ300は、まず外部アドレス800000Hを
内部アドレスとして、第1バンクの先頭アドレスである
0000Hにマップして、外部から入力された第1バイ
トの画像データを書き込む。
【0026】次に、内部アドレスを第2バンクの先頭ア
ドレスである2000Hにマップし、入力される第2バ
イトを書き込む。さらに、内部アドレスを第3バンクの
先頭アドレスである4000Hにマップし、入力される
第3バイトを書き込む。このように、VRAMバンク群
100の中間調表示用に使用される3つのバンクにデー
タを書き込んだ後に、次の外部アドレス800001H
を処理する。この処理を繰り返し行う。
【0027】また、VRAMバンク群100の残りのバ
ンクには、ペン入力装置から入力された筆跡を示す2値
の画像データを格納する。 ステップ(1020) 外部から入力されるシリアルクロックをVRAMバンク
群100の各バンクに同期して入力する。そして、シリ
アルクロックのパルス毎にVRAMバンク群100の各
バンクから格納しているデータを中間調制御部600に
出力する。
【0028】ステップ(1030) 中間調制御部600は、4つのバンクから読みだした画
像データに基づいて、中間調データRAM650に格納
された中間調ビットパターンを用いて、中間調データを
作成する。例えば、2値テキストデータ表示用のバンク
から「0」が読み出され、中間調表示用の3つのバンク
から各々「0」「1」「0」が読み出された場合、図3
に示す中間調ビットパターンのアドレス910の「00
10」に対応するビットパターン「00100100」
を抽出し、フレーム毎にディスプレイ装置200に出力
する。この場合、2値テキストデータは「0」であるた
め、ペン入力装置からの上書き入力はない。また、ペン
入力装置200からの入力がある場合、すなわち2値テ
キストデータ表示用のバンクから「1」が読み出され、
中間調表示用の3つのバンクから「001」が読み出さ
れた場合、中間調データ900から対応するビットパタ
ーン「11111111」が抽出される。このビットパ
ターンは、ペン入力の筆跡を背景画面に上書きするた
め、液晶画面に「黒」を表示させるためのデータとな
る。そして、この中間調表示用データは、ディスプレイ
装置200に出力される。
【0029】ステップ(1040) ディスプレイ装置は、受け取った中間調表示用データに
従って、各画素を所定の時間間隔で明滅させて濃淡表示
を行う。なお、上記実施例においては、VRAMバンク
群を4つのバンクで構成したが、その個数に限定される
ものではない。また、同様に、中間調表示のためのバン
クの個数は、中間調の階調に応じて適宜コントローラ3
00によって選択される。
【0030】また、中間調表示のための画素の明滅時間
は、ディスプレイ装置の特性に応じて設定される。この
ように、本実施例の液晶表示装置においては、動的に書
き換えられる中間調データRAM650を設けることに
より、VRAMバンク群100のバンクを有効に活用す
ることができる。
【0031】なお、上記実施例においては、ディスプレ
イ装置として液晶表示装置を例に説明したが、ディスプ
レイ装置としてはこれに限定されるものではなく、画素
の明滅表示によって濃淡表示を行わせる方式のものであ
れば、他の装置を用いても構わない。
【0032】
【発明の効果】以上説明したように、本発明による表示
装置は、VRAMバンク手段の複数のバンク中から中間
調の階調数に応じて必要数のバンクを選択して中間調表
示用に割り当てるとともに、中間調表示用のビットパタ
ーンを階調数に応じて更新するように構成されているの
で、VRAMバンク手段の有効利用によって、例えば中
間調表示の画面上に他の画像表示を重複表示することが
可能となる。
【図面の簡単な説明】
【図1】本発明の実施例による液晶表示装置の構成を示
すブロック図である。
【図2】図1に示す液晶表示装置の動作を示すフローチ
ャートである。
【図3】図1に示す液晶表示装置の中間調データRAM
に格納された中間調ビットパターンの一例を示す説明図
である。
【図4】従来の液晶表示装置の構成を示すブロック図で
ある。
【図5】従来の液晶表示装置の中間調データ部3600
に格納された中間調ビットパターンの一例を示す説明図
である。
【符号の説明】
100 VRAMバンク群 200 ディスプレイ装置 300 コントローラ 600 中間調制御部 650 中間調データRAM 700 アドレスバス 800 データバス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 並列に接続される複数のメモリを有する
    バンク手段と、 前記バンク手段中から中間調表示の階調数に対応する所
    定数のメモリを選択し、この選択したメモリに画像デー
    タを格納する制御手段と、 前記中間調表示の階調数の変動に応じて、前記階調数に
    対応する中間調表示用の表示データを格納する表示デー
    タ格納手段と、 前記バンク手段から前記画像データを読み出し、前記表
    示データ格納手段に格納された前記中間調表示用の表示
    データ中から前記画像データに対応する表示データを抽
    出する中間調制御手段と、 前記中間調制御手段によって抽出された前記表示データ
    に基づいて画像を表示する表示手段とを備えたことを特
    徴とする、表示装置。
JP5289040A 1993-11-18 1993-11-18 表示装置 Pending JPH07140948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5289040A JPH07140948A (ja) 1993-11-18 1993-11-18 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5289040A JPH07140948A (ja) 1993-11-18 1993-11-18 表示装置

Publications (1)

Publication Number Publication Date
JPH07140948A true JPH07140948A (ja) 1995-06-02

Family

ID=17738052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5289040A Pending JPH07140948A (ja) 1993-11-18 1993-11-18 表示装置

Country Status (1)

Country Link
JP (1) JPH07140948A (ja)

Similar Documents

Publication Publication Date Title
US5613103A (en) Display control system and method for controlling data based on supply of data
US4074254A (en) Xy addressable and updateable compressed video refresh buffer for digital tv display
US6329973B1 (en) Image display device
US4933878A (en) Graphics data processing apparatus having non-linear saturating operations on multibit color data
US4922238A (en) Method and system for smooth scrolling of a displayed image on a display screen
US3778810A (en) Display device
US5734363A (en) Method and apparatus for producing shading on a flat panel display
KR950006578A (ko) 고속 카피 수단을 갖는 프레임 버퍼를 구성하기 위한 방법 및 장치
EP0446339A1 (en) Page memory control in a raster image processor employed for digital halftoning
JP4599049B2 (ja) 表示装置及びこれを用いた携帯機器
JP3245229B2 (ja) 表示制御装置および表示制御方法
JPH07140948A (ja) 表示装置
US4956640A (en) Method and apparatus for controlling video display priority
JPS61273584A (ja) 表示装置
KR100307597B1 (ko) 펄스폭 구동 방식의 디스플레이 장치를 위한 화상 데이터 저장 방법 및 이에 적합한 독출 방법
JPH03134695A (ja) 液晶表示装置
JP3077834B2 (ja) 波形表示装置
JP2982380B2 (ja) 画面表示制御装置
JP2737154B2 (ja) 画像拡大表示回路
KR960015023A (ko) 칼라패널 디스플레이장치 및 화상정보의 처리방법
JPH11242474A (ja) グラフィック文字描画方法及び装置
JPS5988788A (ja) デイスプレイ制御方式
JPH06110434A (ja) 文字表示装置
JPH076087A (ja) フレームバッファのアクセス方法
JPS5975285A (ja) 表示画面分割制御方式