JPH0713809B2 - 序列付与回路 - Google Patents

序列付与回路

Info

Publication number
JPH0713809B2
JPH0713809B2 JP62233280A JP23328087A JPH0713809B2 JP H0713809 B2 JPH0713809 B2 JP H0713809B2 JP 62233280 A JP62233280 A JP 62233280A JP 23328087 A JP23328087 A JP 23328087A JP H0713809 B2 JPH0713809 B2 JP H0713809B2
Authority
JP
Japan
Prior art keywords
evaluation function
value
data
ordinal number
function value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62233280A
Other languages
English (en)
Other versions
JPS6476115A (en
Inventor
隆 吉見
正毅 大島
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP62233280A priority Critical patent/JPH0713809B2/ja
Publication of JPS6476115A publication Critical patent/JPS6476115A/ja
Publication of JPH0713809B2 publication Critical patent/JPH0713809B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ランダムに発生する事象の評価関数値に基づ
いて、各事象に対して序列を与える回路に関するもので
ある。
[従来の技術] 従来から知られているとおり、複数のランダムなデータ
をある評価基準に基づいて並べ替える手法は、一般にソ
ーティングと呼ばれている。かかるソーティングを行う
ために、汎用計算機などの逐次処理系を用いると、デー
タの数か大きくなるに連れ、膨大な時間を要することに
なる。
そこで、雑音が混入することが予想される測定系におい
ては、一旦全てのデータを保存し、測定終了後に評価基
準に従って雑音によるものと思われるデータを取り除く
という作業が一般的に行われている。
[発明が解決しようとする問題点] しかしながら、取扱うデータ量が数多く存在する場合
(すなわち事象数、あるいは、各事象に対する測定値数
が多いときなど)には、余分なデータの保存が必要とな
り、高速な測定およびデータ処理が困難になるという欠
点がみられる。
よって本発明の目的は、上述の点に鑑み、大量の事象の
うち不要なデータを除去して、必要な事象のみを短時間
に選択し得るよう構成した序列付与回路を提供すること
にある。
[問題点を解決するための手段] かかる目的を達成するために、本発明に係る序列付与回
路では、ある有限な測定時間内において観測される予測
不可能な事象に対し、所定のアルゴリズムに従った評価
関数値を与える評価手段と、すでに存在している複数の
評価関数値と、新たに決定された評価関数値とに基づい
て、当該評価関数値を有する事象の各々について序列を
与える序数組替え手段とを具備する。
[作 用] 本発明では、ある事象が観測された時に、それ以前に観
測された複数の事象の測定値から得られた評価関数値と
の比較を並行して行い、常に有望な事象の候補のみを記
録に残すようにする。これにより、保存すべきデータ量
を小さくし、同時に測定後のソーティングの手間をなく
す処理を簡単な回路構成で実現している。
また、各事象を表すデータに対する序数を当該データと
は別個に記憶し、一度記録されたデータ自身は順位が変
っても移動する必要はなく、序数だけを変更すれば良い
構成となっている。この方式をとることにより、一つの
事象に対して記録されるべきデータが複数個存在して
も、高速な処理が可能となる。
[実施例] 以下、実施例に基づいて本発明を詳細に説明する。
第1図は本発明の一実施例全体を示すブロック図であ
る。本図において、2は測定器、4は評価関数値算出回
路、6は評価関数値比較回路、8は序数決定回路、10は
データ保持回路、12は測定データ序列付与回路の全体を
示す。また、Sは評価関数値、Kは序数、dは測定デー
タ、d′は測定データに関する演算値を表す。
第1図に示した回路は、ある観測時間T内に発生する事
象のうち、事象に関する複数の測定値(測定データd)
によって得られる測定値ベクトルから計算された評価関
数値Sが最も大きい(あるいは小さい)N個の事象のデ
ータを記録し、評価関数値Sに従った序数Kを各事象に
対して付与する機能を持つ。このとき、Nは回路構成の
仕様(最も多い場合で何個のデータが必要か)によって
任意に決めることができる。
上述した測定データ序列付与回路12は、3段階の回路か
ら構成される。その3つとは、評価関数値比較回路6、
序数決定回路8、データ保持回路10である。一般に、評
価関数値Sが複数の測定値から計算されるような場合に
は、評価関数値比較回路6の前段に評価関数値算出回路
4を加えておけばよい。
評価関数値比較回路6は、第2図に示すように、新たに
観測された事象の測定値dから計算された評価関数値S
と、既にデータ保持回路10に記録されているN個の評価
関数値Siとをそれぞれ比較し、評価関数値の大小関係を
表すN個の1ビット情報を出力する。
第2図に示した評価関数値比較回路6は、全く同じN個
の比較器Ciを含んでいる。そして、各比較器Ciでは、新
しい測定値から計算された評価関数値Sと、既に保持さ
れているデータの評価関数値Si(1≦i≦N)を比較
し、Sの方が大きければ出力値を“1"にし、そうでない
ときは“0"にする。
また、序数決定回路8は、評価関数値比較回路6の出力
であるN個の1ビット情報の中の“0"または“1"の数を
出力とする論理を持つ回路である。この回路の出力K
(序数)は、0からNまでの(N+1)通りの値をと
る。この序数決定回路8としては、2入力論理素子を組
み合せた論理回路や、Nビットのアドレスを持つ参照テ
ーブルなどを用いることができる。
データ保持回路10は、N対の互いに独立な(相互にデー
タのやり取りがない)部分回路から構成される。各々の
部分回路は、2個の比較器,1個のプリセットカウンタ,1
個のレジスタからなる。第3図の右側に、このデータ保
持回路10の詳細を示してある。
第3図に示した各種の記号は、次の意味をもつ。
N:記録データ数、 d′:新しい事象データの演算値、 S:新しい事象の評価関数値、 Si(1≦i≦N):記録されている事象の評価関数値、 d′i(1<=i<=n):記録されている事象のデー
タの演算値、 K:新しい事象の序数、 Ki(1≦i≦N):記録されている事象の序数。
Kiには、予め0からN−1までの値が与えられている。
Siが大きいものほどKiは小さく、Ki同士には等しいもの
はない。
次に、第3図を参照して、本実施例の動作を説明する。
a)新しい事象の入力により評価関数Sが発生する。こ
のSは、並列接続されたN個の比較器6−1〜6−Nに
おいてそれぞれS1,S2,…,SNと比較される。
b)比較された結果は、各々1ビットのデータとなり、
序数決定回路8に入力される(例:S>Siならば0、S≦
Siならば1)。
c)序数決定回路8では、何等かの方法(加算回路,論
理回路,テーブルなど)で比較結果の中の片方の値を持
つビットの数を数え(例:1の数を数える)、序数Kとし
て出力する。このKは、0からNまでのN+1通りの値
をとる。
ここから先は、処理が全て並列かつ相互に独立なN個の
回路(データ保持回路10)で処理される。
d)Kは、比較器20−1〜20−NにおいてKiと比較され
る。
e)その比較結果が、K≦Kiとなれば、新しいSが古い
Siよりも大きいことになるので、Kiの値を1だけ増す。
他方、K>Kiのときは何もしない。この操作は、Kを保
持しているカウンタ30−1〜30−Nにおいて行う。
f)変更された(あるいは、されなかった)新しいKiの
値が、比較器40−1〜40−NにおいてNと比較される。
その結果、KiがNと等しければプリセット信号を出力
し、それ以外ならば出力しない(なお、カウンタがちょ
うどN進カウンタであった場合、プリセット信号をカウ
ンタのキャリアで代用できるので、比較器が省略でき
る)。
g)プリセット信号が出力されると、Kの値がカウンタ
にプリセットされる。これと同時に、データレジスタi
にロード信号が入力され、新データであるd′およびS
が記録される。
第4図は、N=8のときの具体的な動作例である。
最初に、1番左側の表のように評価関数値Siと序数Kiが
記録されているものとする。ここに、新たなデータが入
力されたとする。上段の例は、その評価関数値が22のと
き、下段の例は、その評価関数値が205の場合の動作で
ある。なお、ここには、データの演算値d′iは図示し
ていない。
各評価関数値Siと新評価関数値Sとが比較された結果、
それぞれのSiとの大小関係が決定する。左から2番目の
表がその結果である。MoreはS≦Siを、LessはS>Siを
表す。
上段の表の中のMoreの数を数えると、6となる。これが
新しい評価関数値の序数Kである。下段の表では、More
がないので、Kは0である。
KとKiを比較し、K≦KiのときKiに1を足す。このと
き、Kiが8になった場合は、KiをK、SiをSで置き換え
る。上段の例では、Ki=6と7を1だけ増し、以前7で
あった列を置き換えている。下段の例では、全てのKiを
1ずつ増し、以前7であった列を置き換えている。
なお、以上述べてきた本発明の一実施例では、データの
序数が小さいものほど重要で最も重要なものの値が0で
あり、各序数は同じ値を採らないようになっている。し
かし、場合によっては、データ保持回路の論理を変更す
ることにより、序数の大きいものほど重要にしたり、同
じ値の序数を許したりすることも可能である。
[発明の効果] 本発明を測定装置等の前処理回路として用いることによ
り、大量のデータを短い時間で処理する必要がある場合
にも、データの圧縮を行って本当に必要なデータのみを
リアルタイムで選択することができる。
例えば、TV画面に写った複数の輝点の位置を測定する装
置の場合について説明する。この場合、各水平ラインに
は、ある限られた数(例えば8個)以下の輝点が存在し
ている可能性があるが、実際に何個あるかは分からな
い。また、単に部分的に明るい点と言うだけでは雑音に
よるものかどうかはわからない。このような条件下で測
定をするとき、画像全体の輝度情報を入力して後で解析
をする方法があるが、512×512の画像であれば画像1枚
で256キロバイトの大きさがあるため、大きな記録媒体
が必要となる。また、ビデオレート(30分の1秒)で画
像が入力されると、処理を行う前にデータを転送したり
保存したりするのが大変な作業となる。
そこで、あらかじめ本発明に従った前処理を行い、各水
平ラインにある8個の輝点の位置を求めておけば、記録
すべきデータの量は、4キロバイトほどに小さくなり、
また、ビデオレートの信号にも十分対応することができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例全体を示す概略ブロック図、 第2図は評価関数値比較回路の一例を示す図、 第3図は本実施例全体の詳細な構成を示すブロック図、 第4図は本実施例の具体的な動作例を示す図である。 4……評価関数値算出回路、 6……評価関数値比較回路、 8……序数決定回路、 10……データ保持回路、 S……評価関数値、 K……序数。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】観測された事象を逐次入力し、個々の事象
    に対して所定のアルゴリズムに従った評価関数値を与え
    る評価関数値付与手段と、 新たに得られた評価関数値Sと、既に得られているN個
    (N:正の整数)の評価関数値Si(1≦i≦N)とをそれ
    ぞれ比較し、該比較結果に対応した序数K(0≦K≦
    N)を決定する序数決定手段と、 前記序数Kを同時に入力するN系統の相互に独立した序
    数組替え手段とを備え、 個々の前記序数組替え手段は、 前記序数Kと既に得られているKi(1≦i≦N)との大
    小関係を比較する比較手段と、 前記比較手段の判定出力に応答して計数値を変更すると
    共に、該計数値の変更結果が所定値に達した時には前記
    比較手段に入力されている序数Kをプリセット値として
    格納する計数手段と、 前記プリセット値の格納が行われた場合には、既に得ら
    れている評価関数値Siおよび事象に対応したデータd′
    iに替えて、新たに得られた評価関数値Sと共に新たに
    観測された事象に対応したデータd′を記憶する記憶手
    段と を具備したことを特徴とする序列付与回路。
JP62233280A 1987-09-17 1987-09-17 序列付与回路 Expired - Lifetime JPH0713809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62233280A JPH0713809B2 (ja) 1987-09-17 1987-09-17 序列付与回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62233280A JPH0713809B2 (ja) 1987-09-17 1987-09-17 序列付与回路

Publications (2)

Publication Number Publication Date
JPS6476115A JPS6476115A (en) 1989-03-22
JPH0713809B2 true JPH0713809B2 (ja) 1995-02-15

Family

ID=16952617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62233280A Expired - Lifetime JPH0713809B2 (ja) 1987-09-17 1987-09-17 序列付与回路

Country Status (1)

Country Link
JP (1) JPH0713809B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546360A (ja) * 1991-08-16 1993-02-26 Mitsubishi Electric Corp ソーテイング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278933A (ja) * 1985-05-31 1986-12-09 Nec Corp デ−タのソ−ト方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278933A (ja) * 1985-05-31 1986-12-09 Nec Corp デ−タのソ−ト方式

Also Published As

Publication number Publication date
JPS6476115A (en) 1989-03-22

Similar Documents

Publication Publication Date Title
JP2894691B2 (ja) メガビツト・メモリモジユールのテスト方法および装置
JPS61208167A (ja) ヒストグラムデータ発生装置
US5835428A (en) Method of testing semiconductor memory and apparatus for carrying out the method
US6424753B1 (en) Pixel interpolation method and circuit therefor
CN108920601B (zh) 一种数据匹配方法及装置
US5201058A (en) Control system for transferring vector data without waiting for transfer end of the previous vector data
JP2752634B2 (ja) ソート処理装置
JPH0713809B2 (ja) 序列付与回路
US3740646A (en) Testing of non-linear circuits by accumulated result comparison
JPH0695012B2 (ja) マトリックス状に配列されたフォトダイオ−ド・アレイのための装置
US7966361B1 (en) Single-cycle modulus operation
US10698804B1 (en) Identifying inputs for automated computer-program testing operations
JP3262092B2 (ja) 不良分布解析システム、方法及び記録媒体
US3644899A (en) Method for determining partial memory chip categories
US5168567A (en) Data sorting circuit
JP3642904B2 (ja) フェイルカウント方法及びその装置
CN114398339A (zh) 数据调度方法、装置及电子设备
JP2587555B2 (ja) 2次元順序フィルタ回路
JP2586333Y2 (ja) 半導体メモリ試験装置
JP2962148B2 (ja) 画像処理装置
JP2861435B2 (ja) パイプライン形演算装置
JP2852050B2 (ja) 画像処理装置
JP2000020705A (ja) 並列画像処理プロセッサ
JPS63249273A (ja) 画像メモリの良否判定方式
JPS6217847A (ja) パリテイ生成スキヤンイン方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term