JPH0713714B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0713714B2 JPH0713714B2 JP61142223A JP14222386A JPH0713714B2 JP H0713714 B2 JPH0713714 B2 JP H0713714B2 JP 61142223 A JP61142223 A JP 61142223A JP 14222386 A JP14222386 A JP 14222386A JP H0713714 B2 JPH0713714 B2 JP H0713714B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- insulating film
- data line
- liquid crystal
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリクスパネルの構造に関する。
特にデータ線端子部の構造に関する。
特にデータ線端子部の構造に関する。
従来のアクティブマトリクスパネルの構造は、『日経エ
レクトロニクス』1984年９月10日号No.351（p.211−24
0）に示されるようなものであった。第２図（ａ）及び
（ｂ）はそれぞれアクティブマトリクスパネルのデータ
線端子部の平面図及び断面図の例である。端子部はワイ
ヤボンディングやはんだ付けなどで外部回路に接続する
部分で、低インピーダンスと十分な強度を得るために図
のように広い面積が必要となる。11は絶縁基板、13は絶
縁膜、14は端子である。第３図はアクティブマトリクス
パネルとドライバーの回路図である。31はアクティブマ
トリクスパネルで、36、37、38のデータ線、46、47、48
の走査線及びそれらの交点に配置される45の画素とから
なる。画素はTFTと液晶のセルとからなる。32はＸドラ
イバーで、35のシフトレジスタとその出力に応じて開閉
するスイッチ群、及びデータ保持容量39、40、41とから
成り、34のデータ信号を順次データ線に書き込む働きを
もつ。33はＹドライバーで、走査線46、47、48を順次選
択する。
レクトロニクス』1984年９月10日号No.351（p.211−24
0）に示されるようなものであった。第２図（ａ）及び
（ｂ）はそれぞれアクティブマトリクスパネルのデータ
線端子部の平面図及び断面図の例である。端子部はワイ
ヤボンディングやはんだ付けなどで外部回路に接続する
部分で、低インピーダンスと十分な強度を得るために図
のように広い面積が必要となる。11は絶縁基板、13は絶
縁膜、14は端子である。第３図はアクティブマトリクス
パネルとドライバーの回路図である。31はアクティブマ
トリクスパネルで、36、37、38のデータ線、46、47、48
の走査線及びそれらの交点に配置される45の画素とから
なる。画素はTFTと液晶のセルとからなる。32はＸドラ
イバーで、35のシフトレジスタとその出力に応じて開閉
するスイッチ群、及びデータ保持容量39、40、41とから
成り、34のデータ信号を順次データ線に書き込む働きを
もつ。33はＹドライバーで、走査線46、47、48を順次選
択する。
しかし、前述の従来技術では以下に述べるような問題点
を生ずる。すなわち、画面のサイズが大きくなるにつれ
て、第３図36、37、38のデータ線に長さが長くなり、面
積も広くなるため、時定数が増大し、選択される時間内
に十分データを書き込めなくなるという問題点である。
同様に、画面のサイズは変わらなくても、画素数が増大
するとデータ線１本あたりの選択時間が短くなってしま
うため、書き込み不足を生じる。このように画面サイズ
を大きくしたり、画素数を増やすことは、アクティブマ
トリクスパネルの表示品質を向上させる上で必要不可欠
であり、この問題を避けて通ることはできない。この問
題を解決する１つの方法は、Ｘドライバーの出力部に第
３図39、40、41のようなデータ保持容量を作り込むこと
であるが、大面積が必要なためあまり大きな容量を作り
込むのは難しい。
を生ずる。すなわち、画面のサイズが大きくなるにつれ
て、第３図36、37、38のデータ線に長さが長くなり、面
積も広くなるため、時定数が増大し、選択される時間内
に十分データを書き込めなくなるという問題点である。
同様に、画面のサイズは変わらなくても、画素数が増大
するとデータ線１本あたりの選択時間が短くなってしま
うため、書き込み不足を生じる。このように画面サイズ
を大きくしたり、画素数を増やすことは、アクティブマ
トリクスパネルの表示品質を向上させる上で必要不可欠
であり、この問題を避けて通ることはできない。この問
題を解決する１つの方法は、Ｘドライバーの出力部に第
３図39、40、41のようなデータ保持容量を作り込むこと
であるが、大面積が必要なためあまり大きな容量を作り
込むのは難しい。
本発明のアクティブマトリクスパネルはこのような問題
点を解決するもので、その目的とするところは、データ
線の入力部に十分大きな容量を作り込むことにより書き
込み不足を解消したアクティブマトリクスパネルの構造
を与えることにある。
点を解決するもので、その目的とするところは、データ
線の入力部に十分大きな容量を作り込むことにより書き
込み不足を解消したアクティブマトリクスパネルの構造
を与えることにある。
本発明の液晶表示装置は、一対の基板内に液晶が封入さ
れ、該基板の一方の基板上には、走査信号が供給されて
なる複数の走査線およびデータ信号が供給されてなる複
数のデータ線が交差して配列され、該走査線と該データ
線との交点近傍には薄膜トランジスタが形成されてなる
液晶表示装置において、該データ線の各データ入力端子
部の下には、該薄膜トランジスタの層間絶縁膜と同一材
料でかつ該層間絶縁膜を形成する工程と同一工程で絶縁
膜が形成され、該絶縁膜の下には、該薄膜トランジスタ
のゲート電極と同一の材料でかつ該ゲート電極を形成す
る工程と同一の工程で導電膜が形成され、該データ入力
端子部と、該絶縁膜と、該導電膜とは該データ線に供給
される該データ信号を保持する容量を形成してなること
を特徴とする。
れ、該基板の一方の基板上には、走査信号が供給されて
なる複数の走査線およびデータ信号が供給されてなる複
数のデータ線が交差して配列され、該走査線と該データ
線との交点近傍には薄膜トランジスタが形成されてなる
液晶表示装置において、該データ線の各データ入力端子
部の下には、該薄膜トランジスタの層間絶縁膜と同一材
料でかつ該層間絶縁膜を形成する工程と同一工程で絶縁
膜が形成され、該絶縁膜の下には、該薄膜トランジスタ
のゲート電極と同一の材料でかつ該ゲート電極を形成す
る工程と同一の工程で導電膜が形成され、該データ入力
端子部と、該絶縁膜と、該導電膜とは該データ線に供給
される該データ信号を保持する容量を形成してなること
を特徴とする。
本発明の上記の構成によれば、データ線の入力部に容量
を作り込むことになる。この容量がデータ線の容量に対
して十分大きければ、データ線が非選択状態になった後
もデータを書き込む作用を持つ。従って書き込み不足を
解決することができる。
を作り込むことになる。この容量がデータ線の容量に対
して十分大きければ、データ線が非選択状態になった後
もデータを書き込む作用を持つ。従って書き込み不足を
解決することができる。
〔実施例１〕 第１図（ａ）は本発明の第１の実施例におけるアクティ
ブマトリクスパネルのデータ線端子部の平面図である。
第１図（ｂ）は第１図（ａ）のＡ、Ｂ間における断面図
である。１は絶縁基板、２は導電膜、３は絶縁膜、４は
端子である。通常、端子部はワイヤボンディングやはん
だ付けによって外部ドライバーに接続されるが、接続面
の強度を保ち低インピーダンス化するためには十分広い
面積が必要である。本実施例においては、平面的に見る
と端子４の下部に絶縁膜を介して導電膜２が端子４を覆
うような形で形成されているため、この導電膜２を一定
電位にしておけば端子４との間に容量が付く。この容量
の大きさは５〜50pF程度であり、データ線の容量が２〜
10pF程度であるから、データ線の容量の数倍の容量が端
子部に付くことになる。この容量の働きについて第４図
を用いて説明する。この図はアクティブマトリクスパネ
ルとドライバーの回路図であり、51はアクティブマトリ
クスパネル、52はＸドライバー、53はＹドライバーであ
る。アクティブマトリクスパネルは、56、57、58のデー
タ線、66、67、68の走査線及びそれらの交点に設けられ
た画素アレイ65とから成る。画素アレイはTFTと液晶の
容量とから成り、TFTをスイッチングさせ液晶を駆動す
る。62、63、64は前述のデータ線端子部に作り込んだ容
量である。Ｘドライバーは55のシフトレジスタのタイミ
ングに応じて54のビデオ信号を順次データ線に書き込ん
でいく。59、50、61はＸドライバー内のデータ保持容量
である。
ブマトリクスパネルのデータ線端子部の平面図である。
第１図（ｂ）は第１図（ａ）のＡ、Ｂ間における断面図
である。１は絶縁基板、２は導電膜、３は絶縁膜、４は
端子である。通常、端子部はワイヤボンディングやはん
だ付けによって外部ドライバーに接続されるが、接続面
の強度を保ち低インピーダンス化するためには十分広い
面積が必要である。本実施例においては、平面的に見る
と端子４の下部に絶縁膜を介して導電膜２が端子４を覆
うような形で形成されているため、この導電膜２を一定
電位にしておけば端子４との間に容量が付く。この容量
の大きさは５〜50pF程度であり、データ線の容量が２〜
10pF程度であるから、データ線の容量の数倍の容量が端
子部に付くことになる。この容量の働きについて第４図
を用いて説明する。この図はアクティブマトリクスパネ
ルとドライバーの回路図であり、51はアクティブマトリ
クスパネル、52はＸドライバー、53はＹドライバーであ
る。アクティブマトリクスパネルは、56、57、58のデー
タ線、66、67、68の走査線及びそれらの交点に設けられ
た画素アレイ65とから成る。画素アレイはTFTと液晶の
容量とから成り、TFTをスイッチングさせ液晶を駆動す
る。62、63、64は前述のデータ線端子部に作り込んだ容
量である。Ｘドライバーは55のシフトレジスタのタイミ
ングに応じて54のビデオ信号を順次データ線に書き込ん
でいく。59、50、61はＸドライバー内のデータ保持容量
である。
一般に画面サイズを大きくするとデータ線の長さが長く
なり、抵抗と容量が増大し、時定数が増大する。また、
高画質化のために画素数を増やすとデータ線の選択時間
が短くなる。どちらの場合もデータ線の選択時間に対し
てデータ線の時定数が長くなり書き込み不足を生じる。
しかし、データ線の入力部に十分大きな容量がついてい
れば、その容量に蓄積された電荷で、データ線が非選択
状態となった後もデータ線にデータを書き込むことがで
きる。ドライバー部のデータ保持容量59、60、61は面積
上の制約から４〜10pF程度の容量しか作り込めず、これ
だけでは不十分であるが、端子部の容量62、63、64は第
３図（ａ）（ｂ）に示すように広い面積を利用すること
ができるため５〜50pFと大きな容量を作り込むことがで
きる。これだけの容量を作り込むと前述のような作用を
もたらし、書き込み能力が大幅に向上する。
なり、抵抗と容量が増大し、時定数が増大する。また、
高画質化のために画素数を増やすとデータ線の選択時間
が短くなる。どちらの場合もデータ線の選択時間に対し
てデータ線の時定数が長くなり書き込み不足を生じる。
しかし、データ線の入力部に十分大きな容量がついてい
れば、その容量に蓄積された電荷で、データ線が非選択
状態となった後もデータ線にデータを書き込むことがで
きる。ドライバー部のデータ保持容量59、60、61は面積
上の制約から４〜10pF程度の容量しか作り込めず、これ
だけでは不十分であるが、端子部の容量62、63、64は第
３図（ａ）（ｂ）に示すように広い面積を利用すること
ができるため５〜50pFと大きな容量を作り込むことがで
きる。これだけの容量を作り込むと前述のような作用を
もたらし、書き込み能力が大幅に向上する。
アクティブマトリクスパネルの構造の例を第５図に用い
て説明する。71は絶縁基板、73はポリシリコンまたはア
モルファスシリコンの薄膜から成るTFTのチャネル部、
ソース部、ドレイン部である。74はゲート絶縁膜、75は
ゲート電極、76は層間絶縁膜、77は画素電極、78は走査
線であり、以上がアクティブマトリクス基板である。こ
れに対し、絶縁基板72上に透明導電膜から成る共通電極
79を形成して成る対向基板を数μｍの通関を介して対向
させ、その空間に液晶80を封入したものがアクティブマ
トリクスパネルである。第１図（ａ）（ｂ）における導
電膜２は第５図におけるゲート電極75と同一膜であり，
絶縁膜３は層間絶縁膜76に、端子４はデータ線78に対応
する。従って本発明のアクティブマトリクスパネルは従
来と全く同じプロセスで作ることができる。
て説明する。71は絶縁基板、73はポリシリコンまたはア
モルファスシリコンの薄膜から成るTFTのチャネル部、
ソース部、ドレイン部である。74はゲート絶縁膜、75は
ゲート電極、76は層間絶縁膜、77は画素電極、78は走査
線であり、以上がアクティブマトリクス基板である。こ
れに対し、絶縁基板72上に透明導電膜から成る共通電極
79を形成して成る対向基板を数μｍの通関を介して対向
させ、その空間に液晶80を封入したものがアクティブマ
トリクスパネルである。第１図（ａ）（ｂ）における導
電膜２は第５図におけるゲート電極75と同一膜であり，
絶縁膜３は層間絶縁膜76に、端子４はデータ線78に対応
する。従って本発明のアクティブマトリクスパネルは従
来と全く同じプロセスで作ることができる。
〔実施例２〕 第６図は本発明の第２の実施例を示す図である。同図
（ａ）はアクティブマトリクスパネルのデータ線端子部
の平面図。（ｂ）は（ａ）のABにおける断面図、（ｃ）
は（ａ）のCDにおける断面図である。この図と第５図を
並用してその構造を説明する。81は絶縁基板であり、82
の導電膜はTFTのチャネル部73と同時に形成する。83の
絶縁膜はゲート絶縁膜74であり、85の絶縁膜は層間絶縁
膜76である。84の導電膜はゲート電極75と同時に形成す
る。86の端子はデータ線と同時に形成する。従って本実
施例も従来と全く同じプロセスで作ることができる。導
電膜82はコンタクトホール87を介して端子86と導通をと
るため、本実施例においては層間絶縁膜とゲート絶縁膜
の両方を使って容量を作り込むことができる。従って20
〜200pF程度と大きな容量を作り込めるため、実施例１
の説明に従い書き込み能力が大幅に向上する。
（ａ）はアクティブマトリクスパネルのデータ線端子部
の平面図。（ｂ）は（ａ）のABにおける断面図、（ｃ）
は（ａ）のCDにおける断面図である。この図と第５図を
並用してその構造を説明する。81は絶縁基板であり、82
の導電膜はTFTのチャネル部73と同時に形成する。83の
絶縁膜はゲート絶縁膜74であり、85の絶縁膜は層間絶縁
膜76である。84の導電膜はゲート電極75と同時に形成す
る。86の端子はデータ線と同時に形成する。従って本実
施例も従来と全く同じプロセスで作ることができる。導
電膜82はコンタクトホール87を介して端子86と導通をと
るため、本実施例においては層間絶縁膜とゲート絶縁膜
の両方を使って容量を作り込むことができる。従って20
〜200pF程度と大きな容量を作り込めるため、実施例１
の説明に従い書き込み能力が大幅に向上する。
以上述べたように本発明においては従来と全く同じプロ
セスを用いて、しかもアクティブマトリクス基板上に素
子の面積を増やすことなく容量を作り込むことができ、
データ線の書き込み能力が向上する。したがってコスト
を増やすことなく解像度及びコントラスト比が増大し表
示品質が向上する。また、画面の大型化や高精細化にも
適している。
セスを用いて、しかもアクティブマトリクス基板上に素
子の面積を増やすことなく容量を作り込むことができ、
データ線の書き込み能力が向上する。したがってコスト
を増やすことなく解像度及びコントラスト比が増大し表
示品質が向上する。また、画面の大型化や高精細化にも
適している。
第１図（ａ）はアクティブマトリクスパネルのデータ線
端子部の平面図で、同図（ｂ）は（ａ）のABにおける断
面図である。 第２図（ａ）は従来のアクティブマトリクスパネルのデ
ータ線端子部の平面部で、同図（ｂ）は断面図である。 第３図は従来のアクティブマトリクスパネルとドライバ
ーの回路図である。 第４図はアクティブマトリクスパネルとドライバーの回
路図である。 第５図はアクティブマトリクスパネルの構造を示す図で
ある。 第６図（ａ）はアクティブマトリクスパネルのデータ線
端子部の平面図で、同図（ｂ）は（ａ）のABにおける断
面図であり、同図（ｃ）は（ａ）のCDにおける断面図で
ある。 ２、82、84……導電膜 ３、13、83、85……絶縁膜 ４、14、86……端子
端子部の平面図で、同図（ｂ）は（ａ）のABにおける断
面図である。 第２図（ａ）は従来のアクティブマトリクスパネルのデ
ータ線端子部の平面部で、同図（ｂ）は断面図である。 第３図は従来のアクティブマトリクスパネルとドライバ
ーの回路図である。 第４図はアクティブマトリクスパネルとドライバーの回
路図である。 第５図はアクティブマトリクスパネルの構造を示す図で
ある。 第６図（ａ）はアクティブマトリクスパネルのデータ線
端子部の平面図で、同図（ｂ）は（ａ）のABにおける断
面図であり、同図（ｃ）は（ａ）のCDにおける断面図で
ある。 ２、82、84……導電膜 ３、13、83、85……絶縁膜 ４、14、86……端子
Claims (1)
- 【請求項１】一対の基板内に液晶が封入され、該基板の
一方の基板上には、走査信号が供給されてなる複数の走
査線およびデータ信号が供給されてなる複数のデータ線
が交差して配列され、該走査線と該データ線との交点近
傍には薄膜トランジスタが形成されてなる液晶表示装置
において、 該データ線の各データ入力端子部の下には、該薄膜トラ
ンジスタの層間絶縁膜と同一材料でかつ該層間絶縁膜を
形成する工程と同一工程で絶縁膜が形成され、該絶縁膜
の下には、該薄膜トランジスタのゲート電極と同一の材
料でかつ該ゲート電極を形成する工程と同一の工程で導
電膜が形成され、該データ入力端子部と、該絶縁膜と、
該導電膜とは該データ線に供給される該データ信号を保
持する容量を形成してなることを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142223A JPH0713714B2 (ja) | 1986-06-18 | 1986-06-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142223A JPH0713714B2 (ja) | 1986-06-18 | 1986-06-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62297820A JPS62297820A (ja) | 1987-12-25 |
| JPH0713714B2 true JPH0713714B2 (ja) | 1995-02-15 |
Family
ID=15310277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61142223A Expired - Lifetime JPH0713714B2 (ja) | 1986-06-18 | 1986-06-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713714B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2870016B2 (ja) * | 1989-05-18 | 1999-03-10 | セイコーエプソン株式会社 | 液晶装置 |
| CN101523468B (zh) | 2006-09-16 | 2011-12-21 | 夏普株式会社 | 显示面板用基板和具有该基板的显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172626A (ja) * | 1982-04-01 | 1983-10-11 | Seiko Epson Corp | 電気光学装置 |
-
1986
- 1986-06-18 JP JP61142223A patent/JPH0713714B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62297820A (ja) | 1987-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464579B1 (en) | Thin film field effect transistor array for use in active matrix liquid crystal display | |
| KR890000647B1 (ko) | 2차원 어드레스 장치 | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JPH0736017A (ja) | アクティブマトリックス液晶ディスプレイ装置 | |
| JP2002214643A (ja) | 液晶表示素子及び電子装置 | |
| JPS60107690A (ja) | 活性マトリツクスの表示スクリ−ン | |
| JPH052969B2 (ja) | ||
| JPH0823640B2 (ja) | 液晶表示装置 | |
| JP3207693B2 (ja) | 画像表示装置 | |
| US5333004A (en) | Active matrix flat display | |
| JPH0577073B2 (ja) | ||
| EP0554061B1 (en) | Liquid crystal display | |
| KR20010034373A (ko) | 능동 매트릭스 액정 디스플레이 장치 | |
| JPH0535221A (ja) | 表示装置 | |
| JPH0713714B2 (ja) | 液晶表示装置 | |
| TW200426429A (en) | Electrode substrate for display device | |
| JP3662316B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JP3299872B2 (ja) | 液晶表示装置および液晶黒板 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JP3221628B2 (ja) | 液晶表示装置 | |
| JPH05224239A (ja) | アクティブマトリクス液晶表示ディスプレイ | |
| JP3339248B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |