JPH0713535A - 表示のドット抜け検出回路 - Google Patents
表示のドット抜け検出回路Info
- Publication number
- JPH0713535A JPH0713535A JP5150953A JP15095393A JPH0713535A JP H0713535 A JPH0713535 A JP H0713535A JP 5150953 A JP5150953 A JP 5150953A JP 15095393 A JP15095393 A JP 15095393A JP H0713535 A JPH0713535 A JP H0713535A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- display
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【構成】 表示用デジタル信号の各ビットと検査ビット
設定データの対応する各ビットとの論理積の信号をデジ
タル・アナログ変換回路またはパレットレジスタを内蔵
しているアナログ・デジタル変換部（ＲＡＭＤＡＣ）に
入力し、デジタル・アナログ変換回路またはＲＡＭＤＡ
Ｃの出力信号をコンパレータにおいてアナロググランド
と比較し、コンパレータの出力信号をデジタル・アナロ
グ変換回路またはＲＡＭＤＡＣの全ての入力信号の論理
和の信号とＸオアゲートで比較する。 【効果】 ソフトウエアによって表示のドット抜けを検
出することが可能となる。
設定データの対応する各ビットとの論理積の信号をデジ
タル・アナログ変換回路またはパレットレジスタを内蔵
しているアナログ・デジタル変換部（ＲＡＭＤＡＣ）に
入力し、デジタル・アナログ変換回路またはＲＡＭＤＡ
Ｃの出力信号をコンパレータにおいてアナロググランド
と比較し、コンパレータの出力信号をデジタル・アナロ
グ変換回路またはＲＡＭＤＡＣの全ての入力信号の論理
和の信号とＸオアゲートで比較する。 【効果】 ソフトウエアによって表示のドット抜けを検
出することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、複数ビットのデジタル
ＲＧＢ信号またはパレットレジスタ選択信号をアナログ
ＲＧＢ信号に変換して表示装置に表示させる表示データ
変換回路を有する表示制御装置の表示のドット抜け検出
回路に関する。
ＲＧＢ信号またはパレットレジスタ選択信号をアナログ
ＲＧＢ信号に変換して表示装置に表示させる表示データ
変換回路を有する表示制御装置の表示のドット抜け検出
回路に関する。
【０００２】
【従来の技術】表示装置（ディスプレイ）を外部出力装
置として使用するパーソナルコンピュータでは、表示用
のデジタル信号をアナログＲＧＢ信号に変換してディス
プレイに出力している。
置として使用するパーソナルコンピュータでは、表示用
のデジタル信号をアナログＲＧＢ信号に変換してディス
プレイに出力している。
【０００３】パーソナルコンピュータの検査において、
表示用のデジタル信号をアナログＲＧＢ信号に変換する
回路の従来の検査手段は、任意の文字や図形をディスプ
レイに表示させ、それを人間の目でチェックするという
手段を採用している。
表示用のデジタル信号をアナログＲＧＢ信号に変換する
回路の従来の検査手段は、任意の文字や図形をディスプ
レイに表示させ、それを人間の目でチェックするという
手段を採用している。
【０００４】
【発明が解決しようとする課題】上述したように、表示
用のデジタル信号をアナログＲＧＢ信号に変換する回路
の従来の検査手段は、アナログ信号をソフトウエアでチ
ェックすることができず、ディスプレイの表示を人間の
目でチェックしているため、細かな図形に発生する僅か
なドット抜けを検出することは、極めて困難であるとい
う問題点を有している。
用のデジタル信号をアナログＲＧＢ信号に変換する回路
の従来の検査手段は、アナログ信号をソフトウエアでチ
ェックすることができず、ディスプレイの表示を人間の
目でチェックしているため、細かな図形に発生する僅か
なドット抜けを検出することは、極めて困難であるとい
う問題点を有している。
【０００５】このため、アナログ信号をアナログ・デジ
タルコンバータによって再変換し、、それを元の表示用
のデジタル信号と比較することにより、ソフトウエアに
よってチェックする手段が考えられる。しかしながら、
この手段は、アナログ・デジタルコンバータによって再
変換するとき、元の表示用のデジタル信号に対応するよ
うに変換しなければならないため、元の表示用のデジタ
ル信号のビット数が多くなると、それに伴って検査用の
アナログ・デジタルコンバータが大型となるため、アナ
ログ・デジタルコンバータの費用が高くなるという問題
がある。
タルコンバータによって再変換し、、それを元の表示用
のデジタル信号と比較することにより、ソフトウエアに
よってチェックする手段が考えられる。しかしながら、
この手段は、アナログ・デジタルコンバータによって再
変換するとき、元の表示用のデジタル信号に対応するよ
うに変換しなければならないため、元の表示用のデジタ
ル信号のビット数が多くなると、それに伴って検査用の
アナログ・デジタルコンバータが大型となるため、アナ
ログ・デジタルコンバータの費用が高くなるという問題
がある。
【０００６】また、パレットレジスタを内蔵しているア
ナログ・デジタルコンバータを使用する場合は、入力す
るデジタル信号と、出力したアナログ信号を変換したデ
ジタル信号とでは、ビット単位の対応が取れないため、
ドット抜けの検査が不可能であるという問題がある。
ナログ・デジタルコンバータを使用する場合は、入力す
るデジタル信号と、出力したアナログ信号を変換したデ
ジタル信号とでは、ビット単位の対応が取れないため、
ドット抜けの検査が不可能であるという問題がある。
【０００７】
【課題を解決するための手段】本発明の第一の表示のド
ット抜け検出回路は、複数ビットのデジタルＲＧＢ信号
をアナログＲＧＢ信号に変換して表示装置に表示させる
表示データ変換回路を有する表示制御装置の表示のドッ
ト抜け検出回路であって、前記デジタルＲＧＢ信号の中
の一つまたは複数のビットを任意に選択する選択回路
と、前記アナログＲＧＢ信号をデジタル信号に変換する
コンパレータと、前記選択回路において選択された前記
デジタルＲＧＢ信号と前記コンパレータにおいて変換さ
れたデジタル信号とを比較してその結果を蓄積するレジ
スタとを備えたものである。
ット抜け検出回路は、複数ビットのデジタルＲＧＢ信号
をアナログＲＧＢ信号に変換して表示装置に表示させる
表示データ変換回路を有する表示制御装置の表示のドッ
ト抜け検出回路であって、前記デジタルＲＧＢ信号の中
の一つまたは複数のビットを任意に選択する選択回路
と、前記アナログＲＧＢ信号をデジタル信号に変換する
コンパレータと、前記選択回路において選択された前記
デジタルＲＧＢ信号と前記コンパレータにおいて変換さ
れたデジタル信号とを比較してその結果を蓄積するレジ
スタとを備えたものである。
【０００８】本発明の第二の表示のドット抜け検出回路
は、複数ビットのパレットレジスタ選択信号を入力して
前記パレットレジスタ選択信号に対応したパレットレジ
スタデータをアナログＲＧＢ信号に変換して表示装置に
表示させる表示データ変換回路を有する表示制御装置の
表示のドット抜け検出回路であって、前記パレットレジ
スタ選択信号の中の一つまたは複数のビットを任意に選
択する選択回路と、前記アナログＲＧＢ信号をデジタル
信号に変換するコンパレータと、前記選択回路において
選択された前記パレットレジスタ選択信号と前記コンパ
レータにおいて変換されたデジタル信号とを比較してそ
の結果を蓄積するレジスタとを備えたものである。
は、複数ビットのパレットレジスタ選択信号を入力して
前記パレットレジスタ選択信号に対応したパレットレジ
スタデータをアナログＲＧＢ信号に変換して表示装置に
表示させる表示データ変換回路を有する表示制御装置の
表示のドット抜け検出回路であって、前記パレットレジ
スタ選択信号の中の一つまたは複数のビットを任意に選
択する選択回路と、前記アナログＲＧＢ信号をデジタル
信号に変換するコンパレータと、前記選択回路において
選択された前記パレットレジスタ選択信号と前記コンパ
レータにおいて変換されたデジタル信号とを比較してそ
の結果を蓄積するレジスタとを備えたものである。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【００１１】図１において、複数のアンドゲートで構成
されているアンドゲート群２の各アンドゲートは、表示
用デジタル信号２１の各ビットと、検査ビット設定デー
タ２２を入力する検査ビット設定レジスタ３からの対応
する各ビットを入力し、それらの論理積の信号をデジタ
ル・アナログ変換回路１に出力する。これにより、デジ
タル・アナログ変換回路１の入力信号は、検査ビット設
定レジスタ３に設定したデータによって選択されたビッ
トのみが有効となり、その他のビット（選択されなかっ
たビット）は“０”に固定される。従ってデジタル・ア
ナログ変換回路１は、選択されたビットのみの変化に応
じたアナログ信号を出力する。
されているアンドゲート群２の各アンドゲートは、表示
用デジタル信号２１の各ビットと、検査ビット設定デー
タ２２を入力する検査ビット設定レジスタ３からの対応
する各ビットを入力し、それらの論理積の信号をデジタ
ル・アナログ変換回路１に出力する。これにより、デジ
タル・アナログ変換回路１の入力信号は、検査ビット設
定レジスタ３に設定したデータによって選択されたビッ
トのみが有効となり、その他のビット（選択されなかっ
たビット）は“０”に固定される。従ってデジタル・ア
ナログ変換回路１は、選択されたビットのみの変化に応
じたアナログ信号を出力する。
【００１２】デジタル・アナログ変換回路１の出力のア
ナログ信号は、コンパレータ４の非反転端子４ａに入力
する。一方、コンパレータ４の反転端子４ｂには、デジ
タル・アナログ変換回路１のアナロググランド２５が接
続されており、また、電源端子４ｃには、電源Ｖccが接
続されている。
ナログ信号は、コンパレータ４の非反転端子４ａに入力
する。一方、コンパレータ４の反転端子４ｂには、デジ
タル・アナログ変換回路１のアナロググランド２５が接
続されており、また、電源端子４ｃには、電源Ｖccが接
続されている。
【００１３】コンパレータ４は、デジタル・アナログ変
換回路１の出力のアナログ信号とアナロググランド２５
とを比較し、アナログ信号の電位がとアナロググランド
２５の電位よりも高いときは、電源Ｖccと同じレベルの
信号を出力する。
換回路１の出力のアナログ信号とアナロググランド２５
とを比較し、アナログ信号の電位がとアナロググランド
２５の電位よりも高いときは、電源Ｖccと同じレベルの
信号を出力する。
【００１４】コンパレータ４の出力信号は、Ｘオアゲー
ト５に入力し、Ｘオアゲート５においてアンドゲート群
２の全ての出力信号の論理和の信号と比較される。この
とき、検査ビット設定レジスタ３で選択されたビットが
“１”であれば、デジタル・アナログ変換回路１はアナ
ロググランド２５の電位よりも高い電位のアナログ信号
を出力するため、コンパレータ４の出力信号は電源Ｖcc
と同じレベル（“１”）の信号となり、Ｘオアゲート５
の比較結果は“０”となる。
ト５に入力し、Ｘオアゲート５においてアンドゲート群
２の全ての出力信号の論理和の信号と比較される。この
とき、検査ビット設定レジスタ３で選択されたビットが
“１”であれば、デジタル・アナログ変換回路１はアナ
ロググランド２５の電位よりも高い電位のアナログ信号
を出力するため、コンパレータ４の出力信号は電源Ｖcc
と同じレベル（“１”）の信号となり、Ｘオアゲート５
の比較結果は“０”となる。
【００１５】検査ビット設定レジスタ３で選択されたビ
ットが“０”であれば、デジタル・アナログ変換回路１
はアナロググランド２５の電位と同じ電位のアナログ信
号を出力するため、コンパレータ４の出力信号はアナロ
ググランド２５の電位と同じレベル（“０”）の信号と
なり、Ｘオアゲート５の比較結果も“０”である。
ットが“０”であれば、デジタル・アナログ変換回路１
はアナロググランド２５の電位と同じ電位のアナログ信
号を出力するため、コンパレータ４の出力信号はアナロ
ググランド２５の電位と同じレベル（“０”）の信号と
なり、Ｘオアゲート５の比較結果も“０”である。
【００１６】従って、検査ビット設定レジスタ３で選択
された信号が“１”であり、デジタル・アナログ変換回
路１が出力するアナログ信号がアナロググランド２５の
電位と同じ電位のとき、すなわち、表示のドット抜けが
発生したとき、Ｘオアゲート５は“１”を出力する。
された信号が“１”であり、デジタル・アナログ変換回
路１が出力するアナログ信号がアナロググランド２５の
電位と同じ電位のとき、すなわち、表示のドット抜けが
発生したとき、Ｘオアゲート５は“１”を出力する。
【００１７】このＸオアゲート５の出力信号を検査結果
保持レジスタ６のクロック入力端子６ａに入力する。一
方、検査結果保持レジスタ６のデータ入力端子６ｂは、
“１”に固定しておく。これにより、検査結果保持レジ
スタ６の出力のどっと抜け検出信号２７は、通常は
“０”であるが、Ｘオアゲート５の出力信号が一旦
“１”になると、すなわち表示のドット抜けが発生する
と、“１”となる。
保持レジスタ６のクロック入力端子６ａに入力する。一
方、検査結果保持レジスタ６のデータ入力端子６ｂは、
“１”に固定しておく。これにより、検査結果保持レジ
スタ６の出力のどっと抜け検出信号２７は、通常は
“０”であるが、Ｘオアゲート５の出力信号が一旦
“１”になると、すなわち表示のドット抜けが発生する
と、“１”となる。
【００１８】従って、検査結果保持レジスタ６の出力の
どっと抜け検出信号２７をチェックすることにより、ソ
フトウエアによって表示のドット抜けを検出することが
可能となる。
どっと抜け検出信号２７をチェックすることにより、ソ
フトウエアによって表示のドット抜けを検出することが
可能となる。
【００１９】なお、テストモード以外のときは、検査ビ
ット設定レジスタ３のリセット端子３ａと検査結果保持
レジスタ６のリセット端子６ｃとに、テストモード信号
２３を“０”として入力しておくことにより、通常の動
作に対して影響を与えないようにすることができる。
ット設定レジスタ３のリセット端子３ａと検査結果保持
レジスタ６のリセット端子６ｃとに、テストモード信号
２３を“０”として入力しておくことにより、通常の動
作に対して影響を与えないようにすることができる。
【００２０】図２は本発明の第二の実施例を示すブロッ
ク図である。
ク図である。
【００２１】本実施例は、本発明をパレットレジスタを
内蔵しているアナログ・デジタル変換回路（ＲＡＭＤＡ
Ｃ）を有する装置に適用した例である。
内蔵しているアナログ・デジタル変換回路（ＲＡＭＤＡ
Ｃ）を有する装置に適用した例である。
【００２２】図２において、アンドゲート群１２および
検査ビット設定レジスタ１３の構成および作用は、図１
の実施例の対応する部分の構成および作用と同じであ
る。
検査ビット設定レジスタ１３の構成および作用は、図１
の実施例の対応する部分の構成および作用と同じであ
る。
【００２３】パレットレジスタ１１ａを内蔵しているア
ナログ・デジタル変換部（ＲＡＭＤＡＣ）１１の入力信
号は、検査ビット設定レジスタ１３に設定したデータに
よって選択されたビットのみが有効となり、その他のビ
ット（選択されなかったビット）は“０”に固定され
る。また、パレットレジスタ１１ａには、入力信号が全
て“０”のときに選択されるレジスタにはデータ“０”
を、その他のレジスタには“０”以外の任意のデータを
セットしておく。従ってデジタル・アナログ変換部１１
は、検査ビット設定レジスタ１３によって選択されたビ
ットが“１”の場合はアナロググランド２５の電位より
も高い電位のアナログ信号を出力する。
ナログ・デジタル変換部（ＲＡＭＤＡＣ）１１の入力信
号は、検査ビット設定レジスタ１３に設定したデータに
よって選択されたビットのみが有効となり、その他のビ
ット（選択されなかったビット）は“０”に固定され
る。また、パレットレジスタ１１ａには、入力信号が全
て“０”のときに選択されるレジスタにはデータ“０”
を、その他のレジスタには“０”以外の任意のデータを
セットしておく。従ってデジタル・アナログ変換部１１
は、検査ビット設定レジスタ１３によって選択されたビ
ットが“１”の場合はアナロググランド２５の電位より
も高い電位のアナログ信号を出力する。
【００２４】デジタル・アナログ変換部１１の出力信号
はコンパレータ１４の非反転端子１４ａに入力する。コ
ンパレータ１４の構成および作用は、図１の実施例のコ
ンパレータ４の構成および作用と同じである。
はコンパレータ１４の非反転端子１４ａに入力する。コ
ンパレータ１４の構成および作用は、図１の実施例のコ
ンパレータ４の構成および作用と同じである。
【００２５】コンパレータ１４の出力信号は、Ｘオアゲ
ート１５の一方の入力端子に入力し、Ｘオアゲート１５
の他方の入力端子には、フリップフロップ群１８の出力
信号が入力する。
ート１５の一方の入力端子に入力し、Ｘオアゲート１５
の他方の入力端子には、フリップフロップ群１８の出力
信号が入力する。
【００２６】フリップフロップ群１８は、アンドゲート
群１２の全ての出力信号の論理和の信号を入力し、それ
を遅らせた信号を出力する。フリップフロップ群１８内
のフリップフロップの数は、アナログ・デジタル変換部
（ＲＡＭＤＡＣ）１１に入力した信号がＲＡＭＤＡＣ１
１内でドットクロックによって叩かれる数と同数とす
る。これにより、Ｘオアゲート１５は、ＲＡＭＤＡＣ１
１の入力信号に対応した出力信号と比較することができ
る。
群１２の全ての出力信号の論理和の信号を入力し、それ
を遅らせた信号を出力する。フリップフロップ群１８内
のフリップフロップの数は、アナログ・デジタル変換部
（ＲＡＭＤＡＣ）１１に入力した信号がＲＡＭＤＡＣ１
１内でドットクロックによって叩かれる数と同数とす
る。これにより、Ｘオアゲート１５は、ＲＡＭＤＡＣ１
１の入力信号に対応した出力信号と比較することができ
る。
【００２７】このときのＸオアゲート１５の出力信号は
次のようになる。
次のようになる。
【００２８】検査ビット設定レジスタ１３で選択した信
号が“１”であるときは、ＲＡＭＤＡＣ１１はアナログ
グランド２５の電位よりも高い電位のアナログ信号を出
力するため、コンパレータ１４の出力信号は電源Ｖccと
同じレベル（“１”）の信号となり、Ｘオアゲート１５
の比較結果は“０”となる。
号が“１”であるときは、ＲＡＭＤＡＣ１１はアナログ
グランド２５の電位よりも高い電位のアナログ信号を出
力するため、コンパレータ１４の出力信号は電源Ｖccと
同じレベル（“１”）の信号となり、Ｘオアゲート１５
の比較結果は“０”となる。
【００２９】検査ビット設定レジスタ１３で選択された
ビットが“０”であれば、ＲＡＭＤＡＣ１１はアナログ
グランド２５の電位と同じ電位のアナログ信号を出力す
るため、コンパレータ１４の出力信号はアナロググラン
ド２５の電位と同じレベル（“０”）の信号となり、Ｘ
オアゲート１５の比較結果も“０”である。
ビットが“０”であれば、ＲＡＭＤＡＣ１１はアナログ
グランド２５の電位と同じ電位のアナログ信号を出力す
るため、コンパレータ１４の出力信号はアナロググラン
ド２５の電位と同じレベル（“０”）の信号となり、Ｘ
オアゲート１５の比較結果も“０”である。
【００３０】従って、検査ビット設定レジスタ１３で選
択された信号が“１”であり、ＲＡＭＤＡＣ１１が出力
するアナログ信号がアナロググランド２５の電位と同じ
電位のとき、すなわち、表示のドット抜けが発生したと
き、Ｘオアゲート１５は“１”を出力する。
択された信号が“１”であり、ＲＡＭＤＡＣ１１が出力
するアナログ信号がアナロググランド２５の電位と同じ
電位のとき、すなわち、表示のドット抜けが発生したと
き、Ｘオアゲート１５は“１”を出力する。
【００３１】Ｘオアゲート１５の出力信号は、検査結果
保持レジスタ１６のクロック入力端子１６ａに入力す
る。検査結果保持レジスタ１６の構成および作用は、図
１の実施例の検査結果保持レジスタ６の構成および作用
と同じである。
保持レジスタ１６のクロック入力端子１６ａに入力す
る。検査結果保持レジスタ１６の構成および作用は、図
１の実施例の検査結果保持レジスタ６の構成および作用
と同じである。
【００３２】従って、検査結果保持レジスタ１６の出力
のどっと抜け検出信号２７をチェックすることにより、
ソフトウエアによって表示のドット抜けを検出すること
が可能となる。
のどっと抜け検出信号２７をチェックすることにより、
ソフトウエアによって表示のドット抜けを検出すること
が可能となる。
【００３３】なお、テストモード以外のときに検査ビッ
ト設定レジスタ１３のリセット端子１３ａと検査結果保
持レジスタ１６のリセット端子１６ｃとにテスタモード
信号２３を“０”として入力しておくことにより、通常
の動作に対して影響を与えないようにすることができる
ことは、図１の実施例と同じである。
ト設定レジスタ１３のリセット端子１３ａと検査結果保
持レジスタ１６のリセット端子１６ｃとにテスタモード
信号２３を“０”として入力しておくことにより、通常
の動作に対して影響を与えないようにすることができる
ことは、図１の実施例と同じである。
【００３４】
【発明の効果】以上説明したように、本発明の表示のド
ット抜け検出回路は、表示用デジタル信号の各ビットと
検査ビット設定データの対応する各ビットとの論理積の
信号をデジタル・アナログ変換回路またはパレットレジ
スタを内蔵しているアナログ・デジタル変換部（ＲＡＭ
ＤＡＣ）に入力し、デジタル・アナログ変換回路または
ＲＡＭＤＡＣの出力信号をコンパレータにおいてアナロ
ググランドと比較し、コンパレータの出力信号をデジタ
ル・アナログ変換回路またはＲＡＭＤＡＣの全ての入力
信号の論理和の信号とＸオアゲートで比較することによ
り、ソフトウエアによって表示のドット抜けを検出する
ことが可能となるという効果がある。
ット抜け検出回路は、表示用デジタル信号の各ビットと
検査ビット設定データの対応する各ビットとの論理積の
信号をデジタル・アナログ変換回路またはパレットレジ
スタを内蔵しているアナログ・デジタル変換部（ＲＡＭ
ＤＡＣ）に入力し、デジタル・アナログ変換回路または
ＲＡＭＤＡＣの出力信号をコンパレータにおいてアナロ
ググランドと比較し、コンパレータの出力信号をデジタ
ル・アナログ変換回路またはＲＡＭＤＡＣの全ての入力
信号の論理和の信号とＸオアゲートで比較することによ
り、ソフトウエアによって表示のドット抜けを検出する
ことが可能となるという効果がある。
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】本発明の第二の実施例を示すブロック図であ
る。
る。
１ デジタル・アナログ変換回路 ２ １２ アンドゲート群 ３・１３ 検査ビット設定レジスタ ３ａ・１３ａ リセット端子 ４・１４ コンパレータ ４ａ・１４ａ 非反転端子 ４ｂ 反転端子 ４ｃ 電源端子 ５・１５ Ｘオアゲート ６・１６ 検査結果保持レジスタ ６ａ・１６ａ クロック入力端子 ６ｂ データ入力端子 ６ｃ・１６ｃ リセット端子 １１ アナログ・デジタル変換部（ＲＡＭＤＡＣ） １１ａ パレットレジスタ ２１ 表示用デジタル信号 ２２ 検査ビット設定データ ２３ テストモード信号 ２５ アナロググランド ２７ どっと抜け検出信号
Claims (2)
- 【請求項１】 複数ビットのデジタルＲＧＢ信号をアナ
ログＲＧＢ信号に変換して表示装置に表示させる表示デ
ータ変換回路を有する表示制御装置の表示のドット抜け
検出回路であって、 前記デジタルＲＧＢ信号の中の一つまたは複数のビット
を任意に選択する選択回路と、 前記アナログＲＧＢ信号をデジタル信号に変換するコン
パレータと、 前記選択回路において選択された前記デジタルＲＧＢ信
号と前記コンパレータにおいて変換されたデジタル信号
とを比較してその結果を蓄積するレジスタとを備えるこ
とを特徴とする表示のドット抜け検出回路。 - 【請求項２】 複数ビットのパレットレジスタ選択信号
を入力して前記パレットレジスタ選択信号に対応したパ
レットレジスタデータをアナログＲＧＢ信号に変換して
表示装置に表示させる表示データ変換回路を有する表示
制御装置の表示のドット抜け検出回路であって、 前記パレットレジスタ選択信号の中の一つまたは複数の
ビットを任意に選択する選択回路と、 前記アナログＲＧＢ信号をデジタル信号に変換するコン
パレータと、 前記選択回路において選択された前記パレットレジスタ
選択信号と前記コンパレータにおいて変換されたデジタ
ル信号とを比較してその結果を蓄積するレジスタとを備
えることを特徴とする表示のドット抜け検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150953A JPH0713535A (ja) | 1993-06-23 | 1993-06-23 | 表示のドット抜け検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150953A JPH0713535A (ja) | 1993-06-23 | 1993-06-23 | 表示のドット抜け検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713535A true JPH0713535A (ja) | 1995-01-17 |
Family
ID=15508042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150953A Withdrawn JPH0713535A (ja) | 1993-06-23 | 1993-06-23 | 表示のドット抜け検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713535A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10603990B2 (en) | 2015-05-05 | 2020-03-31 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft | Door module for a motor vehicle door |
-
1993
- 1993-06-23 JP JP5150953A patent/JPH0713535A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10603990B2 (en) | 2015-05-05 | 2020-03-31 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft | Door module for a motor vehicle door |
| US10723206B2 (en) | 2015-05-05 | 2020-07-28 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Bamberg | Door module, motor vehicle door and method for securing a door module onto a door structure |
| US10723207B2 (en) | 2015-05-05 | 2020-07-28 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Bamberg | Module carrier for a door module of a motor vehicle door and method of producing the same |
| US10773574B2 (en) | 2015-05-05 | 2020-09-15 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Bamberg | Carrier device for a motor vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4929889A (en) | Data path chip test architecture | |
| JPH0713535A (ja) | 表示のドット抜け検出回路 | |
| TW201043970A (en) | Current measuring device and computer system utilizing the same | |
| US5818849A (en) | IC testing apparatus | |
| KR100471785B1 (ko) | 액정표시장치의초기과도상태보호회로 | |
| US6617993B1 (en) | Analog to digital converter using asynchronously swept thermometer codes | |
| KR100535357B1 (ko) | 타이밍 제어기 | |
| KR100206919B1 (ko) | 아날로그/디지탈 변환기의 전기적 특성 테스트 장치 | |
| US5581561A (en) | Random bit diagnostic for a high resolution measurement system | |
| US6185714B1 (en) | Address trap comparator capable of carrying out high speed fault detecting test | |
| JPH06152412A (ja) | 半導体集積回路装置 | |
| KR100471787B1 (ko) | 액정표시장치용아날로그-디지털변환기 | |
| US7757199B2 (en) | Logic description library of differential input circuit | |
| TW448369B (en) | Mapping pallet colors automatic detecting method and its detecting circuit for computer images | |
| JP2636669B2 (ja) | 接続情報検出回路及び接続情報検出方法 | |
| JP2000057002A (ja) | 集積回路 | |
| KR940005878Y1 (ko) | 에이직(asic)의 신호 디버깅 회로 | |
| JP3322419B2 (ja) | デジタル表示装置 | |
| JP2510016B2 (ja) | キ―入力装置 | |
| JPH04325999A (ja) | シフトレジスタのテスト回路 | |
| KR20000007224A (ko) | 디지털/아날로그 변환기 테스트 장치 | |
| KR200238130Y1 (ko) | 마이크로 콘트롤러 | |
| JP3281468B2 (ja) | アナログ試験回路 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPS6295772A (ja) | エラ−表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |