JPH07128384A

JPH07128384A - 半導体装置

Info

Publication number: JPH07128384A
Application number: JP5276542A
Authority: JP
Inventors: Takashi Nakajima; 中島　　隆; Hideo Miura; 英生三浦; Hiroyuki Ota; 裕之太田; Norio Ishizuka; 典男石塚
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-11-05
Filing date: 1993-11-05
Publication date: 1995-05-19
Anticipated expiration: 2015-07-24
Also published as: JP3069882B2

Abstract

(57)【要約】【目的】半導体装置の回路要素の、使用頻度の増大ま
たは周囲の環境に起因しての経時劣化による信頼性低下
の防止【構成】使用頻度の増大または周囲の環境に起因して
経時劣化する実回路要素２を持つ半導体装置１と、該半
導体装置１内に組み込まれた、実回路要素２と同一の積
層構造を持つチェック用回路要素５、チェック用回路要
素５に実回路要素２以上の使用負荷を与える回路６、チ
ェック用回路要素５の劣化進行状況を測定するための劣
化進行状況測定センサ７、及び劣化進行状況測定センサ
７に接続された出力端子８を含んで構成された半導体装
置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，使用頻度の増加と共に
経時劣化する回路要素を持つ半導体装置及びその電気特
性の管理方法に係り，特に該半導体装置における経年劣
化による故障発生前に，あらかじめ該半導体装置の交換
時期を示す信号を出力する回路を備えた半導体装置およ
び該半導体装置が発する信号によって該半導体装置の交
換時期を管理する方法に関する。

【０００２】

【従来の技術】近年、半導体装置においては，高集積化
及びデータ処理の高速化が進められているが、装置内の
最小加工寸法はサブミクロンオーダとなり，各配線の最
大電流密度が増加するに従い、ストレスマイグレーショ
ン及びエレクトロマイグレーションといった製品使用中
に断線する故障が問題になっている。これらの故障は，
現在，同一配線の多層化（特開昭６２−８９３４３号公
報），高融点金属（特開平４−１１６８２１号公報
等），シリコン化合物等の新素材を開発することによっ
て対策が行われている。フラッシュメモリに用いられる
ゲート酸化膜に関しても、使用頻度の増加に伴うゲート
酸化膜の劣化を防ぎ、長寿命化することを目的に、膜厚
が薄く、且つより緻密な膜の開発が行われている。

【０００３】

【発明が解決しようとする課題】しかし，北村氏の報告
（日本機械学会第７０回全国講演論文集Ｖｏｌ．Ｂ，
ｐ．５５２−５５４（１９９２））によると，ストレス
マイグレーションによる断線現象は、サブミクロンの微
小部材に特有の破損機構であり、配線幅の４乗に比例し
て断線しやすくなることが述べられている。現在半導体
装置の製品寿命は１０年間で故障発生率が０．０１％以
下になることが求められ、このことを考慮して開発、製
造が行われているが、配線幅は高集積化を目的として４
年で約０．６倍と微細化が進められているため、配線寿
命も約１／１０と著しく低下することになる。また、配
線に許容される電流密度に関しても微細化及び素子動作
高速化を達成するため、電流密度（Ａ／cm²）が現在の
１０⁵程度から１９９０年代後半に１０⁶程度に上昇する
ことが予測されるため、配線寿命はエレクトロマイグレ
ーションによって約１／１００に低下すると考えられ
る。

【０００４】これらマイグレーションは室温よりも高い
温度ほど生じやすいため、従来開発されてきた製品にお
いても、高温環境等のより厳しい環境において半導体装
置が用いられる場合、劣化が加速されるため、使用中に
進行していくこの劣化を如何に制御するかが問題であっ
た。

【０００５】また、半導体装置を製造した後に行う、良
品、不良品の製品分別作業、良品の動作特性試験等にか
かる時間は、高集積化に伴い、増加の一途を辿ってい
る。同様に半導体装置を用いている機器等のメインテナ
ンスに関しても、この作業にかかる時間は増加の一途を
辿っている。

【０００６】尚、ここでは、前記配線、ゲート酸化膜
や、トランジスタ、抵抗等の回路を構成するための各要
素を回路要素と呼ぶ。

【０００７】特開平２−８７０７９号公報には、システ
ムに組み込まれた電気部品の取付け位置に隣接して過負
荷条件で使用される検出用電気部品と、この検出用電気
部品の前記過負荷条件が入力され、あらかじめ入力され
た寿命推定特性と比較し演算して前記システムに組み込
まれた電気部品の寿命を予測する演算装置とを含んで構
成された電気部品の寿命予測装置が記載されている。し
かし、この装置では、半導体装置の場合には、同じ半導
体装置を二重に装備することになり、機器の空間容量や
コストを考えると現実的ではない。

【０００８】本発明の第１の目的は、如何なるユーザの
使用環境においても、常に仕様を満たす安定した動作が
保証され、仕様を満たさなくなる前、即ち、半導体装置
の的確な交換時期を知ることである。

【０００９】本発明の第２の目的は、製造した半導体装
置の動作特性試験作業にかかる時間を短縮することであ
る。

【００１０】本発明の第３の目的は、製造した半導体装
置を用いた機器のメインテナンス作業にかかる時間を短
縮することである。

【００１１】

【課題を解決するための手段】上記の目的は、半導体装
置内に、故障が生じる可能性がある回路要素と同一の製
造工程，同一の積層構造であるチェック用回路要素と、
故障が生じる可能性がある回路要素に半導体装置使用中
に加わる負荷よりも大きな負荷をチェック用回路に加え
る回路と、このチェック用回路要素の電気特性を測定す
るセンサを備えた半導体装置により、達成される。

【００１２】上記目的はまた、半導体装置内に故障が生
じる可能性がある回路要素と同一の製造工程，同一の積
層構造であるチェック用回路要素と、故障が生じる可能
性がある回路要素に半導体装置使用中に加わる負荷より
も大きな負荷をチェック用回路に加える回路と、このチ
ェック用回路要素の電気特性を測定するセンサと、該セ
ンサの出力をデジタル信号に変換して該半導体装置外に
出力する電気特性測定結果出力回路を備えた半導体装置
によっても達成される。

【００１３】上記目的はまた、半導体装置の電気特性を
管理する方法において、該半導体装置内にチェック用回
路要素を設定し、該チェック用回路要素に実回路要素と
ともに電圧を負荷し、該半導体装置に電圧を負荷し始め
た時、及び電圧を負荷し続けている場合には一定の周期
毎に、前記チェック用回路要素の電気特性を測定し、測
定された電気特性が許容範囲を逸脱していないかどうか
を判定し、判定結果にもとづいて該半導体装置の交換時
期を表示する手順を備えた半導体装置の電気特性管理方
法によって達成される。

【００１４】

【作用】半導体装置の使用と共に電気特性が経時劣化す
る回路要素に加わる負荷よりも大きな負荷を加えたチェ
ック用回路要素の電気特性劣化状況を、当該半導体装置
に内蔵したセンサで測定することによって、該半導体装
置の設計仕様を満たすことができなくなる時期即ち該半
導体装置の交換時期を、ユーザの使用頻度，及びユーザ
の使用環境等にかかわりなく、明確に把握することが可
能となる。

【００１５】また、半導体装置の交換時期を明確に把握
することで、突然の故障発生によるユーザの損害を未然
に防ぎ、且つ近いうちに故障が発生する半導体装置を明
確に把握して、該半導体装置のみを交換することによ
り、設計仕様を常に維持することが可能となる。

【００１６】

【実施例】以下本発明の実施例について、図面を参照し
て説明する。先ず、本発明に基づく半導体装置の回路構
成例を図１〜図４を用いて説明する。本発明の具体的な
実施例については後で述べる。

【００１７】図１に本発明の第１の実施例である半導体
装置の回路の構成を示す。半導体装置１は、使用頻度の
増大によってまたは周囲の環境に起因して経時劣化する
実回路要素２を含み各種データ処理等を行う集積回路３
と、該集積回路３へのデータの入出力の為の複数の入出
力端子４と、使用頻度の増大によってまたは周囲の環境
に起因して経時劣化する前記実回路要素２と同一の積層
構造を持つ劣化チェック用回路要素（以下、チェック用
回路要素という）５と、該チェック用回路要素５に実回
路要素２以上の使用負荷を与える使用最大負荷回路６
と、チェック用回路要素５の劣化進行状況を測定するた
めのセンサ７と、センサ７からの信号を外部に出力する
出力端子８と、を含んで構成されている。ここで同一の
構造というのは、経時劣化に関し実回路要素２と膜質、
応力状態、添加物の析出状態等がほぼ同一の条件にある
ような、同一の積層構造と同一の断面積（例えば配線の
場合、ゲート酸化膜の場合はその膜厚となる）を持つ、
実回路要素２の劣化を模擬し得る構造である。膜質と
は、膜の緻密性、結晶性等の状態をいう。本発明が対象
としている経時劣化は使用頻度（使用回数）の増大に伴
うものであり、経時劣化が生ずる実回路要素２よりもチ
ェック用回路要素５の方が使用頻度が高くなるような図
１に示す構成としてあるため、チェック用回路要素５の
劣化進行は実回路要素２の劣化進行よりも速くなる。

【００１８】このような構成とすることにより、チェッ
ク用回路要素５の劣化進行状況を測定することによっ
て、実回路要素２の劣化進行状況を間接的に把握するこ
とが可能となる。チェック用回路要素５の劣化進行状況
はセンサ７の出力によって得ることができる。この特徴
によって、例えばメインテナンスを行う場合、チェック
用回路要素５の劣化進行状況を見ることによって、次回
のメインテナンスまで半導体装置が仕様を維持できるか
どうかを知ることができ、ユーザの使用頻度及び使用環
境に応じた半導体装置の交換時期を的確に判断すること
が可能となる。尚、チェック用回路要素５、使用最大負
荷回路６、センサ７については、後で具体的に述べる。

【００１９】本実施例の構成は、特開平１−１９７６２
９号公報に記載された、腐食モニター素子及び腐食モニ
ターカード並びに腐食環境定量方法に類似している。し
かし該公報では、腐食モニター内のセンサ上の水膜の電
気抵抗を測定することによって周囲の腐食環境を測定す
るのに対し、本実施例では実回路要素２を模擬したチェ
ック用回路要素５に、実回路要素２よりも大きな負荷を
与える最大負荷回路６によって負荷を加え、実回路要素
２よりも劣化の進展が速いチェック用回路要素５の電気
特性を同一半導体装置内のセンサ７で測定する。このた
め、前者は腐食環境を定量化する回路（ＣＰＵ）及び電
極（センサ）で構成されるが、後者の本実施例はチェッ
ク用回路要素５、使用最大負荷回路６、センサ７によっ
て構成されていることが異なる。

【００２０】図２に本発明の第２の実施例の半導体装置
の構成を示す。図１に記載の各要素に加え、センサ７の
出力をＡ／Ｄ変換する出力変換回路９を設け、出力端子
８を出力変換回路９の出力を取り出す端子とした点が、
前記図１に記載の装置と相違する。半導体装置１におい
て処理されたデータは、半導体装置１内の回路から端子
４へ出力される。センサ７を用いてチェック用回路要素
５の、例えば抵抗値、電圧等を測定すると、センサ７の
出力はアナログ出力となるため、この出力信号をデジタ
ル信号に変換して出力する方が半導体装置を組み込む電
気回路に適している場合には、出力変換回路９としてＡ
Ｄ変換回路を用いる。このＡＤ変換回路は別に特別の回
路でなくてもよく、一般的に用いられているもので十分
である。

【００２１】図３に本発明の第３の実施例である半導体
装置１の構成を示す。図示の半導体装置１は、使用頻度
の増大によって、及び環境に起因して劣化する実回路要
素２を含んでなる集積回路３と、該集積回路３に接続さ
れた入出力端子４と、前記実回路要素２に接続されて該
実回路要素２の使用頻度を測る使用頻度カウンタ１０
と、該使用頻度カウンタ１０がある許容値以上に達した
ことを出力するカウンタ出力変換回路１１と、該カウン
タ出力変換回路１１に接続された出力端子８とを含んで
構成されている。劣化が予想される各実回路要素２に接
続されている使用頻度カウンタは、該実回路要素に電圧
が加えられる毎にカウントしていく。使用頻度カウンタ
のうち、どれか一つがある製品仕様許容値を越える使用
頻度に達したときに、カウンタ出力変換回路１１は半導
体装置１の交換時期であることをユーザに警告するため
に信号を出力する。

【００２２】このような半導体装置を用いることによっ
て、半導体装置に故障が発生する恐れが増大する時期を
把握し、故障発生前に交換することが可能となる。但
し、半導体装置の外部回路が使用頻度がある許容値以上
に達したことを判断する場合にはカウンタ出力変換装置
１１が無くてもよい。

【００２３】図４に本発明の第４の実施例の半導体装置
１の構成を示す。図示の半導体装置１は、使用頻度の増
大によって、及び環境に起因して劣化する実回路要素２
を含んでなる集積回路３と、該集積回路３に接続された
入出力端子４と、前記実回路要素２に接続されて該実回
路要素２の使用頻度を測る使用頻度カウンタ１０と、使
用頻度の増大によって、及び環境に起因して劣化する実
回路要素２と同一の積層構造を持つチェック用回路要素
５と、使用頻度カウンタ１０の出力信号に基づいてチェ
ック用回路要素５に実回路要素２以上の使用負荷を与え
る回路６と、チェック用回路要素５の電気特性の劣化進
行状況を測定する劣化進行状況測定センサ７と、劣化進
行状況測定センサ７に接続された出力端子８と、を含ん
で構成されている。

【００２４】本発明が対象としている劣化は使用頻度
（使用回数）の増大に伴うものであるため、図４に示す
構成にすることにより、例えば使用頻度カウンタ１０か
ら最大の使用頻度を得、実回路要素２の使用負荷よりも
大きな負荷を正確にチェック用回路要素５に加えること
によって、チェック用回路要素５の劣化進行は実回路要
素２の劣化進行をより早く、安全側に模擬することが可
能となる。よって、実回路要素２の劣化進行状況は、チ
ェック用回路要素５の劣化進行状況を測定することによ
って、間接的に且つ実回路要素２の劣化進行より早く把
握することが可能となる。チェック用回路要素５の劣化
進行状況はセンサ７の出力によって得ることができる。
メインテナンス時においても各半導体装置の劣化状況を
より正確に知ることによって、故障が発生する前に半導
体装置１の交換を行うことが可能となる。

【００２５】以上説明した本発明に係る半導体装置の例
を、ＤＲＡＭ（Ｄynamic ＲandomＡccess Ｍemory）及
びバイポーラメモリ等の半導体メモリに適用し、マイグ
レーション現象によって劣化進行する実回路要素２とし
て配線を用いた場合について、より具体的に説明する。

【００２６】図５に半導体装置である半導体チップ１２
の回路面を示す。半導体チップ１２上には、情報を記録
するための多数のメモリセルが集まったメモリ回路部１
３と、メモリセルからの読み出し書き込み、及び読み出
した信号の増幅、及びメモリセルのリフレッシュ等を行
う周辺回路部１４がある。半導体チップ１２上において
最小加工寸法となる配線１５は主にメモリ回路部１３に
設けられ、この配線１５は設計仕様として高い許容電流
密度が要求されるため、マイグレーションによる劣化が
予想される回路要素である。配線数はビット線、ワード
線、及びそれらを電気的に接続する配線等の数だけ実際
には存在するが、図５には図を簡単にするため、全ての
配線を書き入れてはいない。メモリ回路部１３の中に
は、最小加工寸法となる配線１５の製造不良による歩留
まり低下を防ぎ、メモリセルを救済するための冗長回路
１６が設けられている。冗長回路は配線に限ったもので
はなく、例えば抵抗、トランジスタ等にも必要に応じて
同様に設けられている。また、本発明の一部である、チ
ェック用回路要素５の電気特性（例えば電気抵抗）を測
定する抵抗測定センサ１７，及び配線１５に加わるより
も大きい使用負荷をチェック用回路要素５に与えるチェ
ック用回路要素負荷回路１８は、周辺回路部１４内に設
けられている。抵抗測定センサ１７は、例えばチェック
用回路要素５に定電圧を加えて電流値を測定することに
よって抵抗値を測定する。チェック用回路要素負荷回路
１８は、マイグレーション現象が配線内を流れる電子に
よって起こることから、配線１５中で最大の電流密度、
最大頻度の負荷がチェック用回路要素５に加わるように
する。最大負荷は、例えば予想される使用負荷を周期的
に加えてもよいし、実回路に加えられる負荷の回数をカ
ウンタによって測定し、その測定値によってチェック用
回路要素５に負荷を与えてもよい。

【００２７】次に、配線用冗長回路によって製造不良発
生箇所を救済した後、不必要になった配線用冗長回路を
チェック用回路要素に利用して、本発明に基づく半導体
装置を製造する一実施例について図６〜８を用いて説明
する。この不必要になった冗長回路を利用することによ
って、製造工程の増加及び半導体チップ面積の増加をほ
とんど招くこと無しに、本発明を通常の半導体装置に組
み込むことが可能となる。図６は配線製造工程終了後の
半導体チップの状態であり、図中に無欠陥の配線１５、
欠陥発生配線１９及び配線用冗長回路１６ａ、１６ｂの
両端部周辺の一部を示す。配線１５、欠陥発生配線１９
及び冗長回路１６ａ、１６ｂは同一構造すなわち同一工
程、同一積層構造であり、設計上、使用頻度及び使用環
境によって劣化する回路要素となっている。配線２０は
冗長回路１６ａ、１６ｂと抵抗を測定する抵抗測定セン
サ１７を電気的に接続するためのものである。また、配
線２０は、配線１５，欠陥発生配線１９及び冗長回路１
６ａ，１６ｂに比べ、断面積を大きくして電流密度を低
下させ、応力、温度等の劣化加速要因の影響が小さくす
るように考慮して、経時劣化がチェック用回路要素の特
性測定上無視できる程度に設計してある。欠陥発生配線
１９は配線製造途中で生じた断線部２１を持つ。欠陥発
生配線１９は本実施例においては断線している場合を取
り上げたが、断線だけに限らず、抵抗値等の電気的特性
悪化等も欠陥に含まれる。尚、配線１５、欠陥発生配線
１９と配線２０は図中において交差はしているが、電気
的には接続されていない。

【００２８】次の工程を図７を用いて説明する。半導体
装置を救済するため、まず、欠陥発生配線１９の配線２
０に近い位置に不良配線切断部２３を設定し、不良配線
切断部２３の断線部２１から遠い側を不良配線接続部２
２とする。不良配線切断部２３は、欠陥発生配線１９の
断線部２１を挟むように２か所設定される。次いで、不
良配線切断部２３と不良配線接続部２２上の絶縁膜をエ
ッチング等によって取り除いて接続部２２及び切断部２
３を露出させ、切断部２３をエッチング等によって取り
除くことによって電気的に他の回路と切断する。次に冗
長回路１６ａ，１６ｂのなかからこの欠陥発生配線１９
と接続しやすい場所にある冗長回路１６ａを選定し、冗
長回路１６ａにおいても前記不良配線切断部２３に近接
した位置に冗長回路切断部２５を、冗長回路切断部２５
の配線２０と遠い側に冗長回路接続部２４を設定する。
冗長回路切断部２５も、不良配線切断部２３に対応する
位置に２か所、設定される。設定された冗長回路接続部
２４及び冗長回路切断部２５上の絶縁膜にエッチング等
によって穴を開けて、接続部２４及び切断部２５を露出
させ、切断部２５を取り除くことによってセンサ接続用
配線２０と電気的に切断する。

【００２９】図８に示す次の工程においては、切断した
欠陥発生配線１９のうち他の回路と接続されている不良
配線接続部２２と配線２０から切り離した冗長回路接続
部２４を２か所の救済用配線２６で接続し、以後冗長回
路１６ａを欠陥発生配線１９の代わりとして用いる。前
工程において救済のために絶縁膜に開けた穴を埋め、作
業を完了する。救済用に用いなかった冗長回路１６ｂは
配線１５の劣化進行状況を間接的に測定するチェック用
回路要素５として活用する。このような製造方法を用い
ることにより、正常な動作を行う半導体装置を得るとと
もに、実施例１にて説明した本発明に基づく回路を組み
込んだ半導体装置を得ることが可能になる。この製造に
必要とされる救済用技術は既存の技術の応用であって、
特別な技術を必要としないため容易に実施可能である。

【００３０】半導体装置１内の各回路は多種多様な薄膜
の積層構造物となっている。そのため、薄膜を堆積する
過程において薄膜に生じる応力は、薄膜自身が持つ真応
力、及びプロセス中に発生する熱応力、及び応力緩和等
によって複雑に変動する。マイグレーション等の劣化が
予想される実回路要素２の劣化進行速度はこの応力状態
に敏感であるため、チェック用回路要素５を、劣化が予
想される回路要素２と同一工程で製造し、且つ同一の積
層構造となるように構成することが実回路要素２を模擬
する上で最も効果的である。前記冗長回路１６ａ，１６
ｂは配線１５，１９と同一工程で、かつ同一積層状態で
形成されるから、チェック用回路要素５として利用する
のに最適である。この製造方法をとることによって、製
造プロセス及び積層構造の違いに起因した内部応力等の
違いによる劣化速度の違いが起こらず、より正確な劣化
進行状況を把握することが可能となる。また、チェック
用回路要素５は劣化要因となる応力状態等が再現出来、
劣化状態を把握することが可能であれば、同一工程、同
一積層構造としなくても構わない。この製造に必要とさ
れる技術は既存の技術の応用であって、何等特殊なもの
ではないため容易に実施可能である。

【００３１】チェック用回路要素５に実回路要素である
配線１５よりも常に大きな電流密度の電流が流れるよう
にすることで、或いは実回路要素である配線１５の使用
頻度を計測する使用頻度カウンタ１０を組み込み、配線
１５以上の使用負荷が加わるようにすることで、配線１
５よりもチェック用回路要素５（冗長回路１６ａ）の方
がマイグレーション等に起因した劣化の進行は速くな
る。即ちチェック用回路要素５の方が早く電気特性の設
計仕様を満たさなくなる。このように冗長回路の一部を
利用する方法により、本発明のために半導体チップ１２
の面積が大きくなることが無く、且つ実回路要素である
配線１５の劣化進行状況を把握することが可能となる。

【００３２】また、図の中ではメモリ部の冗長回路１６
ａ、１６ｂのうち回路救済に用いなかった残りの冗長回
路１６ｂ全体をチェック用回路５として用いたが、半導
体チップ内で特に発熱量が大きいと予想できる箇所があ
る場合、その部分のみを特に選別し、その劣化をセンサ
でモニタするようにしてもよい。また、劣化進行状況を
チェックする回路要素として、本実施例においては最小
加工寸法（断面寸法）を持つ配線１５を取り上げたが、
特に配線１５に限る訳ではなく、周辺回路部１４におい
て発熱量が大きい、或いは電流密度が高い等の理由で他
の回路よりも劣化進行が速いと予想できる箇所があれ
ば、その部分と同一構造のチェック回路要素を設け、セ
ンサにて劣化進行状況のモニタを行ってもよい。また、
経時劣化事象としては、上記したマイグレーションによ
るものに限らず、他の大電流密度となる回路要素やゲー
ト酸化膜等の耐圧の経時劣化が予想される部位に本発明
を利用してもよい。この場合、大電流密度となる回路要
素ではその抵抗を検出することによって、ゲート酸化膜
ではその耐圧を測ることによって、劣化進行状況をチェ
ックすることになる。また、本発明を利用する半導体装
置は半導体メモリに限るものではなく、中央処理装置
（ＣＰＵ）等の他の半導体装置に用いることもできる。
このように他の経時劣化についても同様にその劣化進行
状況をモニタすることによって、より信頼性が高い半導
体装置の提供が可能となる。

【００３３】次に、本発明に基づく半導体装置とその他
の半導体装置、及び抵抗素子、容量素子等の素子を用い
て電気回路を作る場合に、本発明に基づく半導体装置を
有効に活用する方法について図７を用いて説明する。半
導体装置及び各素子の個々の発熱は、ほとんど発熱を無
視できるもの、数ワット発熱するもの、数十ワット発熱
するもの等、製品によってそれぞれ異なる。また、空気
冷却する、放熱フィンによって空気冷却の効率を上げ
る、ファンを回して強制冷却する、液体冷却する等の冷
却方法によって、あるいは半導体装置１、抵抗素子、容
量素子等の配置によって蓄熱に違いが生じ、電源が入っ
ている場合の個々の素子の温度は異なる。通常、半導体
装置内ではＰ−Ｎ接合部の温度、ジャンクション温度Ｔ
ｊ〔℃〕が最も高くなり、このＴｊ〔℃〕は、半導体装
置の発熱量Ｐ〔Ｗ〕、半導体装置の表面温度Ｔｓ
〔℃〕，及び半導体装置の内部熱抵抗値Ｒｐ〔℃／Ｗ〕
を用いて、次式で求めることができる。Ｔｊ＝Ｔｓ＋Ｒｐ＊Ｐ配線はＰ−Ｎ接合部からの熱伝導によってマイグレーシ
ョン現象が加速される。即ち、このＴｊの高低によって
配線内の劣化進展速度が異なり、Ｔｊが高いほど配線内
の劣化速度は速くなる。

【００３４】図７に示すＣＰＵボード３４では、電気回
路基板３０表面にはＣＰＵ３１が１個、半導体メモリ３
２が８個搭載され、電気回路基板３０裏面には半導体メ
モリ３２、３３が１６個搭載されている。ＣＰＵ３１は
発熱量が大きいため、放熱フィンを取り付けて冷却効率
を高めてある。実際にはＣＰＵボード上には半導体装置
以外の素子及びそれらを接続する基板上の配線がある
が、図中では省略した。この電気回路に電源をいれた場
合のＣＰＵ３１の発熱量は約３２Ｗ，半導体メモリ３
２，３３の発熱量は約１Ｗであり、ＣＰＵ３１の内部熱
抵抗値は０．５℃／Ｗ，半導体メモリの内部熱抵抗値は
８℃／Ｗである。ＣＰＵは放熱フィン底部の、半導体メ
モリは表面に熱電対を取付けて表面温度を測定し、ジャ
ンクション温度を算出した。図中の数字は、このＣＰＵ
ボード３４を筐体内に組み込み、ＣＰＵボード３４を軸
流ファン１台にて、筐体内を貫流ファン１台にて冷却を
行なった場合の各半導体装置のジャンクション温度
〔℃〕を示す。また、ＣＰＵボード３４を冷却するため
の軸流ファンの空気の流れを矢印にて示す。図示された
温度によれば、ＣＰＵの冷却用空気風上側よりもＣＰＵ
の風下側の方が高温になり、半導体メモリ３３は９０℃
以上となっている。

【００３５】マイグレーション等の温度に依存する現象
では、より高温状態で使用されることによって、使用頻
度の増加に伴う経時劣化が加速される。そのため、まっ
たく同じ半導体でもより高温になる場所に配置されたも
のは、より温度が低い場所に配置されたものよりも、劣
化速度は速くなる。図中の半導体メモリのジャンクショ
ン温度の上限目標値が９０℃である場合、９０℃を越え
るような場所に本発明に基づく半導体装置を選択的に配
置し、その半導体装置の劣化進行状況を監視することに
よって、電気回路全体の信頼性を維持することが可能と
なる。この電気回路については、更に後述する管理方法
を用いることによって、特に注意を要する箇所の半導体
装置において故障が発生する時期をあらかじめ把握で
き、半導体装置を交換することにより電気回路の信頼性
を維持することが可能となる。

【００３６】次に、第５の実施例として、第１〜第４の
実施例において説明した半導体装置１の電気特性の劣化
進行状態をチェックし、半導体装置１の的確な交換時期
をユーザへ告知するための電気回路について図１０を用
い説明する。本発明に係る半導体装置１は、その途中で
故障が発生することが許されない銀行での膨大な処理を
行う大形コンピュータや、発電所等のような途中で処理
が止まると安全上多大な問題が生じる設備で機器の制御
を行う制御装置に特に有効である。図１０に示す電気回
路は本発明に係る半導体装置１の故障予知診断を行うも
ので、本発明に係る半導体装置１と、該半導体装置１の
前記出力端子８に接続され故障予知診断のアルゴリズム
を実行する論理演算用半導体装置４０と、該論理演算用
半導体装置４０に接続され周期的にそのアルゴリズムを
行うためのタイムキーパーの役割をするクロック信号発
信装置４１と、同じく前記論理演算用半導体装置４０に
接続されそのアルゴリズムを記憶する記憶装置４２と、
同じく前記論理演算用半導体装置（以下ＣＰＵという）
４０に接続され劣化状況をユーザに告知するための表示
装置４３とを含んで構成されている。

【００３７】次に、この電気回路の作動手順について説
明する。この電気回路に外部電源等によって電圧が加え
られると、ＣＰＵ４０は電気回路初期化の為の処理を開
始し、この初期化処理の中で、記憶装置４２から故障予
知診断アルゴリズムを読み込み、故障予知診断を開始す
る。ＣＰＵ４０は先ず本発明に係る半導体装置１の劣化
進行状況測定センサ７の出力から、半導体装置１内のチ
ェック用回路要素が製品仕様を満たしているかどうかを
判定する。例えばチェック用回路要素が配線の場合に
は、その電気抵抗値が許容上限値を超えていないかどう
かを判断する。仕様を満たさなくなっているならば、半
導体装置１の交換時期がきていることを表示装置４３に
てユーザに告知する。表示装置４３による告知は、ブラ
ウン管や液晶を用いたディスプレイ装置上での警告であ
っても、ランプを点灯させるような警告方法であっても
よい。初期化処理終了後はクロック信号発信装置４１を
用い、あらかじめ設定される一定周期毎に初期化処理で
行った劣化進行状況測定センサの出力のチェックを行
う。この時、半導体装置１内のチェック用回路要素が仕
様を満たさなくなっているならば、表示装置４３にてユ
ーザに警告し、仕様を満たしているならば、満たさなく
なるまで一定周期毎のチェックを繰り返す。この診断手
順によって故障予知診断を行う。このことはワンチップ
マイコン、及びパーソナルコンピュータ、及び大型コン
ピュータ等、どの半導体装置を用いる装置にも使用可能
である。また、本実施例においては論理演算用半導体装
置４０、クロック信号発信装置４１、記憶装置４２、表
示装置４３を、管理の対象である半導体装置１の外部に
配置された装置としたが、全てあるいはその一部を該半
導体装置１に内蔵させてもよい。

【００３８】本発明に係る半導体装置を備えた電気回路
を使用する場合の管理方法を、本発明の第６の実施例で
ある図１１のフローチャートを用いて説明する。先ず、
処理１として、本発明に係る半導体装置を使用している
電気回路に電源が入ったときに、該電気回路の初期化等
の立ちあげに必要な処理が実施される。次に判断１にお
いて、内部回路チェック等が開始され、該電気回路の動
作確認が行われる。この判断１において、該電気回路の
異常動作が確認されれば、処理２に進んで電気回路の異
常のユーザへの警告が行われる。

【００３９】該電気回路の動作が正常であると確認され
ると、次に判断２を行う。判断２では、本発明に係る半
導体装置１の劣化進行状況測定センサからの出力、ある
いは劣化進行状況測定センサからの出力をデジタル信号
に変換するアナログ−デジタル変換回路からの出力がチ
ェックされ、チェック用回路要素の劣化状況が確認され
る。信号がセンサからのアナログ出力であれば、該アナ
ログ出力がある閾値を越えているかどうかによって、ア
ナログ−デジタル変換回路からの出力であれば、該デジ
タル信号が劣化進行のために半導体装置交換時期を示唆
しているかどうかによって、半導体装置１が製品仕様を
満たしているかどうかの劣化状況の確認を行う。製品仕
様を満たしておらず半導体装置交換時期に達していると
判断されれば、この時点で処理３に進んでユーザへの警
告を行う。製品仕様をまだ十分に満たしていると判断さ
れれば、当該半導体装置１の本来の業務である処理４を
開始する。但し、このユーザへの警告は故障発生が予測
される直前ではなく、本発明の一実施例である半導体装
置が備えられている機器に適当な安全率を持たせた期間
だけ早く行われる。こうすることで、処理３を行う時点
で直ぐに故障が発生することは無くなるため、ある程度
の期間、他の処理、処理４等を行うことが可能となる。
処理３から処理４に進む場合は、表示装置の警告表示は
表示されたままとしておくことが必要である。また、処
理４は行わず、該時点までのデータ処理の内容を磁気記
録媒体或いは半導体メモリ等に保存して、全体の処理を
終了させても構わない。

【００４０】本実施例においては、電気回路立ち上げ時
には判断２を判断１が終了した後に行ったが、判断１と
並行して或いは判断１の途中で行っても構わない。

【００４１】長期間にわたって稼働し続ける電気回路に
関しては、稼働中の劣化進行状況を把握し、故障が発生
する前に対処することが重要になる。そのため、処理４
を行っているときに定期的に、本発明に係る半導体装置
１のセンサからの信号、あるいはセンサからの出力をデ
ジタル信号に変換するアナログ−デジタル変換回路から
の出力をチェックし、チェック用回路要素の劣化状況を
確認する必要がある。判断３では前回の判断２実施後の
経過時間が所定の時間に達したかどうかを判断し、達し
ていなければ処理４に戻るが、所定の時間に達していれ
ば、劣化進行状況の再確認のため、判断２を行う。以
下、判断２−処理４−判断３のループを繰り返すことに
なる。

【００４２】この本発明に係る半導体装置１を備えてい
る電気回路の管理方法は、特に電気回路立ち上げ時及び
連続運転時だけに限る必要はなく、他の場合に用いても
構わない。例えば、大型コンピュータ等は数か月に１回
の割合でメインテナンスを行っているが、その際に本発
明に係る半導体装置１のセンサ７出力によってチェック
用回路要素５の劣化進行状況をチェックし、故障発生予
知診断を行ってもよい。この診断のときに次回のメイン
テナンスまでに製品仕様を満たさなくなる程劣化が進行
することが予想される場合には、該半導体装置１の交換
を行い、前もって故障を予防することが可能となる。ま
た、該半導体装置１の内全回路の動作チェックを行わな
くても、当該半導体装置１がもうすぐ故障しそうかそれ
ともしばらく大丈夫そうか判断できるため、メインテナ
ンスにかかる作業時間を短縮することが可能となる。

【００４３】

【発明の効果】以上説明したように、本発明に基づく半
導体装置を用いることによって、ユーザの使用頻度及び
使用環境に依存して経時劣化する回路要素の故障発生時
期の予測、的確な時期における半導体装置の交換を行う
ことが可能となり、半導体装置及びそれを用いた電気回
路の信頼性の低下を防ぐことが出来る。また、本発明に
基づく半導体装置の管理方法を用いることによって、本
発明に基づく半導体装置のメインテナンスにかかる作業
時間を短縮することが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体装置の回路
構成を示すブロック図である。

【図２】本発明の第２の実施例に係る半導体装置の回路
構成を示すブロック図である。

【図３】本発明の第３の実施例に係る半導体装置の回路
構成を示すブロック図である。

【図４】本発明の第４の実施例に係る半導体装置の回路
構成を示すブロック図である。

【図５】本発明の第１〜第４の実施例に係る半導体装置
の回路面の概要配置を示す平面図である。

【図６】図５に示す半導体装置の製造工程を示す断面図
である。

【図７】図５に示す半導体装置の製造工程を示す断面図
である。

【図８】図５に示す半導体装置の製造工程を示す断面図
である。

【図９】ＣＰＵボード及び該ＣＰＵボード内に備えた半
導体装置のＰ−Ｎジャンクション温度分布を示す概念図
である。

【図１０】本発明の第５の実施例である半導体装置の電
気特性管理用電気回路の要部構成を示すブロック図であ
る。

【図１１】本発明の第６の実施例である半導体装置劣化
診断フローチャートである。

【符号の説明】

１半導体装置２使用頻度及び使用環境に起因して劣化する実回路要
素３使用頻度及び使用環境に起因して劣化する実回路要
素を含む集積回路４半導体装置の集積回路の出力端子５チェック用回路要素６実回路要素よりも大きな使用負荷を与える回路７劣化進行状況測定センサ８出力端子９センサ出力変換回路１０使用頻度カウンタ１１カウンタ出力変換装置１２半導体チップ１３メモリ回路部１４周辺回路部１５配線１６ａチェック用回路要素に用いる冗長回路１６ｂ不良配線の救済に用いる冗長回路１７抵抗測定センサ１８チェック用回路要素負荷回路１９欠陥発生配線２０配線２１断線部２２不良配線接続部２３不良配線切断部２４冗長回路接続部２５冗長回路切断部２６救済用配線３０電気回路基板３１ＣＰＵ３２半導体メモリ３３半導体メモリ３４ＣＰＵボード４０論理演算用半導体装置（ＣＰＵ）４１クロック信号発信装置４２記憶装置４３表示装置。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/04 21/822 (72)発明者石塚典男茨城県土浦市神立町502番地株式会社日立製作所機械研究所内

Claims

【特許請求の範囲】

【請求項１】使用頻度の増加と共に或いは環境に起因
して経時劣化する回路要素を持つ半導体装置において、
該経時劣化する回路要素と同一構造であるチェック用回
路要素と、該チェック用回路要素に該経時劣化する回路
要素よりも大きい使用負荷を与えるための回路と、該チ
ェック用回路要素の電気特性を測定するセンサを備えた
半導体装置。
【請求項２】使用頻度の増加と共に或いは環境に起因
して経時劣化する回路要素を持つ半導体装置において、
該経時劣化する回路要素と同一構造であるチェック用回
路要素と、該チェック用回路要素に該経時劣化する回路
要素よりも大きい使用負荷を与えるための回路と、該チ
ェック用回路要素の電気特性を測定するセンサと、セン
サからの信号をＡ／Ｄ変換して該半導体装置外に出力す
る電気特性測定結果出力回路を備えた半導体装置。
【請求項３】請求項１または２に記載の半導体装置に
おいて、チェック用回路要素が該半導体装置の冗長回路
であることを特徴とした半導体装置。
【請求項４】請求項１乃至３のいずれかに記載の半導
体装置において、チェック用回路要素が配線であること
を特徴とした半導体装置。
【請求項５】請求項１乃至３のいずれかに記載の半導
体装置において、チェック用回路要素がゲート酸化膜で
あることを特徴とした半導体装置。
【請求項６】使用頻度の増加と共に或いは環境に起因
して経時劣化する回路要素を持つ半導体装置を含む電気
回路装置において、前記半導体装置が請求項１乃至５の
いずれかに記載の半導体装置を含んでなり、該半導体装
置のチェック用回路要素の電気特性を測定するセンサの
出力信号を処理する論理演算用半導体装置と、該論理演
算用半導体装置にクロック信号を出力する発振装置と、
前記論理演算用半導体装置に接続された記憶装置と、前
記論理演算用半導体装置の出力を表示する表示装置とを
含んでなることを特徴とした電気回路装置。
【請求項７】使用頻度の増加と共に或いは環境に起因
して経時劣化する回路要素を持つ半導体装置の電気特性
を管理する方法において、該半導体装置内に実回路要素
とともに電圧が負荷されるチェック用回路要素を設定
し、該半導体装置に電圧を負荷し始めた時、及び電圧を
負荷し続けている場合には一定の周期毎に、前記チェッ
ク用回路要素の電気特性を測定し、測定された電気特性
が設定された値の範囲を逸脱していないかどうかを判定
し、判定結果を表示することを特徴とした該半導体装置
の電気特性管理方法。
【請求項８】使用頻度の増加と共に或いは環境に起因
して経時劣化する回路要素を持つ半導体装置の電気特性
を管理する方法において、該半導体装置内に実回路要素
とともに電圧が負荷されるチェック用回路要素を設定す
るとともに該チェック用回路要素の電気特性を測定する
センサを当該半導体装置内に配置し、該半導体装置に電
圧を負荷し始めた時、及び電圧を負荷し続けている場合
には一定の周期毎に、前記センサの出力をチェックし、
該出力が許容範囲を逸脱していないかどうかを判定し、
判定結果に基づいて該半導体装置の交換時期を表示する
ことを特徴とした半導体装置の電気特性管理方法。
【請求項９】半導体装置を含んで構成されたコンピュ
ータと、該コンピュータに接続された入出力装置とを含
んでなるコンピュータシステムにおいて、前記半導体装
置が請求項１乃至５に記載の半導体装置であることと、
該半導体装置のチェック用回路要素の電気特性を測定す
るセンサの出力信号を処理し故障予知診断アルゴリズム
を実行する論理演算用半導体装置と、該論理演算用半導
体装置にクロック信号を出力する発振装置と、前記論理
演算用半導体装置に接続された記憶装置と、前記論理演
算用半導体装置の出力を表示する表示装置とを含んでな
る電気回路を備えていることとを特徴とするコンピュー
タシステム。
【請求項１０】半導体装置を含んで構成され、機器の
動作を制御する制御装置において、故障予知診断アルゴ
リズムを実行するための論理演算用半導体装置と、前記
半導体装置が請求項１乃至５に記載の半導体装置である
ことと、該半導体装置のチェック用回路要素の電気特性
を測定するセンサの出力信号を処理し故障予知診断アル
ゴリズムを実行する論理演算用半導体装置と、該論理演
算用半導体装置にクロック信号を出力する発振装置と、
前記論理演算用半導体装置に接続された記憶装置と、前
記論理演算用半導体装置の出力を表示する表示装置とを
含んでなる電気回路を備えていることとを特徴とする制
御装置。