JPH07123718A

JPH07123718A - Ｄｃ−ｄｃコンバ−タ

Info

Publication number: JPH07123718A
Application number: JP5294779A
Authority: JP
Inventors: Koichi Morita; 浩一森田
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1993-10-28
Filing date: 1993-10-28
Publication date: 1995-05-12
Anticipated expiration: 2016-02-19
Also published as: JP3137155B2

Abstract

(57)【要約】【目的】ＤＣ−ＤＣコンバータに含まれているインバ
ータ回路を構成するスイッチング素子をソフトスイッチ
ングさせる。【構成】直流電源１に第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 と第１及び第２のコンデンサＣ1 、Ｃ2 と
トランスＴとから成るハーフブリッジ型インバータを接
続する。トランスＴの２次巻線Ｎ2 にセンタタップ型の
全波整流回路とチョークインプット型の平滑回路を接続
する。トランスＴの１次巻線Ｎ1 に直列にインダクタン
スＬ1 を接続する。このインダクタンスＬ1 はこの電圧
降下によってスイッチング素子Ｑ1 、Ｑ2 のターンオン
する時におけるソフトスイッチングを可能にする。第１
及び第２のスイッチング素子Ｑ1 、Ｑ2 のオン・オフの
繰返し周波数を直流出力電圧の変化に応じて変える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プッシュプル回路を含
むＤＣ−ＤＣコンバータに関する。

【０００２】

【従来の技術】図１は従来のプッシュプル回路を含むＤ
Ｃ−ＤＣコンバータを示す。このＤＣ−ＤＣコンバータ
においては、直流電源１の一端１ａと他端１ｂとの間に
ハーフブリッジ回路を接続し、この出力段に全波整流回
路とチョークインプット型平滑回路を設けることによっ
て構成されている。

【０００３】ハーフブリッジ型インバータ回路は、直流
電源１の一端１ａと他端１ｂとの間に接続されたダイオ
ードＤa 、Ｄb を内蔵する電界効果トランジスタから成
る第１及び第２のスイッチング素子Ｑ1 、Ｑ2 の直列回
路及び第１及び第２のコンデンサＣ1 、Ｃ2 の直列回路
を含む。出力トランスＴの１次巻線Ｎ1 の一端は第１及
び第２のスイッチング素子Ｑ1 、Ｑ2 の相互接続中点に
接続され、１次巻線Ｎ1 の他端は第１及び第２のコンデ
ンサＣ1 、Ｃ2 の接続中点に接続されている。トランス
Ｔの２次巻線Ｎ2 はセンタタップ２によって第１及び第
２の巻線Ｎ2a、Ｎ2bに分割されている。全波整流回路を
構成するための第１及び第２のダイオードＤ1 、Ｄ2 は
２次巻線Ｎ2 の一端及び他端にそれぞれ接続されてい
る。平滑回路はチョークコイルＬ0 とコンデンサＣ0 と
から成り、チョークインプット型に構成されている。即
ちチョークコイルＬ0 の入力端は第１及び第２のダイオ
ードＤ1 、Ｄ2 のカソードに接続され、平滑用コンデン
サＣ0 はチョークコイルＬ0の出力端とセンタタップ２
との間に接続されている。出力端子３、４は平滑用コン
デンサＣ0 の両端子に接続されている。制御回路５は出
力端子３、４と一対のスイッチング素子Ｑ1 、Ｑ2 の制
御端子（ゲート）との間に接続され、出力電圧を一定に
制御するための第１及び第２のＰＷＭパルスＰ1 、Ｐ2
を発生する。第１及び第２のＰＷＭパルスＰ1 、Ｐ2 は
相互間に休止期間を有して交互に発生する。

【０００４】

【動作】図１のＤＣ−ＤＣコンバータは次のように動作
する。まず、電源投入によって第１及び第２のコンデン
サＣ1 、Ｃ2 が電源１の電圧Ｅの１／２にそれぞれ充電
される。その後、第１及び第２のスイッチング素子Ｑ1
、Ｑ2 を相互間に休止期間を有して交互にオン状態に
する。第１のスイッチング素子Ｑ1 がオンの期間には第
１のスイッチング素子Ｑ1 と１次巻線Ｎ1 と第１のコン
デンサＣ1 とから成る閉回路で第１のコンデンサＣ1 の
放電に基づく電流が流れる。また、電源１と第１のスイ
ッチング素子Ｑ1 と１次巻線Ｎ1 と第２のコンデンサＣ
2 とから成る閉回路にも電流が流れる。第１及び第２の
スイッチング素子Ｑ1 、Ｑ2 が共にオフの期間を介して
次に第２のスイッチング素子Ｑ2 がオンになると、第２
のスイッチング素子Ｑ2 と第２のコンデンサＣ2 と１次
巻線Ｎ1 とから成る閉回路に電流が流れると共に、電源
１と第１のコンデンサＣ1 と１次巻線Ｎ1 と第２のスイ
ッチング素子Ｑ2 とから成る閉回路にも電流が流れる。
これにより、１次巻線Ｎ1 に交互に逆向きの電流が流
れ、２次巻線Ｎ2 に交流電圧が得られる。２次巻線Ｎ2
に上向きの電圧が誘起している時には第１の巻線Ｎ2aと
第１のダイオードＤ1 とチョークコイルＬ0 とコンデン
サＣ0 との回路に電流が流れる。２次巻線Ｎ2 に下向き
の電圧が誘起している時には、第２の巻線Ｎ2bと第２の
ダイオードＤ2 とチョークコイルＬ0 とコンデンサＣ0
とから成る回路に電流が流れる。

【０００５】

【発明が解決しようとする課題】第１のスイッチング素
子Ｑ1 がオフになると、１次巻線Ｎ1 の両端にサージ電
圧が生じるが、第２のスイッチング素子Ｑ2 のターンオ
ン時にはこのサージ電圧が消滅し、１次巻線Ｎ1 の電圧
がゼロになる。このため、第２のスイッチング素子Ｑ2
には第２のコンデンサＣ2 の電圧（Ｅ／２）が印加され
ている。第２のスイッチング素子Ｑ2 は電圧が印加され
た状態でターンオンするので、ゼロボルトスイッチング
が達成されず、スイッチング損失が生じる。このため、
効率の低下、及びノイズの発生が問題になる。第１のス
イッチング素子Ｑ1 のターンオン時にも同様な問題が生
じる。

【０００６】そこで、本発明の目的はスイッチング素子
をこの電圧がゼロ又は低い状態でターンオンさせること
即ちソフトスイッチングさせることが可能なＤＣ−ＤＣ
コンバータを提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続された第１及び第２のスイッチング素子の直
列回路と前記第１及び第２のスイッチング素子を介して
交互に電圧が印加されるトランスの１次巻線とを含むイ
ンバータ回路と、前記トランスの２次巻線と、前記２次
巻線に接続された整流回路と、前記整流回路に接続され
たチョークインプット型平滑回路と、前記１次巻線に直
列に接続されたインダクタンス又は前記１次巻線の漏れ
インダクタンスと、前記第１及び第２のスイッチング素
子を交互にオン・オフ制御するための信号を形成するも
のであり、オン・オフの繰返し周波数を変えることがで
きるように形成された制御回路とから成るＤＣ−ＤＣコ
ンバータに係わるものである。なお、請求項２に示すよ
うに、トランスに並列にＬＣ直列共振回路を接続するこ
とができる。また、請求項３に示すように、１次巻線に
直列にＬＣ並列共振回路を接続することができる。ま
た、請求項４に示すように、インダクタンスを可変イン
ダクタンスとし、これを制御することによって出力電圧
を調整することができる。

【０００８】

【発明の作用及び効果】各請求項の発明において、イン
ダクタンス（漏れインダクタンスを含む）又は可変イン
ダクタンスは、例えば第１のスイッチング素子がターン
オフし、第２のスイッチング素子がターンオンする時の
電圧降下素子として機能する。即ち、第１のスイッチン
グ素子のオン期間にインダクタンス又は可変インダクタ
ンスにエネルギーが蓄積され、このエネルギーの放出が
第１のスイッチング素子がオフした後に第２のスイッチ
ング素子を通って行われる。このため、インダクタンス
又は可変インダクタンスの電圧降下が生じる。この電圧
降下は電源側の電圧とほぼ等しくなるので、１次巻線の
電圧はほぼゼロになり、２次巻線の電圧もほぼゼロにな
る。しかし、平滑回路はチョークインプット型であるの
で、チョークコイルに蓄積されたエネルギーの放出によ
って整流回路の導通が維持され、２次巻線は短絡状態に
なる。インダクタンス又は可変インダクタンスのエネル
ギーの放出が終了すると、１次巻線及び第２のスイッチ
ング素子にはこれまでとは逆の向きの電流が流れ始め
る。請求項１〜３の発明では、インダクタンスの蓄積エ
ネルギーの放出のためにトランスの電圧がゼロになる期
間がほぼ一定になるので、第１及び第２のスイッチング
素子のオン・オフの繰返し周波数（周期）を変えること
によって出力電圧を調整する。請求項４の発明において
は、可変インダクタンスの値を変えることによってトラ
ンスの電圧がゼロになる期間が変化するので、第１及び
第２のスイッチング素子のオン・オフ周波数を一定に保
って出力電圧を調整することができる。請求項２及び３
の発明では、共振回路の共振動作によってトランスの出
力電圧を低下させることができるので、第１及び第２の
スイッチング素子のオン・オフ周波数が軽負荷等におい
て極端に高くなることを防ぐことができる。即ち、オン
・オフ周波数の範囲を制限することができる。

【０００９】

【第１の実施例】次に、図２及び図３を参照して本発明
の第１の実施例に係わるチョークインプット型ＤＣ−Ｄ
Ｃコンバータを説明する。但し、図２及び後述する図
４、図５、図６、図９及び図１０において、図１と共通
する部分には同一の符号を付してその説明を省略する。

【００１０】図２において、直流電源１、ダイオードＤ
a 、Ｄb を内蔵する絶縁ゲート型（ＭＯＳ型）電界効果
トランジスタＱ1 、Ｑ2 、第１及び第２のコンデンサＣ
1 、Ｃ2 、トランスＴ、整流ダイオードＤ1 、Ｄ2 、チ
ョークコイルＬ0 、平滑用コンデンサＣ0 から成る主回
路は図１の主回路と同一に構成されている。図２の回路
は、トランスＴの１次巻線Ｎ1 に直列に接続されたコア
とコイルとから成るインダクタンス（リアクトル）Ｌ1
を有し、且つ第１及び第２のスイッチング素子Ｑ1 、Ｑ
2 を可変周波数制御する制御回路６を有する点のみで図
１の回路と異なる。

【００１１】制御回路６は出力端子３、４間に接続され
た電圧検出用分圧抵抗Ｒ1 、Ｒ2 と、可変周波数（周
期）パルス発生回路７と、ＮＯＴ回路７とから成る。電
圧検出抵抗Ｒ1 、Ｒ2 の分圧点に接続されたパルス発生
回路７は電圧制御発振器（ＶＣＯ）を含んで、検出電圧
（制御電圧）に対応した周波数を有する図３（Ａ）に示
す方形波パルス列を発生するように構成されている。こ
のパルス発生回路７の出力端子は第１のスイッチング素
子Ｑ1 の制御端子（ゲート）に接続されている。また、
この出力端子はＮＯＴ回路８を介して第２のスイッチン
グ素子Ｑ2 の制御端子（ゲート）に接続されている。第
２のスイッチング素子Ｑ2 には図３（Ａ）のパルス列を
位相反転した図３（Ｂ）のパルス列が印加される。な
お、パルス発生回路７のＶＣＯと電圧検出抵抗Ｒ1 、Ｒ
2 との間に誤差増幅器を接続し、ここで検出電圧と基準
電圧との差に対応する電圧を作成し、これをＶＣＯに加
えるように構成することもできる。

【００１２】

【動作】図２の第１及び第２のスイッチング素子Ｑ1 、
Ｑ2 は図３（Ａ）（Ｂ）に示すように相互間に休止期間
なしに交互にオン・オフ制御される。第１のスイッチン
グ素子Ｑ1 がオンの期間には図１の回路と同様に１次巻
線Ｎ1 の上から下に向う第１の方向の電流が流れる。こ
れによって２次側においても図１の回路と同様に第１の
ダイオードＤ1 を通ってチョークコイルＬ0 とコンデン
サＣ0 に電流が流れる。また、１次巻線Ｎ1 に直列のイ
ンダクタンスＬ1 に磁気エネルギーが蓄積される。図３
のｔ1 時点で第１のスイッチング素子Ｑ1 がオフに転換
すると、インダクタンスＬ1 の蓄積エネルギーの放出の
ための電流が、インダクタンスＬ1と第２のコンデンサ
Ｃ2 と第２のにスイッチング素子Ｑ2 と１次巻線Ｎ1 と
から成る閉回路で流れる。この電流は第２のスイッチン
グ素子Ｑ2 においては逆電流として流れる。インダクタ
ンスＬ1 に電流が流れることによってこのインダクタン
スＬ1 に第２のコンデンサＣ2 の充電電圧とは逆向きの
極性を有する電圧が得られ、このインダクタンスＬ1 の
電圧によって第２のコンデンサＣ2 の電圧の打ち消しが
生じ、第２のスイッチング素子Ｑ2 に第２のコンデンサ
Ｃ2 の電圧がそのまま印加されない。従って、第２のス
イッチング素子Ｑ2 は両端電圧（ドレイン・ソース間電
圧）の低い状態でオフ状態からオン状態に転換する。こ
の結果、ソフトスイッチングとなり、スイッチング損失
及びノイズが少なくなる。インダクタンスＬ1 のエネル
ギーの放出が終了すると、第２のコンデンサＣ2 とイン
ダクタンスＬ1 と１次巻線Ｎ1 と第２のスイッチング素
子Ｑ2 とから成る回路で１次巻線Ｎ1 を下から上に向う
第２の方向の電流が流れる。第１のスイッチング素子Ｑ
1 がオフからオンになる時も上記と同様な動作が生じ
る。

【００１３】なお、インダクタンスＬ1 のエネルギーの
放出期間には、第２のコンデンサＣ2 の電圧をインダク
タンスＬ1 の電圧降下で打ち消し、１次巻線Ｎ1 に電圧
が印加されない状態となるので、２次巻線Ｎ2 にも電圧
が得られない。このため、チョークコイルＬ0 の蓄積エ
ネルギーの放出によって第１及び第２のダイオードＤ1
、Ｄ2 の両方がオン状態になり、図３（Ｆ）に示すよ
うにｔ1 〜ｔ2 期間にそれぞれに電流Ｉ_D1、Ｉ_D2が流れ
る。この結果、ｔ1 〜ｔ2 期間には２次巻線Ｎ2がダイ
オードＤ1 、Ｄ2 で短絡されている。ダイオードＤ1 、
Ｄ2 の両方がオンのｔ〜ｔ2 期間即ちＴ2 にはトランス
Ｔの２次側の整流出力電圧Ｖ0 は図３（Ｅ）に示すよう
にゼロである。トランスＴの出力電圧がゼロになる期間
Ｔ2 はインダクタンスＬ1 とここを流れる電流の大きさ
によって決定され、電流が一定であればＴ2 もほぼ一定
になる。

【００１４】直流出力電圧を制御する場合は、第１及び
第２のスイッチング素子Ｑ1 、Ｑ2のオン・オフ周期Ｔ1
を変える。図３のｔ3 時点以前は出力端子３、４間の
直流出力電圧が高い時の制御状態を示し、ｔ3 時点より
も後は直流出力電圧が低い時の制御状態を示す。即ち、
ｔ3 時点前よりも直流出力電圧が低下したとすれば、ｔ
3 以後に示すように可変周波数パルス発生回路７の出力
パルスの発生周期Ｔ1が長くなり、デューティ比（２Ｔ2
／Ｔ1 ）が大きくなり、直流出力電圧を上昇させる動
作になる。

【００１５】

【第２の実施例】図４は第２の実施例のＤＣ−ＤＣコン
バータを示す。図４の回路は図２の回路にインダクタン
スＬa とコンデンサＣa との直列共振回路を付加したも
のである。このＬa Ｃa 直列共振回路は２次巻線Ｎ2 に
並列に接続されている。このＬaＣa 直列共振回路は第
１及び第２のスイッチング素子Ｑ1 、Ｑ2 のオン・オフ
周波数の高い領域で共振し、２次巻線Ｎ2 を短絡するよ
うに設定されている。例えば、図４の回路で軽負荷とな
り、出力端子３、４間の電圧が上昇すると、図３のｔ3
以前に示すように第１及び第２のスイッチング素子Ｑ1
、Ｑ2 のオン・オフ周期Ｔ1 は短くなり、この繰返し
周波数は高くなる。この繰返し周波数がＬa Ｃa 共振回
路の共振周波数又はこの近くになると、このインピーダ
ンスが低下し、２次巻線Ｎ2 が実質的に短絡状態にな
り、整流出力電圧Ｖ0 が低下する。従って、所定の直流
出力電圧を得るためには周期Ｔ1 を長くすること即ち周
波数を低くすることができ、高い周波数での動作を阻止
することができる。高い周波数領域では一般に動作が不
安定になるので、図４の共振回路で高い周波数領域での
動作を制限することは動作の安定化に意味を有する。図
４の回路は、図２の回路と同一の作用効果も勿論有す
る。

【００１６】

【第３の実施例】図５は第３の実施例のＤＣ−ＤＣコン
バータを示す。この図５の回路は図２の回路にインダク
タンスＬb とコンデンサＣb との並列共振回路を付加し
たものである。このＬb 、Ｃb 並列共振回路は１次巻線
Ｎ1 に直列に接続され、第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 のオン・オフ周波数が軽負荷等で高くなっ
た時に共振するように設定されている。第１及び第２の
スイッチング素子Ｑ1 、Ｑ2 のオン・オフ周波数がＬb
、Ｃb 並列共振回路の共振周波数又はこの近くになる
と、Ｌb 、Ｃb 並列共振回路のインピーダンスが高くな
り、１次巻線Ｎ1 が電源側から切り離された状態にな
り、整流出力電圧Ｖ0 が低下し、結局、所定直流出力電
圧を得るためにオン・オフ周波数を下げることが可能に
なり、図４の回路と同一の作用効果を得ることができ
る。

【００１７】

【第４の実施例】図６は第４の実施例のＤＣ−ＤＣコン
バータを示す。この図６の回路は、図２のインダクタン
スＬ1 を可変インダクタンスＬx に置き換えたものであ
る。可変インダクタンスＬx は可飽和磁気コア１１と主
巻線１２と制御巻線１３とから成る。主巻線１２のイン
ダクタンスＬはコア１１の磁界の強さＨによって図７に
示すように変化する。即ち、コア１１の磁束密度Ｂが飽
和領域に達する迄は磁界の強さＨの増大に従って透磁率
μ及びインダクタンスＬが徐々に大きくなり、飽和領域
ではＨの増大に応じてμ及びＬが低下する。磁界の強さ
Ｈは制御巻線１３の電流Ｉc で制御できるので、図７の
Ｌを示す曲線の正の傾きの領域又は負の傾きの領域を使
用してインダクタンス値を制御することができる。この
実施例では制御電流Ｉc によって磁界の強さＨ1 を得る
ように設定されている。

【００１８】可変インダクタンスＬx のインダクタンス
値の変化によって図３の整流出力電圧Ｖ0 がゼロになる
期間Ｔ2 を変えることができる。そこで、図６の実施例
では、出力端子３、４と制御巻線１３との間に増幅器１
４を設け、直流出力電圧に対応する制御電流Ｉc を制御
コイル１３に供給している。この方式では図８（Ｃ）に
示す出力電圧Ｖ0 がゼロになる期間Ｔ2 を変化させ、第
１及び第２のスイッチング素子Ｑ1 、Ｑ2 の制御端子に
は制御回路１５から一定のオン・オフ周期Ｔ1 を有する
図８（Ａ）（Ｂ）のパルスを供給する。これにより、整
流出力電圧Ｖ0 のデューティ比を変えることができ、直
流出力電圧の調整が可能になる。この第６図の実施例も
第２図の実施例と同様な効果を有する。

【００１９】

【第５の実施例】図９は第５の実施例のＤＣ−ＤＣコン
バータを示す。この実施例の回路は、図６の１つの可変
インダクタンスＬx の代りに、２つの可飽和リアクトル
即ちマグアンプＭ1 、Ｍ2 をダイオード１６、１７を介
して並列接続した回路を設けたものである。第１及び第
２のマグアンプＭ1 、Ｍ2 は、コア１８、１９と、主巻
線２０、２１と、制御巻線２２、２３とから成る。主巻
線２０、２１はダイオード１６、１７を介して第１及び
第２のスイッチング素子Ｑ1 、Ｑ2 の接続中点と１次巻
線Ｎ1 の一端との間にそれぞれ接続されている。２つの
ダイオード１６、１７の方向性は互いに逆である。２つ
の制御巻線２２、２３は互いに直列に接続され、増幅器
１４の出力で駆動される。

【００２０】第１のスイッチング素子Ｑ1 がオンの時及
び第１のマグアンプＭ1 の蓄積エネルギーの放出期間に
はダイオード１６がオンになり、１次巻線Ｎ1 を上から
下に電流が流れる。第１のマグアンプＭ1 のエネルギー
の放出が終了した後の第２のスイッチング素子Ｑ2 のオ
ン期間には第２のコンデンサＣ2 の放電に基づく電流が
１次巻線Ｎ1 を下から上に向って流れた後に、第２のマ
グアンプＭ2 の主巻線２１とダイオード１７を通って流
れる。第２のマグアンプＭ2 の蓄積エネルギーの放出期
間中にもダイオード１７を通って電流が流れる。マグア
ンプＭ1 、Ｍ2は可変インダクタンスとして機能するの
で、図９の回路は図６と同様な制御によって図６と同一
の効果を得ることができる。

【００２１】

【第６の実施例】第１０図に示す第６の実施例は、第９
図の回路にダイオード２４を付加した回路になってい
る。ダイオード２４は第１及び第２のスイッチング素子
Ｑ1 、Ｑ2の相互間に電源１の電圧によって逆バイアス
される向きを有して接続されている。また、第１のマグ
アンプＭ1 はダイオード１６を介してダイオード２４の
カソードに接続され、第２のマグアンプＭ2 はダイオー
ド１７を介してダイオード２４のアノードに接続されて
いる。ダイオード２４は、第１及び第２のスイッチング
素子Ｑ1 、Ｑ2 が直接に直列接続されることを防ぐ。こ
のため、第１及び第２のスイッチング素子Ｑ1 、Ｑ2 が
たとえ同時に低インピーダンスになっても、両者の間に
第１及び第２のマグアンプＭ1 、Ｍ2 が介在し、過大電
流が流れることが防止される。図１０の回路において、
その他は図６、図９と実質的に同一であるので、これ等
と同一の効果を有する。

【００２２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。（１）トランスＴの２次側の整流回路をセンタタップ
型の全波整流回路以外のブリッジ型整流回路等に変える
ことができる。（２）独立のインダクタンスＬ1 を設ける代わりに、
１次巻線Ｎ1 と２次巻線Ｎ2a、Ｎ2bとの間の漏洩磁束が
大きくなるようにトランスを構成し、１次巻線Ｎ1 の漏
れインダクタンス（リ−ケ−ジインダクタンス）をＬ1
として使用することができる。（３）図４のＬa Ｃa 直列共振回路を１次巻線Ｎ1 に
並列に接続すること、又はトランスＴに３次巻線を設け
てここに並列に接続することができる。また、トランス
のコアにギャップを設ける事によって２次巻線等の漏れ
インダクタンスを生じさせ、この漏れインダクタンスを
独立のインダクタンスＬa の代わりに使用することがで
きる。（４）第１〜第６の実施例において、第１及び第２の
コンデンサＣ1 、Ｃ2の代りに第３及び第４のスイッチ
ング素子Ｑ3 、Ｑ4 を接続し、第１〜第４のスイッチン
グ素子Ｑ1 〜Ｑ4 でフルブリッジ回路を形成し、第１と
第４のスイッチング素子と第２及び第３のスイッチング
素子とを交互にオン・オフするように構成することがで
きる。（５）図６、図９及び図１０の回路において、増幅器
を誤差増幅器とし、出力電圧の検出値と基準電圧との差
に対応する出力を制御巻線１３又は２２、２３に供給す
るように構成することができる。（６）図６の可変インダクタンスＬx を直交トランス
構成（主巻線１２と制御巻線１３とを直交結合でフェラ
イトコアに巻装したもの）とすることができる。

【図面の簡単な説明】

【図１】従来のＤＣ−ＤＣコンバータを示す回路図であ
る。

【図２】第１の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図３】図２の各部の状態を示す波形図である。

【図４】第２の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図５】第３の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図６】第４の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図７】図６の可変インダクタンスの特性図である。

【図８】図６の各部の状態を示す波形図である。

【図９】第５の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図１０】第６の実施例のＤＣ−ＤＣコンバータを示す
回路図である。

【符号の説明】

Ｌ1 インダクタンスＱ1 、Ｑ2 スイッチング素子Ｔトランス

Claims

【特許請求の範囲】

【請求項１】直流電源と、前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と前記第１及び第２
のスイッチング素子を介して交互に電圧が印加されるト
ランスの１次巻線とを含むインバータ回路と、前記トランスの２次巻線と、前記２次巻線に接続された整流回路と、前記整流回路に接続されたチョークインプット型平滑回
路と、前記１次巻線に直列に接続されたインダクタンス又は前
記１次巻線の漏れインダクタンスと、前記第１及び第２のスイッチング素子を交互にオン・オ
フ制御するための信号を形成するものであり、オン・オ
フの繰返し周波数を変えることができるように形成され
た制御回路とから成るＤＣ−ＤＣコンバータ。
【請求項２】前記トランスの１次巻線又は２次巻線に
並列に又は３次巻線を介して並列にコンデンサとインダ
クタンスとの直列共振回路が接続され、前記直列共振回
路の共振周波数が前記第１及び第２のスイッチング素子
のオン・オフ繰返し周波数の高い領域で共振するように
設定されていることを特徴とする請求項１記載のＤＣ−
ＤＣコンバータ。
【請求項３】前記トランスの１次巻線に直列に、コン
デンサとインダクタンスとの並列共振回路が接続され、
前記並列共振回路の共振周波数が前記第１及び第２のス
イッチング素子のオン・オフ繰返し周波数の高い領域で
共振するように設定されていることを特徴とする請求項
１記載のＤＣ−ＤＣコンバータ。
【請求項４】直流電源と、前記直流電源の一端と他端との間に接続された第１及び
第２のスイッチング素子の直列回路と前記第１及び第２
のスイッチング素子を介して交互に電圧が印加されるト
ランスの１次巻線とを含むインバータ回路と、前記トランスの２次巻線と、前記２次巻線に接続された整流回路と、前記整流回路に接続されたチョークインプット型平滑回
路と、前記１次巻線に直列に接続された可変インダクタンス
と、前記インバータ回路の前記第１及び第２のスイッチング
素子を交互にオン・オフ制御するスイッチ制御回路と、前記可変インダクタンスのインダクタンス値を制御する
インダクタンス制御回路とから成るＤＣ−ＤＣコンバー
タ。