JPH07120727B2 - ＢｉＭＯＳ論理回路 - Google Patents
ＢｉＭＯＳ論理回路Info
- Publication number
- JPH07120727B2 JPH07120727B2 JP62073462A JP7346287A JPH07120727B2 JP H07120727 B2 JPH07120727 B2 JP H07120727B2 JP 62073462 A JP62073462 A JP 62073462A JP 7346287 A JP7346287 A JP 7346287A JP H07120727 B2 JPH07120727 B2 JP H07120727B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- level
- output
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/80—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices
- H03K17/82—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using non-linear magnetic devices; using non-linear dielectric devices the devices being transfluxors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はBiMOS論理回路、特に出力段にバイポーラトラ
ンジスタを用いたBiMOS論理回路に関する。
ンジスタを用いたBiMOS論理回路に関する。
（従来の技術） 近年の論理LSIの大規模容量化および低消費電力化に対
する要求は非常に大きく、この要求に応えるCMOSの地位
は益々高まる傾向にある。このCMOSの性能も微細化技術
を駆使することにより、近年では著しく向上してきてい
る。第２図にこのCMOSを用いた典型的な論理回路を示
す。この回路はPMOSトランジスタ１、２、およびNMOSト
ランジスタ３、４の４つのMOSトランジスタから構成さ
れ、入力電圧VINが“L"であり、かつ、制御信号／φが
“L"であるときにVOUTとして“H"が出力され、その他の
場合はすべてVOUTとして“L"が出力される回路である。
する要求は非常に大きく、この要求に応えるCMOSの地位
は益々高まる傾向にある。このCMOSの性能も微細化技術
を駆使することにより、近年では著しく向上してきてい
る。第２図にこのCMOSを用いた典型的な論理回路を示
す。この回路はPMOSトランジスタ１、２、およびNMOSト
ランジスタ３、４の４つのMOSトランジスタから構成さ
れ、入力電圧VINが“L"であり、かつ、制御信号／φが
“L"であるときにVOUTとして“H"が出力され、その他の
場合はすべてVOUTとして“L"が出力される回路である。
しかしながら、このようなCMOSトランジスタを用いた回
路は、電流駆動能力が小さいため、バイポーラトランジ
スタを用いた回路に比べて動作速度が遅いという大きな
欠点がある。電流駆動能力を向上させるために、各素子
のゲート幅を増やすこともできるが、ゲート容量も増大
するためにさほどの効果はなく、素子の占有面積が大き
くなるために集積化に逆行するという弊害を招くことに
なる。
路は、電流駆動能力が小さいため、バイポーラトランジ
スタを用いた回路に比べて動作速度が遅いという大きな
欠点がある。電流駆動能力を向上させるために、各素子
のゲート幅を増やすこともできるが、ゲート容量も増大
するためにさほどの効果はなく、素子の占有面積が大き
くなるために集積化に逆行するという弊害を招くことに
なる。
このため、出力段にバイポーラトランジスタを用いたBi
MOS論理回路が用いられている。第３図はこのようなBiM
OS論理回路の一例である。この回路は、PMOSトランジス
タ５、６、およびNMOSトランジスタ７〜11という７つの
MOSトランジスタと、バイポーラトランジスタ12、13か
ら構成されている。バイポーラトランジスタ12、13のベ
ース電流はMOSトランジスタによって制御され、バイポ
ーラトランジスタが出力段として用いられている。この
ため電流駆動能力が向上し、出力波形が急峻になる速い
動作速度を得ることができる。
MOS論理回路が用いられている。第３図はこのようなBiM
OS論理回路の一例である。この回路は、PMOSトランジス
タ５、６、およびNMOSトランジスタ７〜11という７つの
MOSトランジスタと、バイポーラトランジスタ12、13か
ら構成されている。バイポーラトランジスタ12、13のベ
ース電流はMOSトランジスタによって制御され、バイポ
ーラトランジスタが出力段として用いられている。この
ため電流駆動能力が向上し、出力波形が急峻になる速い
動作速度を得ることができる。
第４図はBiMOS論理回路の別な例である。この回路は、P
MOSトランジスタ14、15、NMOSトランジスタ16〜18、バ
イポーラトランジスタ19、20、そしてダイオード21から
構成されている。ダイオード21によってMOS回路側が出
力側と分離される。
MOSトランジスタ14、15、NMOSトランジスタ16〜18、バ
イポーラトランジスタ19、20、そしてダイオード21から
構成されている。ダイオード21によってMOS回路側が出
力側と分離される。
（発明が解決しようとする問題点） 上述した従来のBiMOS論理回路の１つの問題点は、出力
段のバイポーラトランジスタを制御するために構成素子
数が多くなるという点である。たとえば、同じ論理（NO
R）を実現するのに、CMOSのみで構成した回路を用いる
と、第２図に示すように４つの素子を用いればよい。と
ころが、第３図に示すBiMOS論理回路では、７つのMOSト
ランジスタと２つのバイポーラトランジスタが必要にな
り、第４図に示すBiMOS論理回路では、５つのMOSトラン
ジスタと２つのバイポーラトランジスタと１つのダイオ
ードが必要になる。
段のバイポーラトランジスタを制御するために構成素子
数が多くなるという点である。たとえば、同じ論理（NO
R）を実現するのに、CMOSのみで構成した回路を用いる
と、第２図に示すように４つの素子を用いればよい。と
ころが、第３図に示すBiMOS論理回路では、７つのMOSト
ランジスタと２つのバイポーラトランジスタが必要にな
り、第４図に示すBiMOS論理回路では、５つのMOSトラン
ジスタと２つのバイポーラトランジスタと１つのダイオ
ードが必要になる。
もう１つの問題点は、理想的な出力レベルを得ることが
できないという点である。たとえば、第３図に示す回路
では、出力VOUTの論理“L"レベルの電圧値は、次段の論
理回路にとって理想的な接地レベルにはならない。これ
はトランジスタ13のベース・エミッタ間にバイポーラト
ランジスタ固有の電位差VFが生じるためである。したが
って、出力VOUTの論理“L"レベルは接地電位ではなくVF
となる。第４図に示す回路では、この問題はより一層重
要である。すなわち、この回路では出力端子Ｏからの電
流がダイオード21を経てトランジスタ20のベースに流れ
るため、出力VOUTの“L"レベルは、トランジスタ20のベ
ース・エミッタ間電圧VFにダイオード21の順方向電圧降
下VDを加えた値になる。したがって、出力VOUTの論理
“L"レベルの電圧値は、理想的な接地レベルからかなり
離れた値となってしまう。
できないという点である。たとえば、第３図に示す回路
では、出力VOUTの論理“L"レベルの電圧値は、次段の論
理回路にとって理想的な接地レベルにはならない。これ
はトランジスタ13のベース・エミッタ間にバイポーラト
ランジスタ固有の電位差VFが生じるためである。したが
って、出力VOUTの論理“L"レベルは接地電位ではなくVF
となる。第４図に示す回路では、この問題はより一層重
要である。すなわち、この回路では出力端子Ｏからの電
流がダイオード21を経てトランジスタ20のベースに流れ
るため、出力VOUTの“L"レベルは、トランジスタ20のベ
ース・エミッタ間電圧VFにダイオード21の順方向電圧降
下VDを加えた値になる。したがって、出力VOUTの論理
“L"レベルの電圧値は、理想的な接地レベルからかなり
離れた値となってしまう。
そこで本発明は、構成素子数を少なくでき、かつ、論理
“H"レベルが電源に応じたレベルに、論理“L"レベルが
必ず接地レベルとなるBiMOS論理回路を提供することを
目的する。
“H"レベルが電源に応じたレベルに、論理“L"レベルが
必ず接地レベルとなるBiMOS論理回路を提供することを
目的する。
（問題点を解決するための手段） 上記目的を達成するため本発明のBiMOS論理回路は、NPN
型バイポーラトランジスタ（103）のエミッタ端子が出
力端子（Ｏ）に接続され、前記出力端子と基準端子（接
地）との間に第１及び第２のNMOSトランジスタ（105,10
4）が並列に接続され、前記NPN型バイポーラトランジス
タ（103）のベース端子と基準端子との間に第３のNMOS
トランジスタ（102）が接続され、第４のPMOSトランジ
スタ（101）の一端が前記NPN型バイポーラトランジスタ
（103）のベース端子に接続され、前記第４のPMOSトラ
ンジスタ（101）の他端には制御信号（φ）が与えら
れ、前記第１のNMOSトランジスタ（105）のゲートには
前記制御信号に対する相補的な信号（／φ）が与えら
れ、前記第２及び第３のNMOSトランジスタ（104,102）
と前記第４のPMOSトランジスタ（101）の各ゲートには
入力信号（VIN）が与えられ、前記NPN型バイポーラトラ
ンジスタ（103）のコレクタ端子には出力端子（Ｏ）に
“H"レベルの信号を供給するための基準端子に対する正
の電圧（VCC）が与えられ、前記制御信号（φ）が“H"
レベルでかつ前記入力信号（VIN）が“L"レベルのとき
のみ出力端子に“H"レベルの信号が得られ、前記組合せ
以外のときには出力端子に“L"レベルとして基準端子と
等しい電圧が得られることを特徴とする。
型バイポーラトランジスタ（103）のエミッタ端子が出
力端子（Ｏ）に接続され、前記出力端子と基準端子（接
地）との間に第１及び第２のNMOSトランジスタ（105,10
4）が並列に接続され、前記NPN型バイポーラトランジス
タ（103）のベース端子と基準端子との間に第３のNMOS
トランジスタ（102）が接続され、第４のPMOSトランジ
スタ（101）の一端が前記NPN型バイポーラトランジスタ
（103）のベース端子に接続され、前記第４のPMOSトラ
ンジスタ（101）の他端には制御信号（φ）が与えら
れ、前記第１のNMOSトランジスタ（105）のゲートには
前記制御信号に対する相補的な信号（／φ）が与えら
れ、前記第２及び第３のNMOSトランジスタ（104,102）
と前記第４のPMOSトランジスタ（101）の各ゲートには
入力信号（VIN）が与えられ、前記NPN型バイポーラトラ
ンジスタ（103）のコレクタ端子には出力端子（Ｏ）に
“H"レベルの信号を供給するための基準端子に対する正
の電圧（VCC）が与えられ、前記制御信号（φ）が“H"
レベルでかつ前記入力信号（VIN）が“L"レベルのとき
のみ出力端子に“H"レベルの信号が得られ、前記組合せ
以外のときには出力端子に“L"レベルとして基準端子と
等しい電圧が得られることを特徴とする。
（作用） 本発明に係るBiMOS論理回路によれば、PMOSトランジス
タ101とNMOSトランジスタ102とを直列に接続し、各々の
ゲートに入力信号VINを供給し、PMOSトランジスタ101の
一端に制御信号φを与え、PMOSトランジスタ101とNMOS
トランジスタ102との中間節点をバイポーラトランジス
タ103のベースに接続して制御するようにしたため、NOR
論理の構成素子数の低減を図ることができる。また、出
力端子Ｏと接地電源との間にはNMOSトランジスタ104,10
5が接続されているため、NOR論理の論理“L"出力におい
て出力端子Ｏには、基準電位（接地）に等しい出力電圧
が得られ、論理出力に対応した理想に近い電圧レベルを
得ることができる。
タ101とNMOSトランジスタ102とを直列に接続し、各々の
ゲートに入力信号VINを供給し、PMOSトランジスタ101の
一端に制御信号φを与え、PMOSトランジスタ101とNMOS
トランジスタ102との中間節点をバイポーラトランジス
タ103のベースに接続して制御するようにしたため、NOR
論理の構成素子数の低減を図ることができる。また、出
力端子Ｏと接地電源との間にはNMOSトランジスタ104,10
5が接続されているため、NOR論理の論理“L"出力におい
て出力端子Ｏには、基準電位（接地）に等しい出力電圧
が得られ、論理出力に対応した理想に近い電圧レベルを
得ることができる。
（実施例） 以下、本発明を図示する実施例に基づいて説明する。第
１図は、本発明の一実施例に係るBiMOS論理回路の回路
図である。この回路は、PMOS101、NMOS102、バイポーラ
トランジスタ103、NMOS104、およびNMOS105から構成さ
れている。ここで、PMOS101とNMOS102とは互いに中間節
点Ｎにおいて直列接続され、PMOS101のゲートとNMOS102
のゲートとは入力端子Ｉに共通接続されている。また、
NMOS102の一方の端子は接地され、PMOS101の一方の端子
には制御信号φが与えられる。
１図は、本発明の一実施例に係るBiMOS論理回路の回路
図である。この回路は、PMOS101、NMOS102、バイポーラ
トランジスタ103、NMOS104、およびNMOS105から構成さ
れている。ここで、PMOS101とNMOS102とは互いに中間節
点Ｎにおいて直列接続され、PMOS101のゲートとNMOS102
のゲートとは入力端子Ｉに共通接続されている。また、
NMOS102の一方の端子は接地され、PMOS101の一方の端子
には制御信号φが与えられる。
また、バイポーラトランジスタ103のベースは中間節点
Ｎに接続され、コレクタは電源VCCに、エミッタは出力
端子Ｏにそれぞれ接続されている。NMOS104およびNMOS1
05の一方の端子は接地され、他方の端子は出力端子Ｏに
接続されている。NMOS104のゲートは入力端子Ｉに接続
され、NMOS105のゲートには、制御信号φに対して相補
的な信号／φが与えられる。
Ｎに接続され、コレクタは電源VCCに、エミッタは出力
端子Ｏにそれぞれ接続されている。NMOS104およびNMOS1
05の一方の端子は接地され、他方の端子は出力端子Ｏに
接続されている。NMOS104のゲートは入力端子Ｉに接続
され、NMOS105のゲートには、制御信号φに対して相補
的な信号／φが与えられる。
この回路の動作は次のとおりである。まず、入力端子Ｉ
に与えられる入力電圧VINが“L"で制御信号φが“H"の
場合、PMOS101がONとなり、トランジスタ103のベースに
電流が流れる。これによってトランジスタ103はONとな
り、出力端子Ｏに供給される出力電圧VOUTが“H"とな
る。このとき、NMOS102、104、105はいずれもOFFとな
り、中間節点Ｎおよび出力端子Ｏは接地点から分離され
ている。一方、入力電圧VINが“L"であっても制御信号
φが“L"であると、トランジスタ103のベースに電流は
流れずOFFとなりNMOS105がONとなるため、出力端子Ｏは
接地され出力電圧VOUTは接地電位となる。したがって、
入力電圧VINが“L"の場合、出力電圧VOUTは制御信号φ
によって制御される。
に与えられる入力電圧VINが“L"で制御信号φが“H"の
場合、PMOS101がONとなり、トランジスタ103のベースに
電流が流れる。これによってトランジスタ103はONとな
り、出力端子Ｏに供給される出力電圧VOUTが“H"とな
る。このとき、NMOS102、104、105はいずれもOFFとな
り、中間節点Ｎおよび出力端子Ｏは接地点から分離され
ている。一方、入力電圧VINが“L"であっても制御信号
φが“L"であると、トランジスタ103のベースに電流は
流れずOFFとなりNMOS105がONとなるため、出力端子Ｏは
接地され出力電圧VOUTは接地電位となる。したがって、
入力電圧VINが“L"の場合、出力電圧VOUTは制御信号φ
によって制御される。
逆に、入力端子Ｉに与えられる入力電圧VINが“H"の場
合、PMOS101はOFFし、NMOS102がONとなり、トランジス
タ103はベースが接地されるためベースに電流が流れずO
FFとなる。また、NMOS104がONとなるため、出力端子Ｏ
は接地され出力電圧VOUTは接地電位となる。
合、PMOS101はOFFし、NMOS102がONとなり、トランジス
タ103はベースが接地されるためベースに電流が流れずO
FFとなる。また、NMOS104がONとなるため、出力端子Ｏ
は接地され出力電圧VOUTは接地電位となる。
この第１図に示す回路はMOSトランジスタを５素子、バ
イポーラトランジスタを１素子という比較的少ない素子
数で構成することができる。しかもPMOS101はバイポー
ラトランジスタ103のベースに電流を供給するのに必要
な能力さえ有していればよいので小規模の素子で構成で
きる。バイポーラトランジスタ103の増幅率をβとし、
ここを流れる電流をｉとすれば、PMOS101に流す電流はi
/βで十分である。したがって、制御信号φに対する付
加容量も小さく抑えることができる。PMOS101とNMOS102
のみによって論理回路を構成した場合に問題となる論理
出力“L"のレベルがPMOS101のVthによってレベルシフト
し、論理“L"レベルとして接地電位が得られないという
問題は、その出力により制御するバイポーラトランジス
タ103のベースに電流を流さないことによって確実にオ
フするため全く問題とならない。また、出力電圧VOUTの
“L"レベルはNMOS104または105によって出力端子Ｏを接
地することによって得られるので、理想的な出力レベル
を得ることができる。
イポーラトランジスタを１素子という比較的少ない素子
数で構成することができる。しかもPMOS101はバイポー
ラトランジスタ103のベースに電流を供給するのに必要
な能力さえ有していればよいので小規模の素子で構成で
きる。バイポーラトランジスタ103の増幅率をβとし、
ここを流れる電流をｉとすれば、PMOS101に流す電流はi
/βで十分である。したがって、制御信号φに対する付
加容量も小さく抑えることができる。PMOS101とNMOS102
のみによって論理回路を構成した場合に問題となる論理
出力“L"のレベルがPMOS101のVthによってレベルシフト
し、論理“L"レベルとして接地電位が得られないという
問題は、その出力により制御するバイポーラトランジス
タ103のベースに電流を流さないことによって確実にオ
フするため全く問題とならない。また、出力電圧VOUTの
“L"レベルはNMOS104または105によって出力端子Ｏを接
地することによって得られるので、理想的な出力レベル
を得ることができる。
以上のとおり本発明に係るBiMOS論理回路によれば、PMO
SトランジスタとNMOSトランジスタとの中間節点をバイ
ポーラトランジスタのベースに接続して論理出力に対応
する電流で制御するようにしたため、構成素子数の低減
を図ることができる。また、出力端子と電源との間には
NMOSが接続されているため、出力端子Ｏには“L"レベル
出力として接地電圧を得ることができ、“H"レベル出力
はバイポーラトランジスタより供給するため高速な出力
を実現できる。
SトランジスタとNMOSトランジスタとの中間節点をバイ
ポーラトランジスタのベースに接続して論理出力に対応
する電流で制御するようにしたため、構成素子数の低減
を図ることができる。また、出力端子と電源との間には
NMOSが接続されているため、出力端子Ｏには“L"レベル
出力として接地電圧を得ることができ、“H"レベル出力
はバイポーラトランジスタより供給するため高速な出力
を実現できる。
第１図は本発明の一実施例に係るBiMOS論理回路の回路
図、第２図は従来のCMOS論理回路の回路図、第３図およ
び第４図は従来のBiMOS論理回路の回路図である。 符号の説明 １〜11……MOSトランジスタ、12,13……バイポーラトラ
ンジスタ、14〜18……MOSトランジスタ、19,20……バイ
ポーラトランジスタ、21……ダイオード、101……PMOS
トランジスタ、102……MOSトランジスタ、103……バイ
ポーラトランジスタ、104,105……NMOSトランジスタ。
図、第２図は従来のCMOS論理回路の回路図、第３図およ
び第４図は従来のBiMOS論理回路の回路図である。 符号の説明 １〜11……MOSトランジスタ、12,13……バイポーラトラ
ンジスタ、14〜18……MOSトランジスタ、19,20……バイ
ポーラトランジスタ、21……ダイオード、101……PMOS
トランジスタ、102……MOSトランジスタ、103……バイ
ポーラトランジスタ、104,105……NMOSトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/08 Ａ (72)発明者 川口 隆之 神奈川県川崎市川崎区東田町２番地11号 東芝マイコンエンジニアリング株式会社内 (72)発明者 野沢 安満 神奈川県川崎市川崎区東田町２番地11号 東芝マイコンエンジニアリング株式会社内 (56)参考文献 特開 昭57−141128（ＪＰ，Ａ) 特開 昭57−157639（ＪＰ，Ａ)
Claims (1)
- 【請求項１】NPN型バイポーラトランジスタのエミッタ
端子が出力端子に接続され、前記出力端子と基準端子と
の間に第１及び第２のNMOSトランジスタが並列に接続さ
れ、前記NPN型バイポーラトランジスタのベース端子と
基準端子との間に第３のNMOSトランジスタが接続され、
第４のPMOSトランジスタの一端が前記NPN型バイポーラ
トランジスタのベース端子に接続され、前記第４のPMOS
トランジスタの他端には制御信号が与えられ、前記第１
のNMOSトランジスタのゲートには前記制御信号に対する
相補的な信号が与えられ、前記第２及び第３のNMOSトラ
ンジスタと前記第４のPMOSトランジスタの各ゲートには
入力信号が与えられ、前記NPN型バイポーラトランジス
タのコレクタ端子には出力端子に“H"レベルの信号を供
給するための基準端子に対する正の電圧が与えられ、前
記制御信号“H"レベルでかつ前記入力信号が“L"レベル
のときのみ出力端子に“H"レベルの信号が得られ、前記
組合せ以外のときには出力端子に“L"レベルとして基準
端子と等しい電圧が得られることを特徴とするBiMOS論
理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073462A JPH07120727B2 (ja) | 1987-03-27 | 1987-03-27 | ＢｉＭＯＳ論理回路 |
| US07/106,362 US4804868A (en) | 1987-03-27 | 1987-10-09 | BiMOS logical circuit |
| KR1019880003258A KR900008799B1 (ko) | 1987-03-27 | 1988-03-25 | BiMOS 논리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073462A JPH07120727B2 (ja) | 1987-03-27 | 1987-03-27 | ＢｉＭＯＳ論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240126A JPS63240126A (ja) | 1988-10-05 |
| JPH07120727B2 true JPH07120727B2 (ja) | 1995-12-20 |
Family
ID=13518948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073462A Expired - Lifetime JPH07120727B2 (ja) | 1987-03-27 | 1987-03-27 | ＢｉＭＯＳ論理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4804868A (ja) |
| JP (1) | JPH07120727B2 (ja) |
| KR (1) | KR900008799B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0304035B1 (en) * | 1987-08-17 | 1993-02-10 | Nec Corporation | Bi-mos circuit capable of high speed operation with low power consumption |
| US5065048A (en) * | 1988-09-19 | 1991-11-12 | Hitachi, Ltd. | Semiconductor logic circuit with noise suppression circuit |
| US5006730A (en) * | 1989-05-01 | 1991-04-09 | Motorola, Inc. | BIMOS logic gates |
| US4952823A (en) * | 1989-05-03 | 1990-08-28 | Advanced Micro Devices, Inc. | Bicmos decoder |
| JPH02305220A (ja) * | 1989-05-19 | 1990-12-18 | Fujitsu Ltd | Ｂｉ―ｃｍｏｓ回路 |
| JPH03158018A (ja) * | 1989-11-15 | 1991-07-08 | Nec Corp | 入力回路 |
| US5216298A (en) * | 1989-12-14 | 1993-06-01 | Mitsubishi Denki Kabushiki Kaisha | ECL input buffer for BiCMOS |
| US5289021A (en) * | 1990-05-15 | 1994-02-22 | Siarc | Basic cell architecture for mask programmable gate array with 3 or more size transistors |
| US5055716A (en) * | 1990-05-15 | 1991-10-08 | Siarc | Basic cell for bicmos gate array |
| US5068548A (en) * | 1990-05-15 | 1991-11-26 | Siarc | Bicmos logic circuit for basic applications |
| US5107142A (en) * | 1990-10-29 | 1992-04-21 | Sun Microsystems, Inc. | Apparatus for minimizing the reverse bias breakdown of emitter base junction of an output transistor in a tristate bicmos driver circuit |
| US5432462A (en) * | 1993-04-30 | 1995-07-11 | Motorola, Inc. | Input buffer circuit having sleep mode and bus hold function |
| JP3162561B2 (ja) * | 1993-12-24 | 2001-05-08 | 株式会社東芝 | Ｃｍｏｓ論理回路 |
| US5612638A (en) * | 1994-08-17 | 1997-03-18 | Microunity Systems Engineering, Inc. | Time multiplexed ratioed logic |
| US5723883A (en) * | 1995-11-14 | 1998-03-03 | In-Chip | Gate array cell architecture and routing scheme |
| US6617892B2 (en) * | 1998-09-18 | 2003-09-09 | Intel Corporation | Single ended interconnect systems |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141128A (en) * | 1981-02-25 | 1982-09-01 | Toshiba Corp | Complementary mos logical circuit |
| JPS57157639A (en) * | 1981-03-24 | 1982-09-29 | Toshiba Corp | Semiconductor circuit |
| JPH07107973B2 (ja) * | 1984-03-26 | 1995-11-15 | 株式会社日立製作所 | スイツチング回路 |
| JPS62254460A (ja) * | 1986-04-26 | 1987-11-06 | Toshiba Corp | Ｂｉ−ＣＭＯＳ論理回路 |
-
1987
- 1987-03-27 JP JP62073462A patent/JPH07120727B2/ja not_active Expired - Lifetime
- 1987-10-09 US US07/106,362 patent/US4804868A/en not_active Expired - Lifetime
-
1988
- 1988-03-25 KR KR1019880003258A patent/KR900008799B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900008799B1 (ko) | 1990-11-29 |
| US4804868A (en) | 1989-02-14 |
| JPS63240126A (ja) | 1988-10-05 |
| KR880012009A (ko) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808850A (en) | Composite circuit of bipolar transistors and field effect transistors | |
| JPH07120727B2 (ja) | ＢｉＭＯＳ論理回路 | |
| US4449063A (en) | Logic circuit with improved switching | |
| KR900008802B1 (ko) | Bimos 논리회로 | |
| JPH03231455A (ja) | 半導体集積回路 | |
| US4409498A (en) | Transient controlled current switch | |
| JP3530582B2 (ja) | シングルエンド入力論理ゲートを有する集積論理回路 | |
| US5198704A (en) | Bi-CMOS output circuit with limited output voltage | |
| EP0171280B1 (en) | High-fanout clock driver for low level gates | |
| US4845387A (en) | Non-stacked ECL type and function | |
| JP2619080B2 (ja) | 出力回路 | |
| JPS60236322A (ja) | Ｍｏｓトランジスタ回路 | |
| JP2953005B2 (ja) | Ｂｉ―ＣＭＯＳ回路 | |
| US5343093A (en) | Self referencing MOS to ECL level conversion circuit | |
| JPH03227118A (ja) | 半導体論理回路 | |
| JP3088116B2 (ja) | 差動回路 | |
| US5245225A (en) | High performance BiFET complementary emitter follower logic circuit | |
| US4954738A (en) | Current source technology | |
| JP3071911B2 (ja) | Ｃｍｏｓ型入力回路 | |
| JP2783108B2 (ja) | 半導体集積回路 | |
| JP2534353B2 (ja) | 論理システム | |
| JPS59228430A (ja) | 半導体回路 | |
| JPS6255327B2 (ja) | ||
| JPH07131329A (ja) | 出力バッファ | |
| JPS60233930A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 12 |