JPH07120651B2 - シリコン酸化物領域を有するデバイスの形成方法 - Google Patents

シリコン酸化物領域を有するデバイスの形成方法

Info

Publication number
JPH07120651B2
JPH07120651B2 JP60503248A JP50324885A JPH07120651B2 JP H07120651 B2 JPH07120651 B2 JP H07120651B2 JP 60503248 A JP60503248 A JP 60503248A JP 50324885 A JP50324885 A JP 50324885A JP H07120651 B2 JPH07120651 B2 JP H07120651B2
Authority
JP
Japan
Prior art keywords
substrate
silicon oxide
deposition
dadbs
decomposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60503248A
Other languages
English (en)
Other versions
JPS61502716A (ja
Inventor
アーサー チヤンドロス，エドウイン
アール デイーン，ロバート
スモリンスキー，ジエラルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS61502716A publication Critical patent/JPS61502716A/ja
Publication of JPH07120651B2 publication Critical patent/JPH07120651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)

Description

【発明の詳細な説明】 発明の背景 1.発明の分野 本発明はシリコン酸化物領域を含むデバイスの製作に係
る。
2.技術背景 半導体デバイスのようなデバイスの製作において、各種
の材料層が基板上に順次形成され、処理される。
（本説明のため、基板とは、たとえば１）LiNbO3のよう
な焦電材又は２）シリコンのような半導体のごときバル
ク材で構成され、更に必要に応じて誘電体材料、金属材
料及び／又は半導体材料のような材料よりなる種々の領
域を包含しうる。） しばしば、この製作プロセスで用いられる材料のある領
域は、シリコン酸化物すなわち式SiOn（式中０ｎ
２）で表わされる材料を含む。たとえば、シリコン酸化
物領域は不活性化層として、導電体たとえば金属層間の
電気的絶縁体として、その後の処理中許容度以上のドー
パントの移動を制限するため、ドープされた半導体層の
キャップとして用いられる。
シリコン酸化物はしばしば複数の段差（第１図中の２）
を有する非プレーナ基板表面上に、堆積される。堆積さ
れたシリコンはこの非プレーナ表面に従って被覆する。
もし、適合したシリコン酸化物層が得られないと、不規
則な被膜３が下の段差上に形成される。もし堆積を続け
ると、第２図に示されるように、空孔４がしばしば生じ
る。第１図に示されるような不規則な被膜は、多くの場
合許容されない。なぜなら、非プレーナ表面はその後の
フォトリソグラフィの解像度を劣化させるからである。
第２図に示されるような空孔は、あまり好ましくない。
なぜならば、エッチング及び誘電体特性が不均一になる
からである。いずれの場合も、平坦性に欠けると、その
後のプロセスで問題が生じる。従って、適合した被膜を
生成することが、非常に望ましい。（適合性は二つの
比、すなわち１）寸法Ｓ及び寸法ｔの比、及び２）寸法
ｂ及び寸法ｔの比により定まる（第３図）。適合してい
ると考えられる層では、上記１）の比と２）の比の双方
が0.9ないし1.0の範囲にあるべきである。） シリコン酸化物の適合被膜は生成するのが非常に困難で
あるが、一般にTEOS（テトラエトキシシラン）プロセス
とよばれる一つのプスセスは1.0μｍの大きさの段差の
場合、約0.9の比をもつシリコン酸化物領域を生じる。
このプロセスは加熱された堆積基板上にテトラエトキシ
シランを流し、化合物の熱分解を起させ、シリコン酸化
物を形成させることを含む。しかし、テトラエトキシシ
ランの分解は、許容されたシリコン酸化物堆積速度すな
わち1.0nm/分を得るためには、約700℃又はそれ以上の
温度で起さなければならない。（TEOSから形成されたシ
リコン酸化物のリン酸化物ドーピングにより、650℃の
低温での堆積が可能となる。しかし、たとえばLiNbO3／
シリコン界面のようなデバイス構造、ドープされたシリ
コン領域及びアルミニウム／シリコン界面は共通して50
0℃以上の温度には名目上露出できず、この感受性のた
め、TEOSプロセスの有用さを著しく制限している。
シリコン酸化物を堆積させるためのより低温でのプロセ
スも可能である。そのようなプロセスの例は約400℃で
のシランと酸素の反応である。400℃の温度はアルミニ
ウム又はドープされた半導体材料には本質的に影響を与
えないが、得られるシリコン酸化物領域は特別の点を含
み、きわめて非適合性で0.5以下の比を示す。先に述べ
た非適合性に関する問題があるだけでなく、特別な点が
不均一なエッチングや電気的特性の原因となる。従っ
て、シリコン酸化物の適合領域を形成する許容される低
温プロセスは、報告されていない。
発明の要約 シリコン酸化物の適合領域（薄膜）は、１）Ｒを第三ブ
チル又はイソプロピルとする場合の式(RO)2Si(OAc)2で
表わされる、ジアセトキシジ第三ブトキシシラン（DADB
S）又はジアセトキシジイソプロポキシシラン（DADI
S）、又は２）トリ第三ブトキシエトキシシラン（TBE
S）を、たとえば基板を加熱するかプラズマを導入する
ことにより、基板の近くで分解することにより、生成さ
せる。基板加熱を用いる時、TBESは約550℃の温度で1.7
nm/分より速い速度で堆積を起し、DADISは約550℃で約
1.0nm/分の堆積速度を生じる。一方5nm/分以上の速度は
410℃ないし550℃の範囲の温度でDADBSで得られる。プ
ラズマを用いることにより約350℃の基板温度で著しく
大きな堆積温度を生じる。従って、適合被膜は温度に感
じやすい構造を含む基板の処理が可能な温度で得られ
る。
図面の簡単な説明 第１図及び第２図は、従来問題のあったシリコン酸化物
層の形成を示す図である。第３図は、従来の問題を解消
できる、適切な層厚寸法を有するシリコン酸化物層を示
す図である。第４図は本発明に有用な条件（オーブンの
中心からの縦方向の距離に対する℃単位の温度を示す、
オーブン内の温度分布）を示す図である。
詳細な記述 シリコン酸化物堆積領域は、基板の存在下で、ジアセト
キシジ第三ブトキシシラン（diacetoxyditertiary buto
xysilane DADBS）、ジアセトキシジイソプロポキシシラ
ン（diacetoxydiisopropoxysilane DADIS）、トリ第三
ブトキシエトキシシラン（tritertiarybutoxye thoxysi
lane TBES）又はこれら成分の組合せを分解させること
により、生成させる。分解はたとえば適当な前記シラン
を含むガス中にプラズマを誘導するか基板を加熱するこ
とにより、起すことができる。適当な分解温度は一般に
抵抗加熱のような通常の技術を用いて、適当な温度に基
板を加熱することにより、得られる、DADBSの合成につ
いては、1951年９月４日に承認された米国特許第2,566,
956号及び2,566,957号に述べられている。TBESの合成は
ピリジンの存在下でエタノールと(tBuO)3SiCl（その合
成についてもこれらの特許に述べられている）を反応さ
せることにより、可能である。DADISの合成はこれらの
特許に述べられているようなDADBSと同様に行えるが、
最初ｔ−ブチルアルコールではなく、イメプロピルアル
コートがSiCl4と反応することが異なる。
一実施例において、原料化合物は加熱された基板上に、
連続的に流される。所望の化合物のみを含む流れ又は所
望の化合物及び酸素源を含む流れのいずれかを用いるこ
とが可能である。酸素は本質的ではないが、典型的な場
合、それは堆積したシリコン酸化物中の応力を制限する
働きがある。一般に、40ないし133Pa（0.3Torrないし1.
0Torr）の範囲のDADBS、DADIS又はTBESの分圧が用いら
れる。40Pa（0.3Torr）以下の分圧では、複数の基板が
扱われた時、基板間の均一性が、本質的に劣化する。13
3Pa（1.0Torr）以上の分圧では、堆積速度は著しく減少
し、各基板上に堆積したシリコン酸化物の厚さの均一性
も、本質的に低下する。従って、この範囲外の分圧は除
外されないが、それらは望ましくない。一般に、40Pa
（0.3Torr）以下の酸素分圧が用いられる。40Pa（0.3To
rr）以上の分圧は望ましくない。なぜならば、酸化物堆
積速度はシランが稀薄になるため、本質的に減少する。
DADBS、DADIS、TBES又はこれら成分の組合せを含むガス
の流速は、5sccmないし20sccmの範囲にすべきである。5
sccm以下又は20sccm以上の流速においては、堆積速度は
本質的に減少する。加えて、堆積を基板加熱のみによっ
て誘導させる時、堆積層中のクラックを避けるため、堆
積層の厚さを制限することが、本質的ではないが、望ま
しい。堆積した厚さは分解及び基板の組成に依存する。
シリコン基板の場合、450℃の温度でクラックを生じず
に600nmまでの厚さが可能となるが、550℃の温度では２
μｍまでの厚さが可能となる。加えて、酸素が存在する
と、低温で厚さが増し有利である。たとえば、450℃で
酸素があると、約１μｍの厚さまで、クラックが避けら
れる。もし、より大きな厚さが所望ならば、プラズマ増
進CVDのような低温プロセスにより、本プロセスを通し
て生じる厚さを増したり、プラズマで分解を誘発させる
ことが可能である。増進プロセスを用いることは典型的
な場合望ましくない訳ではない。なぜならば、本発明に
より、適当な厚さを有する適合層の堆積により、基板中
に見出される典型的な段差の平坦化が可能になるからで
ある。従って、プラズマ増進CVDのような低温プロセス
によりこのように表面の平坦化が増進されることは、適
合領域の劣化を生じるものではない。
もう一つの実施例において、シリコン酸化物領域は基板
をプラズマの存在下でDADIS、DADBS、TBES又はこれら成
分の組合せに露出することにより、堆積される。このプ
ロセスに用いられる条件は、プラズマ補助CVDプロセス
に、典型的な場合用いられるものである。（プラズマ補
助堆積プロセスに用いられる条件及び工程の広範囲のレ
ビューについては、VLSI技術、S.M.SZe（エス・エム・
シー）マグロー−ヒル、ニューヨーク、1983を参照のこ
と）シリコン酸化物の堆積を目的とした他のプラズマ補
助プロセスとは異なり、DADIS、DADBS、TBES又はこれら
成分の組合せを用いることは、適合した被膜を生じる。
そのような堆積の場合、高品質の薄膜の成長を保障する
ため、たとえば350℃といった公称温度に保つと有利で
ある。一般に、DADBS、DADIS、TBES又はこれらの成分の
組合せを含む組成物が106.7ないし133Pa（0.8Torrない
し1.0Torr）の範囲の分圧で用いられる。133ないし160P
a（1.0Torrないし1.2Torr）の範囲の全圧を生ずるよ
う、酸素又は不活性ガス源で、この組成物を稀釈するこ
とも可能である。0.08W/ccないし0.1W1ccの範囲のプラ
ズマパワーで、適当な分解と所望の堆積が起る。
以下の例は本発明を示す例である。
第１例 第１領域（長さ25.4cm）が510℃、第２領域が450℃、第
３領域が450℃となるよう、三領域石英オーブン（直径1
2.7cm）を加熱した。これらの領域の設定で得られた温
度分布が、第４図に示されている。この図は温度に対し
オーブンの中心からの縦方向の距離をプロットして表わ
したものである。（試料はオーブンの左側から入り、右
側から出る）試料ホルダは主要面が〈100〉結晶方向で
ある50個のシリコン基板（直径10.16cm）で満した。こ
れら50個の基板は、それらがオーブン軸の方向の30.5cm
に渡り一様に分布し、それらの主表面がオーブンの主軸
に垂直になるように保たれるように、セットされた。試
料ホルダは第４図中（８）と印された位置でオーブンに
挿入された。オーブンは約0.667Pa（0.005Torr）の圧力
に排気した。約300mlのDADBS（ペトラルチシステム社か
ら購入）を、ガス出しをして75℃ないし80℃に保たれオ
ーブンへ流すことができる500ml丸底フラスコ中に入れ
た。生じた蒸気は加熱されたマスフロー制御器を通して
8sccmの流速を生じるよう、反応容器に入れた。オーブ
ンを排気するために用いた真空ポンプの排気速度は、約
93Pa（0.7Torr）の反応容器圧力が保たれるよう制御さ
れた。60分後、DADBSの流れを中断し、オーブンを排気
し、次に窒素を逆に流し満した。50個の基板の中心基板
で、堆積速度、堆積した薄膜の屈折率及び薄膜の均一性
をモニターした。これらの測定を行うため、屈折率の決
定にはラドルフ研究用エリプソメータを用い、膜厚モニ
ターにはナノメトリクス社ナノスパック/AFT光ゲージを
用いた。堆積は約１μｍの厚さが得られるまで続けた。
測定した堆積速度は約2.6nm/分で、基板全体で約±５パ
ーセントの均一性をもつ約156nm厚の層が生じた。
第２例 第１例のプロセスに従ったが、5sccmのDADBSの流れを、
酸素の5sccmの流れとともに用いたことが異なる。酸素
はマスフローメータを通し、堆積室に直接導入した。排
気速度は酸素及びDADBSを組合せた流れが、80Pa（0.6To
rr）の反応器圧と2.3nm/分の堆積速度を生じるよう調整
した。
第３例 一連の実験を、第１例のプロセス又は酸素を導入する時
は第２例のプロセスに従って行った。これらの実験に用
いた条件は、表に示されている。DADIS又はTBESを用い
た時（それぞれペトラルチシステム社から購入）、この
化合物はDADBSとは別の丸底フラスコ中で用いた。410℃
の基板温度が、第２及び第３領域を410℃に保ち、基板
ホルダの裏半分（ガス流の方向に測って）に25個だけの
基板を保つことによって得られた。410℃又は450℃以外
の温度を得るためには、各領域はその温度に保った。従
って、たとえば500℃の場合、各領域は500℃に保たれ
た。結果は表に示されている。
フロントページの続き (72)発明者 デイーン，ロバート アール アメリカ合衆国 08829 ニユージヤーシ イ，ハイ ブリツジ，ヴアレー ヴュー ロード 47 (72)発明者 スモリンスキー，ジエラルド アメリカ合衆国 07940 ニユージヤーシ イ，マデイソン，フアーンデール ロード ３

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】基板上にシランを含むガスを導入し、シラ
    ンを分解させて、基板上にシリコン酸化物を堆積させる
    ことにより、シリコン酸化物領域を含むデバイスを形成
    する方法において、 前記シランは、ジアセトキシジ第三ブトキシシラン（DA
    DBS）、ジアセトキシジイソプロポキシシラン（DADIS）
    及びトリ第三ブトキシエトキシシラン（TBES）から選択
    されることを特徴とする方法。
  2. 【請求項２】前記基板が、シリコンを含むことを特徴と
    する請求の範囲第１項記載の方法。
  3. 【請求項３】前記分解が、前記ガス中に放電を起こさせ
    ることにより誘発されることを特徴とする請求の範囲第
    １項又は第２項のいずれかに記載の方法。
  4. 【請求項４】前記分解が、前記基板を加熱することによ
    り誘発されることを特徴とする請求の範囲第１項又は第
    ２項のいずれかに記載の方法。
  5. 【請求項５】前記基板を、600℃より低い温度に加熱す
    ることを特徴とする請求の範囲第４項記載の方法。
JP60503248A 1984-07-11 1985-07-03 シリコン酸化物領域を有するデバイスの形成方法 Expired - Fee Related JPH07120651B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62995084A 1984-07-11 1984-07-11
US629950 1984-07-11
PCT/US1985/001278 WO1986000753A1 (en) 1984-07-11 1985-07-03 Fabrication of devices with a silicon oxide region

Publications (2)

Publication Number Publication Date
JPS61502716A JPS61502716A (ja) 1986-11-20
JPH07120651B2 true JPH07120651B2 (ja) 1995-12-20

Family

ID=24525137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60503248A Expired - Fee Related JPH07120651B2 (ja) 1984-07-11 1985-07-03 シリコン酸化物領域を有するデバイスの形成方法

Country Status (6)

Country Link
EP (1) EP0187826B1 (ja)
JP (1) JPH07120651B2 (ja)
CA (1) CA1240215A (ja)
DE (1) DE3569065D1 (ja)
ES (1) ES8604368A1 (ja)
WO (1) WO1986000753A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69026756T2 (de) * 1989-06-22 1996-11-07 Watkins Johnson Co Methode und Anordnung zur Ablagerung einer Siliciumdioxydschicht
DE69231390D1 (de) * 1991-06-10 2000-10-05 At & T Corp Anisotropische Ablagerung von Dielektrika
DE19545093A1 (de) 1995-12-04 1997-06-05 Basf Ag Dialkoxydiformoxysilane, ein Verfahren zu ihrer Herstellung sowie ihre Verwendung
CA2920646A1 (en) 2016-02-12 2017-08-12 Seastar Chemicals Inc. Organometallic compound and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2536013A1 (de) * 1975-08-13 1977-03-03 Bosch Gmbh Robert Verfahren zur verbesserung der haltbarkeit von aus siliciumoxiden bestehenden schutzschichten
US4297150A (en) * 1979-07-07 1981-10-27 The British Petroleum Company Limited Protective metal oxide films on metal or alloy substrate surfaces susceptible to coking, corrosion or catalytic activity

Also Published As

Publication number Publication date
EP0187826B1 (en) 1989-03-22
ES8604368A1 (es) 1986-01-16
CA1240215A (en) 1988-08-09
JPS61502716A (ja) 1986-11-20
EP0187826A1 (en) 1986-07-23
DE3569065D1 (en) 1989-04-27
WO1986000753A1 (en) 1986-01-30
ES545000A0 (es) 1986-01-16

Similar Documents

Publication Publication Date Title
US4708884A (en) Low temperature deposition of silicon oxides for device fabrication
US6251807B1 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
US5643838A (en) Low temperature deposition of silicon oxides for device fabrication
US5304398A (en) Chemical vapor deposition of silicon dioxide using hexamethyldisilazane
JPH07101687B2 (ja) 絶縁体の堆積方法
JPH03173130A (ja) 高品質二酸化シリコン層の付着方法
KR20010062710A (ko) 성막방법 및 반도체 장치
JPS5948952B2 (ja) 金属薄膜の形成方法
US5045346A (en) Method of depositing fluorinated silicon nitride
JP2599560B2 (ja) ケイ化タングステン膜形成方法
JPH09106986A (ja) フッ素含有二酸化シリコン被膜の被着方法
US4597985A (en) Low temperature deposition of silicon oxides for device fabrication
JPH066789B2 (ja) 硼燐珪酸ガラスの蒸着法
JPH07120651B2 (ja) シリコン酸化物領域を有するデバイスの形成方法
JPH03139836A (ja) ガラス基板上に窒化ケイ素層を堆積させる方法
JPH04505035A (ja) 新規なガラスの蒸着時の粘弾性流動法
JPS6091632A (ja) 薄膜形成方法
JPH021124A (ja) 誘電体膜の製造方法
JP2895438B2 (ja) 標準片の製造方法
JP3070894B2 (ja) 薄膜形成方法
JPH0669361A (ja) 半導体装置とその製造方法
JPS6266635A (ja) 平坦化方法
JPH07176529A (ja) 半導体装置の製造方法
JPH01151249A (ja) 半導体装置の製造方法
JPS61270836A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees