JPH07120260B2 - データ処理装置のデータ処理方法 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、デジタルデータ信号を処理するための装置に
関し、もつと詳しくは、たとえば音声信号を処理するた
めに好適に実施することができるデータ処理装置のデー
タ処理方法に関する。

背景技術 本件発明者は、第５図に示されるように、ライン１から
入力されるアナログの音声信号をデジタル処理して、４
チヤネルのスピーカ２と、スーパウーハ３とを駆動する
構成を提案した。４チヤネルのスピーカ２は、聴取者の
前方左右FL,FRと、後方左右RL,RRとに配置されるスピー
カである。

ライン１からの音声信号は、アナログ／デジタル変換回
路AD1において、左右２チヤネルのデジタル信号に変換
され、データ処理装置DSP1に入力される。このデータ処
理装置DSP1では、アナログ／デジタル変換回路AD1から
の２チヤネルの固定小数点データを、仮数部と指数部と
を有する浮動小数点データに変換を行ない、その演算処
理結果の仮数部を仮数部送信レジスタA1と、指数部送信
レジスタB1とにそれぞれ与える。これらのレジスタA1,B
1からの信号は、直列にもう１つのデータ処理装置DSP2
の仮数部受信レジスタA2と、指数部受信レジスタB2とに
それぞれ与えられてストアされる。データ処理装置DSP2
は、これらのレジスタA2,B2の内容を、浮動小数点デー
タの処理を行なつて最終的には４チヤネルのための固定
小数点データに変換し、この固定小数点データを仮数部
送信レジスタA3にストアする。デジタル／アナログ変換
回路DA1は、仮数部送信レジスタA3からのデータを受信
レジスタB6にストアし、４チヤネルのためのアナログ信
号を個別に導出して、ローパスフイルタ４を介して増幅
回路５に与え、これによつてスピーカ２が駆動される。

データ処理装置DSP1の各レジスタA1,B1からのデータは
また、データ処理装置DSP3の仮数部受信レジスタA4と、
指数部受信レジスタB4に転送されてストアされる。この
受信レジスタA4,B4の内容によつて、データ処理装置DSP
3は、スーパウーハ３のための演算を、浮動小数点デー
タの処理によつて行ない、最後に固定小数点データに変
換して仮数部送信レジスタA5に演算結果をストアする。
この仮数部送信レジスタA5からの出力は、デジタル／ア
ナログ変換回路DA2の受信レジスタB7に転送される。デ
ジタル／アナログ変換回路DA2は、受信レジスタB7の内
容をアナログ信号に変換し、この信号はローパスフイル
タ６から増幅回路７を経て、スーパウーハ３によつて音
響化される。

発明が解決すべき問題点 このような先行技術では、スーパウーハ３の音声信号の
処理は比較的簡単であるにも拘わらず、データ処理装置
DSP3は、その他のデータ処理装置DSP1,DSP2と同様な構
成を有し、そのためデータ処理装置DSP3では、処理能力
に空時間ができ、ハード的に無駄が生じることになり、
したがつてコスト低減に劣る。

また一般に、デジタル／アナログ変換回路DA1,DA2は、
固定小数点データの処理を行なう機能を有し、したがつ
てデータ処理装置DSP2,DSP3の浮動小数点データのため
の指数部送信レジスタB3,B5は使用されず、この点でも
また無駄である。

本発明の目的は、構成の無駄を省いてコストの低減を図
ることができるようにしたデータ処理装置のデータ処理
方法を提供することである。

問題点を解決するための手段 本発明は、浮動小数点データを演算処理するデータ処理
装置であつて、浮動小数点データの仮数部と指数部とを
それぞれストアし、該ストアされたデータを外部接続装
置に送信する仮数部送信レジスタと指数部送信レジスタ
とを有し、外部接続装置に前記仮数部送信レジスタと前
記指数部送信レジスタにストアされた浮動小数点データ
を送信するデータ処理装置のセータ処理方法において、 前記指数部送信レジスタを固定小数点データを処理する
外部接続装置の固定小数点データ入力部に接続し、 該外部接続装置に送信する浮動小数点データを固定小数
点データに変換して前記指数部送信レジスタにストアす
るようにしたことを特徴とするデータ処理装置のデータ
処理方法である。

好ましい実施態様では、前記変換して得られた固定小数
点データはまた、前記仮数部送信レジスタにストアする
ようにしたことを特徴とする。

作用 本発明に従えば、データ処理装置の浮動小数点データを
ストアする仮数部送信レジスタと指数部送信レジスタと
を備えたデータ処理装置において、外部接続装置に送信
する浮動小数点データを固定小数点データに変換し、固
定小数点データを、浮動小数点出力のための仮数部送信
レジスタにストアして送信することは勿論、本発明では
特にその送信すべき固定小数点データを指数部送信レジ
スタにもストアするようにし、これによつて第５図に関
連して述べた構成の無駄を省き、コストの低減を可能に
している。データ処理装置では、浮動小数点データの出
力部が、仮数部送信レジスタと指数部送信レジスタとに
別れていることに着目しており、固定小数点データの出
力時には、仮数部送信レジスタが用いられるとともに、
特に本発明では、上述のように固定小数点データの出力
時には前述の第５図の構成では固定小数点データの出力
時には用いられていなかつた指数部送信レジスタを、固
定小数点データの出力にも利用することを可能にしてい
る。

実施例 第１図は、本発明の一実施例のブロツク図である。左右
２チヤネルのアナログの音声信号は、ライン11からアナ
ログ／デジタル変換回路AD2に入力され、この固定小数
点データは、２チヤネル分、データ処理装置DSP4に与え
られる。このデータ処理装置DSP4は、２チヤネルの固定
小数点データである音声信号を演算処理して、浮動小数
点データを作る。データ処理装置DSP4からの信号は、仮
数部送信レジスタA11と、指数部送信レジスタB11とから
ライン15,16を介して送信されて、もう１つのデータ処
理装置DSP5の仮数部受信レジスタA12と、指数部受信レ
ジスタB12とにそれぞれ与えられる。

データ処理装置DSP5では、各種の浮動小数点データ処理
を行ない、最終的には固定小数点形式に変換して４つの
スピーカ２のための４チヤネル分の音声信号データを仮
数部送信レジスタA13にストアし、またスーパウーハ３
のための音声信号である固定小数点データを指数部レジ
スタB13にストアする。

仮数部送信レジスタA13からの信号は、ライン12からデ
ジタル／アナログ変換回路DA3のレジスタA14にストアさ
れ、４チヤネル分の音声信号が固定小数点データとし
て、アナログの音声信号に変換される。こうして各チヤ
ネルごとに設けられたローパスフイルタ４には、アナロ
グの音声信号が与えられ、このローパスフイルタ４から
の出力は、増幅回路５によつて増幅され、スピーカ２が
駆動される。

データ処理装置DSP5の指数部送信レジスタB13からのス
ーパウーハ３のための音声信号は、ライン13からシリア
ル／パラレル変換回路14に与えられて、並列のビツト信
号に変換され、デジタル／アナログ変換回路DA4に与え
られて、アナログ信号に変換される。このデジタル／ア
ナログ変換回路DA4からのアナログの音声信号は、ロー
パスフイルタ６を介して増幅回路７に与えられ、スーパ
ウーハ３が駆動される。

第２図は、データ処理装置DSP4,DSP5、デジタル／アナ
ログ変換回路DA3およびシリアル／パラレル変換回路14
のレジスタX1〜X7,A11〜A14,B11〜B13に関連する構成を
示すブロツク図である。アナログ／デジタル変換回路AD
2からの固定小数点データである２チヤネル分の音声信
号データは、ライン41を介してデータ処理装置DSP4内の
受信レジスタX1に入力される。

こうして入力されたデータは２チヤネル分の固定小数点
データであり、受信レジスタX1のストア領域N1,N2に入
力され、残余のストア領域N3,N4および受信レジスタX2
のストア領域H1〜H4は空状態である。データの入力が終
了すると、空のストア領域N3,N4;H1〜H4は０として取扱
われ、受信レジスタX1のストア領域N1〜N4の内容はレジ
スタX3のストア領域R1〜R4にストアされ、受信レジスタ
X2のストア領域H1〜H4の内容はレジスタX3のストア領域
S1〜S4にストアされる。このとき固定小数点データは指
数部０の浮動小数点データに変換される。

処理回路29は、これらのデータをゲート42,43およびデ
ータバス17を介して読出し、２チヤネル分の音声信号
（浮動小数点データ）に図示しないメモリのデータを用
いて、たとえばトーンコントロール等の各種の浮動小数
点演算処理を行ない、４チヤネル分の浮動小数点データ
を作成し、ゲート44,45を介してレジスタX4にストアす
る。

レジスタX4は、合計４つの浮動小数点データをストアす
ることができ、各浮動小数点データの仮数部は参照符L1
〜L4で示され、指数部はM1〜M4で示されており、たとえ
ば第１の浮動小数点データは、仮数部L1と指数部M1とか
ら成り、これらの各浮動小数点データM1,L1;M2,L2;M3,L
3;M4,L4は、４チヤネル分の音声信号である。レジスタX
4にストアされた仮数部L1〜L4は、仮数部送信レジスタA
11のストア領域C1〜C4にそれぞれストアされる。また指
数部M1〜M4は、指数部送信レジスタB11のストア領域D1
〜D4にそれぞれストアされる。各仮数部L1〜L4は16ビツ
トから成り、各指数部M1〜M4は４ビツトから成るデータ
である。

これらの仮数部送信レジスタA11の各ストア領域C1〜C4
の内容は、ライン15を介してデータ処理装置DSP5の仮数
部受信レジスタA12のストア領域E1〜E4にそれぞれ転送
される。また同様にして、指数部送信レジスタB11の各
ストア領域D1〜D4の内容は、ライン16を介して指数部受
信レジスタB12のストア領域F1〜F4にそれぞれ転送され
る。仮数部受信レジスタA12および指数部受信レジスタB
12のストア内容は、レジスタX5に入力される。

レジスタX5は、４つの浮動小数点データを受信する領域
を有し、各浮動小数点データの仮数部P1〜P4と指数部Q1
〜Q4とを、各浮動小数点データごとにストアする。デー
タ処理装置DSP5の処理回路24は、データの入力が完了す
ると、レジスタX5からゲート45,46を介してデータを読
出し、再度各種の浮動小数点演算処理を行ない、４チヤ
ネル分の音声信号データに加え、１チヤネル分のスーパ
ウーハ３のための音声信号データを得る。このような演
算処理は、データ処理装置DSP5内に設けられた図示しな
いメモリに記憶されたデータを用いて行なわれ、これに
よつて１チヤネル分の浮動小数点データ（本実施例では
スーパウーハ３のための音声信号）を付加的に得てい
る。

これらのデータは、データバス23およびゲート47,48を
介してレジスタX6にストアされる。レジスタX6は、４つ
の浮動小数点データを受信する領域を有し、各浮動小数
点データの仮数部T1〜T4と指数部U1〜U4とを、各浮動小
数点データごとにストアする。

ここで、デジタル／アナログ変換回路DA3,DA4は固定小
数点データを扱うので、最後に５つの浮動小数点デー
タ、すなわち４チヤネル分の音声信号を表わす４つの浮
動小数点データと、スーパウーハ３の音声信号を表わす
浮動小数点データとを固定小数点データに変換し、４チ
ヤネル分のデータを仮数部用レジスタA13に、１チヤネ
ル分のスーパウーハ３のためのデータを指数部用レジス
タB13にストアし、それぞれデジタル／アナログ変換回
路DA3の受信レジスタA14と、デジタル／アナログ変換回
路DA4のためのインタフエイス回路であるシリアル／パ
ラレル変換回路14の受信レジスタX7とに転送する。

第３図は、第２図に示された構成の動作を説明するため
の波形図である。クロツク信号発生回路25からライン26
には、第３図（１）で示される制御信号SYNCが導出さ
れ、またライン27には、第３図（２）で示される制御信
号SCLKが導出される。制御信号SYNCの立下りから次の立
下りエツジまでの一周期において、仮数部送信レジスタ
A11からのビツト順次的なデータは、第３図（３）で示
されるように、ライン15に順次的に転送される。制御信
号SYNCがローレベルである期間中において、指数部送信
レジスタB11からのビツト順次的なデータは、第３図
（４）で示されるように、ライン16に導出されて転送さ
れる。こうして、仮数部送信レジスタA11と指数部送信
レジスタB11とは、個別に出力が行なわれるとともに、
共通のクロツク信号である制御信号SYNC,SCLKによつて
同期して制御される。このことは、仮数部受信レジスタ
A12と指数部受信レジスタB12とに関しても同様であり、
またレジスタA13,A14,B13,X7に関しても同様である。

指数部は、上述の実施例では４ビツトであり、データ処
理装置DSP5からはこれによつてスーパウーハ３のため
の、たとえば16ビツトの音声信号が転送されたけれど
も、本発明の他の実施例として指数部を用いて、たとえ
ば８ビツトでスーパウーハ３のための音声信号を処理し
てもよい。

第４図は本発明の他の実施例のブロツク図であり、前述
の実施例に類似し、対応する部分には同一の参照符を付
す。注目すべきはこの実施例では、単一のデータライン
30,31によつて、浮動小数点データをビツト順次的に転
送する。この実施例では、浮動小数点データの仮数部と
指数部とでは、共通のライン30,31において伝送される
けれども、その伝送タイミングを制御することによつ
て、送受信側で仮数部と指数部とを区別してレジスタに
ストアし、４チヤネル分の音声信号と、スーパウーハ３
のための音声信号とを演算処理して使用することができ
る。また、指数部送信レジスタB13からの各チヤネルご
とに４ビツトの音声信号を２つずつ使用することによつ
て、前述のスーパウーハ３の他に参照符3aで示すもう１
つのチヤネルのスピーカのための音声信号を処理するこ
とも可能である。スピーカ3aに関連する構成要素は破線
で示し、スーパウーハ３のための構成に添字ａを付して
示す。

本発明は、音声信号の処理のために実施することができ
るだけでなく、その他の技術分野において広範囲に実施
することができる。

効果 以上のように本発明によれば、回路構成の無駄を省き、
コストの低減を可能にすることができるデータ処理装置
が実現される。

特に本発明によれば、データ処理装置の浮動小数点のた
めの仮数部送信レジスタと指数部送信レジスタとを、固
定小数点データの出力のために有効に利用することを可
能にしており、本発明では、浮動小数点データの出力部
が仮数部送信レジスタと指数部送信レジスタとに別れて
いることに着目し、外部接続装置に送信する浮動小数点
データを固定小数点データに変換した後、その固定小数
点データを仮数部送信レジスタにストアして送信するの
は勿論、さらに本発明では、その固定小数点データを指
数部送信レジスタにもストアして送信するようにし、こ
れによつて無駄な構成を省いてコストの低減が可能にな
るのである。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２図は第１
図に示された実施例の一部の構成を詳細に示すブロツク
図、第３図は第２図に示された構成のデータ転送の動作
を説明するための波形図、第４図は本発明の他の実施例
のブロツク図、第５図は本件出願人が先に提案した本発
明の基礎となる構成を示すブロツク図である。 24,29……処理回路、25……クロツク信号発生回路、DSP
4,DSP5……データ処理装置、A11,A13……仮数部送信レ
ジスタ、A12……仮数部受信レジスタ、B11,B13……指数
部送信レジスタ、B12……指数部受信レジスタ、X1〜X7
……レジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】浮動小数点データを演算処理するデータ処
   理装置であつて、浮動小数点データの仮数部と指数部と
   をそれぞれストアし、該ストアされたデータを外部接続
   装置に送信する仮数部送信レジスタと指数部送信レジス
   タとを有し、外部接続装置に前記仮数部送信レジスタと
   前記指数部送信レジスタにストアされた浮動小数点デー
   タを送信するデータ処理装置のデータ処理方法におい
   て、 前記指数部送信レジスタを固定小数点データを処理する
   外部接続装置の固定小数点データ入力部に接続し、 該外部接続装置に送信する浮動小数点データを固定小数
   点データに変換して前記指数部送信レジスタにストアす
   るようにしたことを特徴とするデータ処理装置のデータ
   処理方法。
2. 【請求項２】前記変換して得られた固定小数点データは
   また、前記仮数部送信レジスタにストアするようにした
   ことを特徴とする請求項１記載のデータ処理装置のデー
   タ処理方法。