JPH07118524B2 - 光受信集積回路およびその製造方法 - Google Patents
光受信集積回路およびその製造方法Info
- Publication number
- JPH07118524B2 JPH07118524B2 JP2409332A JP40933290A JPH07118524B2 JP H07118524 B2 JPH07118524 B2 JP H07118524B2 JP 2409332 A JP2409332 A JP 2409332A JP 40933290 A JP40933290 A JP 40933290A JP H07118524 B2 JPH07118524 B2 JP H07118524B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photodetector
- optical receiver
- integrated circuit
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000002184 metal Substances 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 66
- 108091006146 Channels Proteins 0.000 claims description 43
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 40
- 230000005669 field effect Effects 0.000 claims description 39
- 238000010521 absorption reaction Methods 0.000 claims description 29
- 239000004642 Polyimide Substances 0.000 claims description 25
- 229920001721 polyimide Polymers 0.000 claims description 25
- 230000031700 light absorption Effects 0.000 claims description 24
- 238000005253 cladding Methods 0.000 claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 13
- 238000001459 lithography Methods 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 13
- 238000009429 electrical wiring Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 6
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 6
- 239000012808 vapor phase Substances 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000010354 integration Effects 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000005693 optoelectronics Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000010748 Photoabsorption Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光通信システムの受信
感度をより向上させるために光受信機の構成要素のうち
光検出器と増幅素子をワンチップ集積させた回路に関
し、特にｐｉｎ型光検出器と接合型電界効果とトランジ
スタをワンチップに集積させた光受信集積回路およびそ
の製造方法に関する。
感度をより向上させるために光受信機の構成要素のうち
光検出器と増幅素子をワンチップ集積させた回路に関
し、特にｐｉｎ型光検出器と接合型電界効果とトランジ
スタをワンチップに集積させた光受信集積回路およびそ
の製造方法に関する。
【０００２】
【従来の技術】光受信集積回路の構造を決定する主要要
因は、互いに異なる構造と製造工程を有する２つの構成
要素、即ち、光検出器とトランジスタを構造と工程面に
おいて独立に最適化させることと、この２つの構成要素
間を電気的に接続することにある。今まで発明された光
受信集積回路の構造は工程順に要約すれば次のようにな
る。図７はそれらの工程を説明するための説明図であ
る。
因は、互いに異なる構造と製造工程を有する２つの構成
要素、即ち、光検出器とトランジスタを構造と工程面に
おいて独立に最適化させることと、この２つの構成要素
間を電気的に接続することにある。今まで発明された光
受信集積回路の構造は工程順に要約すれば次のようにな
る。図７はそれらの工程を説明するための説明図であ
る。
【０００３】 （イ）光検出器とトランジスタが同じエピタキシャル層
を用いるエピタキシャル層共有型構造である（図７
（ａ）参照）。
を用いるエピタキシャル層共有型構造である（図７
（ａ）参照）。
【０００４】 （ロ）光検出器とトランジスタの高さの差を無視して集
積した非平面型構造である（図７（ｂ）参照）。
積した非平面型構造である（図７（ｂ）参照）。
【０００５】 （ハ）トランジスタより光検出器が厚いため、光検出器
が入る位置を深く掘って最終的な光検出器とトランジス
タの高さを同一にした溝状の構造である（図７（ｃ）参
照）。
が入る位置を深く掘って最終的な光検出器とトランジス
タの高さを同一にした溝状の構造である（図７（ｃ）参
照）。
【０００６】 （ニ）エッチングされた段差の問題を解決するために素
子のエッジを傾けた傾斜型構造である（図７（ｄ）参
照）。
子のエッジを傾けた傾斜型構造である（図７（ｄ）参
照）。
【０００７】 （ホ）完全な平面型を作るために光検出器を埋め込んだ
平面埋込型構造である（図７（ｅ）参照）。
平面埋込型構造である（図７（ｅ）参照）。
【０００８】 （ヘ）平面構造の光検出器を使用することにより平面型
の電子素子の構造および工程がスタンドアロン（ｓｔａ
ｎｄ ａｌｏｎｅ）である平面両立構造である（図７
（ｆ）参照）。
の電子素子の構造および工程がスタンドアロン（ｓｔａ
ｎｄ ａｌｏｎｅ）である平面両立構造である（図７
（ｆ）参照）。
【０００９】
【発明が解決しようとする課題】上述した従来の光受信
集積回路を図１を参照して簡単に説明する。
集積回路を図１を参照して簡単に説明する。
【００１０】エピタキシャル層共用型構造（イ）は半絶
縁性ＩｎＰ基体上にＩｎＧａＡｓ一層のみを成長させ、
その上にｐｉｎ光検出器と接合型電界効果トランジスタ
を集積したもので、最初の光受信集積回路を含む初期段
階の構造である。この構造はエピタキシャル成長を１回
だけさせれば良く、製造が容易であるが、ｐｉｎ光検出
器とトランジスタのチャンネル不純物濃度および厚さが
異なるため、素子構造を独立的最適化が不可能であるた
め、素子性能が極めて劣る。
縁性ＩｎＰ基体上にＩｎＧａＡｓ一層のみを成長させ、
その上にｐｉｎ光検出器と接合型電界効果トランジスタ
を集積したもので、最初の光受信集積回路を含む初期段
階の構造である。この構造はエピタキシャル成長を１回
だけさせれば良く、製造が容易であるが、ｐｉｎ光検出
器とトランジスタのチャンネル不純物濃度および厚さが
異なるため、素子構造を独立的最適化が不可能であるた
め、素子性能が極めて劣る。
【００１１】非平面型構造（ロ）はｐｉｎ光検出器のｎ
層を電界効果トランジスタの電極接触層やチャンネル層
として使用することにより、１回のエピタキシャル成長
のみで製造が可能であり、トランジスタのチャンネルと
光検出器の吸収層が異なるため、独立に最適化が可能で
ある。しかし、ｐｉｎ光検出器の厚さが厚い場合は、フ
ォトリソグラフィや配線が困難である。かつ、ｐｉｎ光
検出器の吸収層とｎ層が選択的にエッチングされるよう
に成分を異にするのが重要である。なお、（イ）の場合
と同様に、配線寄生容量に大きな問題点がある。
層を電界効果トランジスタの電極接触層やチャンネル層
として使用することにより、１回のエピタキシャル成長
のみで製造が可能であり、トランジスタのチャンネルと
光検出器の吸収層が異なるため、独立に最適化が可能で
ある。しかし、ｐｉｎ光検出器の厚さが厚い場合は、フ
ォトリソグラフィや配線が困難である。かつ、ｐｉｎ光
検出器の吸収層とｎ層が選択的にエッチングされるよう
に成分を異にするのが重要である。なお、（イ）の場合
と同様に、配線寄生容量に大きな問題点がある。
【００１２】溝状構造（ハ）は光検出器がトランジスタ
に比べて２〜３μｍ程度厚いため、最終高さを合わせる
ために半絶縁性基体を２〜３μｍ掘り、その溝部分に光
検出器が位置するようにした構造である。この構造は
（ロ）の構造に比べてフォトリソグラフィに対して有利
であるが、光検出器とトランジスタ間を電気に配線する
のは依然として困難であり、配線間の容量も比較的大き
い。
に比べて２〜３μｍ程度厚いため、最終高さを合わせる
ために半絶縁性基体を２〜３μｍ掘り、その溝部分に光
検出器が位置するようにした構造である。この構造は
（ロ）の構造に比べてフォトリソグラフィに対して有利
であるが、光検出器とトランジスタ間を電気に配線する
のは依然として困難であり、配線間の容量も比較的大き
い。
【００１３】傾斜型構造（ニ）は表面段差の問題を軽減
するための構造であって、フォトリソグラフィと配線の
問題だけでなく、配線寄生容量も減らすことができる。
しかし、この構造は素子の性能は優れている反面、イオ
ンビームエッチングを利用した傾斜型構造の製造が極め
て困難である。
するための構造であって、フォトリソグラフィと配線の
問題だけでなく、配線寄生容量も減らすことができる。
しかし、この構造は素子の性能は優れている反面、イオ
ンビームエッチングを利用した傾斜型構造の製造が極め
て困難である。
【００１４】平面埋込型構造（ホ）は表面段差の問題を
完全に解決することができるため、フォトリソグラフィ
工程，配線工程が行なえ、配線寄生容量を軽減させる。
この構造の光電集積回路製造では、液相エピタキシャル
成長法（ＬＥＰ）の特性を利用してエッチングされた溝
を埋める方法、２度のイオンビームエッチングを利用し
た方法、および選択的有機金属気相エピタキシャル成長
法（ＯＭＶＰＥ）を利用した方法等が発明されたが、液
相エピタキシャル成長法では光検出器の面積が制限さ
れ、イオンビームエッチングによる方法は極めてややこ
しい工程の制御が必要であり、選択的エピタキシャル成
長法はマスクとして使用した材料上に多結晶を成長させ
ることができる点と、成長領域のエッジ部分が過多成長
される現象が生じる等の問題点がそれぞれある。
完全に解決することができるため、フォトリソグラフィ
工程，配線工程が行なえ、配線寄生容量を軽減させる。
この構造の光電集積回路製造では、液相エピタキシャル
成長法（ＬＥＰ）の特性を利用してエッチングされた溝
を埋める方法、２度のイオンビームエッチングを利用し
た方法、および選択的有機金属気相エピタキシャル成長
法（ＯＭＶＰＥ）を利用した方法等が発明されたが、液
相エピタキシャル成長法では光検出器の面積が制限さ
れ、イオンビームエッチングによる方法は極めてややこ
しい工程の制御が必要であり、選択的エピタキシャル成
長法はマスクとして使用した材料上に多結晶を成長させ
ることができる点と、成長領域のエッジ部分が過多成長
される現象が生じる等の問題点がそれぞれある。
【００１５】平面両立型構造（ヘ）は基体自体を吸収層
として使用する平面型光検出器をＭＥＳＦＥＴのような
トランジスタと集積させた形態で、簡単な製造工程と平
面構造の二つの目的を同時に満足させることができる。
しかし、平面型光検出器の開発は未だ完全でなく、Ｉｎ
ＧａＡｓエピタキシャル層を吸収層として使用するＩｎ
Ｐ系ではこの構造の製造が極めて難しい。
として使用する平面型光検出器をＭＥＳＦＥＴのような
トランジスタと集積させた形態で、簡単な製造工程と平
面構造の二つの目的を同時に満足させることができる。
しかし、平面型光検出器の開発は未だ完全でなく、Ｉｎ
ＧａＡｓエピタキシャル層を吸収層として使用するＩｎ
Ｐ系ではこの構造の製造が極めて難しい。
【００１６】上記の構造以外にもｎ型基体ｐｉｎ光検出
器を作り、その上に更に半絶縁性層をエピタキシャル成
長した後、イオン打ち込みにより電界効果トランジスタ
を製造した縦型構造も発明され、格子不整合エピタキシ
ャル成長を利用してＧａＡｓ基体上にＩｎＧａＡｓ光検
出器とＧａＡｓＭＥＳＦＥＴを集積した例と、逆に、Ｉ
ｎＰ基体上にＧａＡｓＭＥＳＦＥＴを作った例等が報告
されている。
器を作り、その上に更に半絶縁性層をエピタキシャル成
長した後、イオン打ち込みにより電界効果トランジスタ
を製造した縦型構造も発明され、格子不整合エピタキシ
ャル成長を利用してＧａＡｓ基体上にＩｎＧａＡｓ光検
出器とＧａＡｓＭＥＳＦＥＴを集積した例と、逆に、Ｉ
ｎＰ基体上にＧａＡｓＭＥＳＦＥＴを作った例等が報告
されている。
【００１７】
【発明の目的】本発明の目的は、上記のような従来の問
題点を解決し、受信機感度の向上と高速動作および信頼
性向上とパッケージング工程簡素化のために、光通信シ
ステムの主要部品である光受信機の構成要素のうち、光
検出器と増幅回路をワンチップに集積する際に、２度の
エピタキシャル成長工程によりｐｉｎ光検出器と接合型
電界効果トランジスタ（ＪＦＥＴ）の共有層が最大限に
共有されるとともに最適化される光受信集積回路および
その製造方法を提供することにある。
題点を解決し、受信機感度の向上と高速動作および信頼
性向上とパッケージング工程簡素化のために、光通信シ
ステムの主要部品である光受信機の構成要素のうち、光
検出器と増幅回路をワンチップに集積する際に、２度の
エピタキシャル成長工程によりｐｉｎ光検出器と接合型
電界効果トランジスタ（ＪＦＥＴ）の共有層が最大限に
共有されるとともに最適化される光受信集積回路および
その製造方法を提供することにある。
【００１８】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、光通信システムの主要部品である光受
信機の構成要素のうち光検出器と増幅回路をワンチップ
集積して製造する方法において、半絶縁性ＩｎＰ基体上
にチャンネル層とアンドープト光吸収層をエピタキシャ
ル成長法により順次成長させる第１次エピタキシャル成
長工程と、エッチングマスクを作った後、光吸収層のみ
を（１１１）Ｉｎ面が現われるように異方性選択エッチ
ングする第１次エッチング工程と、エッチングマスク用
感光材料を全て除去した後、クラッド層をエピタキシャ
ル成長により一定の厚さに成長させる第２次エピタキシ
ャル工程と、ｐｉｎ光検出器と電界効果トランジスタを
オーミックコンタクトさせるためにｐ側接触金属をリフ
トオフ法により蒸着した後、金属熱処理装置によりアニ
ーリングするｐ側接触金属蒸着工程と、ｐｉｎ光検出器
の光吸収領域にはフォトレジストを形成し、電界効果ト
ランジスタのゲート部分は前工程で形成されたｐ側接触
金属をエッチングマスクにして選択エッチングする第２
次エッチング工程と、上記選択エッチングが終った後、
表面に露出された光吸収層のみを選択エッチングする第
３次エッチング工程と、ｐｉｎ光検出器と電界効果トラ
ンジスタのソースおよびドレーンをオーミックコンタク
トさせるためにリフトオフ法によりｎ側接触金属を蒸着
するｎ側接触金属蒸着工程と、ｐｉｎ光検出器および電
界効果トランジスタにポリイミドをコーティングして光
吸収層部分と素子の間を電気的に接続するための配線接
触部分をエッチングするポリイミドパッシベーション工
程と、リフトオフ法により２次配線金属を蒸着する２次
配線金属蒸着工程とを備えたことを特徴とする。
達成するために、光通信システムの主要部品である光受
信機の構成要素のうち光検出器と増幅回路をワンチップ
集積して製造する方法において、半絶縁性ＩｎＰ基体上
にチャンネル層とアンドープト光吸収層をエピタキシャ
ル成長法により順次成長させる第１次エピタキシャル成
長工程と、エッチングマスクを作った後、光吸収層のみ
を（１１１）Ｉｎ面が現われるように異方性選択エッチ
ングする第１次エッチング工程と、エッチングマスク用
感光材料を全て除去した後、クラッド層をエピタキシャ
ル成長により一定の厚さに成長させる第２次エピタキシ
ャル工程と、ｐｉｎ光検出器と電界効果トランジスタを
オーミックコンタクトさせるためにｐ側接触金属をリフ
トオフ法により蒸着した後、金属熱処理装置によりアニ
ーリングするｐ側接触金属蒸着工程と、ｐｉｎ光検出器
の光吸収領域にはフォトレジストを形成し、電界効果ト
ランジスタのゲート部分は前工程で形成されたｐ側接触
金属をエッチングマスクにして選択エッチングする第２
次エッチング工程と、上記選択エッチングが終った後、
表面に露出された光吸収層のみを選択エッチングする第
３次エッチング工程と、ｐｉｎ光検出器と電界効果トラ
ンジスタのソースおよびドレーンをオーミックコンタク
トさせるためにリフトオフ法によりｎ側接触金属を蒸着
するｎ側接触金属蒸着工程と、ｐｉｎ光検出器および電
界効果トランジスタにポリイミドをコーティングして光
吸収層部分と素子の間を電気的に接続するための配線接
触部分をエッチングするポリイミドパッシベーション工
程と、リフトオフ法により２次配線金属を蒸着する２次
配線金属蒸着工程とを備えたことを特徴とする。
【００１９】また、本発明は、半絶縁性ＩｎＰ基体、該
半絶縁性基体上に形成されたｎ型ＩｎＰチャンネル層
と、該ｎ型チャンネル層上の中央部に形成されたＩｎＧ
ａＡｓ吸収層と、上記ｎ型チャンネル上のＩｎＧａＡｓ
吸収層の両側に蒸着されたｎ側接触金属と、上記ＩｎＧ
ａＡｓ吸収層上に形成されたｐ型ＩｎＰクラッド層と、
該ｐ型ＩｎＰクラッド層上の両側のエッジに蒸着された
ｐ側接触金属で構成されるｐｉｎ光検出器と、前記同一
半絶縁性基体上に形成されたｎ型ＩｎＰチャンネル層
と、該ｎ型ＩｎＰチャンネル層上の中央部に、両側面が
アンダーカットされた構造で形成されたｐ型ＩｎＰクラ
ッド層と、上記ｐ型ＩｎＰクラッド層上に蒸着されたｐ
側接触金属と、上記ｎ型ＩｎＰチャンネル層上のｐ型Ｉ
ｎＰクラッド層の両側およびｐ側接触金属に蒸着された
ｎ側接触金属とにより構成される接合型電界効果トラン
ジスタと、上記光検出器の光吸収層部分と各素子の間を
電気的に接続するための金属接触部分を除いた全面にコ
ーティングされたポリイミドと、素子間を電気的に接続
するための金属層とを備えたことを特徴とする。ここ
に、ｐ側接触金属（またはｐ側抵抗性接触金属ともい
う）としてはｐ型半導体と抵抗性接触をなす目的で使用
される公知の金属、例えば、Ａｕ−Ｚｎ合金、Ａｕ−Ｂ
ｅ合金、Ｔｉ／Ｐｔ／Ａｕ等がある。一方、ｎ側接触金
属（またはｎ側抵抗性接触金属ともいう）としてはｎ型
半導体と抵抗性接触をなす目的で使用される公知の金
属、例えば、Ａｕ−Ｇｅ合金、Ｃｒ／Ａｕ等がある。
半絶縁性基体上に形成されたｎ型ＩｎＰチャンネル層
と、該ｎ型チャンネル層上の中央部に形成されたＩｎＧ
ａＡｓ吸収層と、上記ｎ型チャンネル上のＩｎＧａＡｓ
吸収層の両側に蒸着されたｎ側接触金属と、上記ＩｎＧ
ａＡｓ吸収層上に形成されたｐ型ＩｎＰクラッド層と、
該ｐ型ＩｎＰクラッド層上の両側のエッジに蒸着された
ｐ側接触金属で構成されるｐｉｎ光検出器と、前記同一
半絶縁性基体上に形成されたｎ型ＩｎＰチャンネル層
と、該ｎ型ＩｎＰチャンネル層上の中央部に、両側面が
アンダーカットされた構造で形成されたｐ型ＩｎＰクラ
ッド層と、上記ｐ型ＩｎＰクラッド層上に蒸着されたｐ
側接触金属と、上記ｎ型ＩｎＰチャンネル層上のｐ型Ｉ
ｎＰクラッド層の両側およびｐ側接触金属に蒸着された
ｎ側接触金属とにより構成される接合型電界効果トラン
ジスタと、上記光検出器の光吸収層部分と各素子の間を
電気的に接続するための金属接触部分を除いた全面にコ
ーティングされたポリイミドと、素子間を電気的に接続
するための金属層とを備えたことを特徴とする。ここ
に、ｐ側接触金属（またはｐ側抵抗性接触金属ともい
う）としてはｐ型半導体と抵抗性接触をなす目的で使用
される公知の金属、例えば、Ａｕ−Ｚｎ合金、Ａｕ−Ｂ
ｅ合金、Ｔｉ／Ｐｔ／Ａｕ等がある。一方、ｎ側接触金
属（またはｎ側抵抗性接触金属ともいう）としてはｎ型
半導体と抵抗性接触をなす目的で使用される公知の金
属、例えば、Ａｕ−Ｇｅ合金、Ｃｒ／Ａｕ等がある。
【００２０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２１】図１は本発明一実施例のＩｎＰ系光電集積
回路の断面構造を示す。
回路の断面構造を示す。
【００２２】半絶縁性ＩｎＰ基体２１と、半絶縁性基体
２１上に形成されたｎ型ＩｎＰチャンネル層２２と、ｎ
型ＩｎＰチャンネル層２２上に形成されるドーピングさ
れていないＩｎＧａＡｓ吸収層２３と、ＩｎＧａＡｓ吸
収層２３のみを（１１１）Ｉｎ面が現われるように異方
性選択エッチングした後、ｐｎ接合のために形成された
ｐ型ＩｎＰクラッド層２４と上記ｐ型ＩｎＰクラッド２
４上に蒸着されて形成されるｐ側接触金属２６と、Ｉｎ
Ｐ層選択エッチング後、ＩｎＧａＡｓ吸収層を除いたｎ
型ＩｎＰ層２２上に蒸着により形成されたｎ側接触金属
２５とにより構成されるｐｉｎ光検出器と、半絶縁性基
体２１上にエピタキシャル成長工程により形成されるｎ
型ＩｎＰチャンネル層２２′と、ｎ型ＩｎＰチャンネル
層２２′上にＩｎＧａＡｓ層を成長させた後、エッチン
グマスクを作り、選択エッチングをした後、エピタキシ
ャル法によりｐ型ＩｎＰ層２４′と上記ｐ型ＩｎＰクラ
ッド層２４′上に蒸着により形成されたｐ側接触金属２
６′と、ｐ側接触金属をマスクにしてＩｎＰ層２３′を
選択エッチングした後、ＩｎＧａＡｓを全てエッチング
して、蒸着により自己整列構造で形成されたｎ側接触金
属２５′とにより構成される接合型電界効果トランジス
タと、漏れ電流低減のために全面にコーティングされた
ポリイミド２７と、素子間電気的配線のために蒸着によ
り配線金属２８とを形成してワンチップに集積されてい
る。
２１上に形成されたｎ型ＩｎＰチャンネル層２２と、ｎ
型ＩｎＰチャンネル層２２上に形成されるドーピングさ
れていないＩｎＧａＡｓ吸収層２３と、ＩｎＧａＡｓ吸
収層２３のみを（１１１）Ｉｎ面が現われるように異方
性選択エッチングした後、ｐｎ接合のために形成された
ｐ型ＩｎＰクラッド層２４と上記ｐ型ＩｎＰクラッド２
４上に蒸着されて形成されるｐ側接触金属２６と、Ｉｎ
Ｐ層選択エッチング後、ＩｎＧａＡｓ吸収層を除いたｎ
型ＩｎＰ層２２上に蒸着により形成されたｎ側接触金属
２５とにより構成されるｐｉｎ光検出器と、半絶縁性基
体２１上にエピタキシャル成長工程により形成されるｎ
型ＩｎＰチャンネル層２２′と、ｎ型ＩｎＰチャンネル
層２２′上にＩｎＧａＡｓ層を成長させた後、エッチン
グマスクを作り、選択エッチングをした後、エピタキシ
ャル法によりｐ型ＩｎＰ層２４′と上記ｐ型ＩｎＰクラ
ッド層２４′上に蒸着により形成されたｐ側接触金属２
６′と、ｐ側接触金属をマスクにしてＩｎＰ層２３′を
選択エッチングした後、ＩｎＧａＡｓを全てエッチング
して、蒸着により自己整列構造で形成されたｎ側接触金
属２５′とにより構成される接合型電界効果トランジス
タと、漏れ電流低減のために全面にコーティングされた
ポリイミド２７と、素子間電気的配線のために蒸着によ
り配線金属２８とを形成してワンチップに集積されてい
る。
【００２３】ＩｎＰと格子整合をなすＩｎ0.53Ｇａ0.47
Ａｓを吸収層にしたｐｉｎ光検出器と、ｎ型ＩｎＰをチ
ャンネル層にした自己整列整合型電界効果トランジスタ
を集積させた本構造は、次のような特徴を有する。
Ａｓを吸収層にしたｐｉｎ光検出器と、ｎ型ＩｎＰをチ
ャンネル層にした自己整列整合型電界効果トランジスタ
を集積させた本構造は、次のような特徴を有する。
【００２４】本発明による構造は公知の構造のうち非平
面型構造と溝状構造の特徴のみを採った中間型構造であ
って、光検出器と接合型電界効果トランジスタ層間の独
立的最適化を達成することができる。２度のエピタキシ
ャル成長により形成される３層は、光検出器とトランジ
スタに共有されながら、その成長特性はｎ型ＩｎＰクラ
ッド層はトランジスタにより決定され、アンドープトＩ
ｎＧａＡｓ吸収層は光検出器により決定され、そしてｐ
型ＩｎＰクラッド層は両側により決定され、基体をリセ
スグルーブ（ｒｅｃｅｓｓ ｇｒｏｏｖｅ）エッチング
をすることなく、微細リソグラフィが可能である。
面型構造と溝状構造の特徴のみを採った中間型構造であ
って、光検出器と接合型電界効果トランジスタ層間の独
立的最適化を達成することができる。２度のエピタキシ
ャル成長により形成される３層は、光検出器とトランジ
スタに共有されながら、その成長特性はｎ型ＩｎＰクラ
ッド層はトランジスタにより決定され、アンドープトＩ
ｎＧａＡｓ吸収層は光検出器により決定され、そしてｐ
型ＩｎＰクラッド層は両側により決定され、基体をリセ
スグルーブ（ｒｅｃｅｓｓ ｇｒｏｏｖｅ）エッチング
をすることなく、微細リソグラフィが可能である。
【００２５】即ち、トランジスタのゲート形成のための
リソグラフィ工程が１次エピタキシャル成長後、表面段
差が全くない状態でなされるため、微細リソグラフィが
可能である。
リソグラフィ工程が１次エピタキシャル成長後、表面段
差が全くない状態でなされるため、微細リソグラフィが
可能である。
【００２６】本発明の構造では、従来の接合型電界効果
トランジスタの製造技術において最も大きな問題になる
拡散によるゲート長さの制限を克服し、ＩｎＧａＡｓ層
の異方性エッチングを利用して、リソグラフィにより決
定されるマスク上の長さより短いゲート長さを得ること
ができる。と同時に、自己整列法によりソース，ドレー
ンおよびゲート金属を蒸着して、高価の電子ビームやＸ
線リソグラフィ装備がなくても、容易に１μｍまたはそ
れ以下のゲート長さを有する整合型電界効果トランジス
タを製造することができる。即ち、半絶縁性ＩｎＰ基体
上に成長させたｎ型ＩｎＰチャンネル層とアンドープト
ＩｎＧａＡｓ吸収層を選択的エッチング液を用いて、
（１１１）Ｉｎ面が現われるようにＩｎＧａＡｓ層のみ
を異方性選択エッチングした後、ｐｎ接合を形成するた
めｐ型ＩｎＰ層を成長させれば、エッチングされた部分
の下の層とチャンネル層の間でｐｎ接合が形成されてゲ
ートが形成されることになる。このとき、ｐｎ接合が形
成されるゲート長さは、ＩｎＧａＡｓ層の厚さと異方性
エッチング角度およびエッチング用マスク上の長さによ
り決定される。
トランジスタの製造技術において最も大きな問題になる
拡散によるゲート長さの制限を克服し、ＩｎＧａＡｓ層
の異方性エッチングを利用して、リソグラフィにより決
定されるマスク上の長さより短いゲート長さを得ること
ができる。と同時に、自己整列法によりソース，ドレー
ンおよびゲート金属を蒸着して、高価の電子ビームやＸ
線リソグラフィ装備がなくても、容易に１μｍまたはそ
れ以下のゲート長さを有する整合型電界効果トランジス
タを製造することができる。即ち、半絶縁性ＩｎＰ基体
上に成長させたｎ型ＩｎＰチャンネル層とアンドープト
ＩｎＧａＡｓ吸収層を選択的エッチング液を用いて、
（１１１）Ｉｎ面が現われるようにＩｎＧａＡｓ層のみ
を異方性選択エッチングした後、ｐｎ接合を形成するた
めｐ型ＩｎＰ層を成長させれば、エッチングされた部分
の下の層とチャンネル層の間でｐｎ接合が形成されてゲ
ートが形成されることになる。このとき、ｐｎ接合が形
成されるゲート長さは、ＩｎＧａＡｓ層の厚さと異方性
エッチング角度およびエッチング用マスク上の長さによ
り決定される。
【００２７】なお、この構造は光検出器とトランジスタ
の集積度を基本的な構造を変化させることなく拡張する
ことができ、エッチング工程は多くなるが、全てＩｎＰ
層とＩｎＧａＡｓ層との選択エッチングであるため、エ
ッチング工程を調節するのは容易である。各素子間を電
気的に分離するためのメサエッチングは、比較的大きな
表面段差を与えるが、この部分のパターンは大変大きい
ため、リソグラフィに影響を与えない。そして、ポリイ
ミドをコーティングしてエッチングされた傾斜面の角度
を緩和させて光検出器のｐ型配線を容易にすると同時に
パッシベーションにより漏れ電流を減らすことができ
る。
の集積度を基本的な構造を変化させることなく拡張する
ことができ、エッチング工程は多くなるが、全てＩｎＰ
層とＩｎＧａＡｓ層との選択エッチングであるため、エ
ッチング工程を調節するのは容易である。各素子間を電
気的に分離するためのメサエッチングは、比較的大きな
表面段差を与えるが、この部分のパターンは大変大きい
ため、リソグラフィに影響を与えない。そして、ポリイ
ミドをコーティングしてエッチングされた傾斜面の角度
を緩和させて光検出器のｐ型配線を容易にすると同時に
パッシベーションにより漏れ電流を減らすことができ
る。
【００２８】図２ないし図４は本発明による光受信集積
回路の製造順序を示した断面図である。第１次エピタキ
シャル工程では半絶縁性ＩｎＰ基体上にｎ型ＩｎＰチャ
ンネル層とアンドープトＩｎＧａＡｓ吸収層を液相エピ
タキシャル成長法や有機金属気相エピタキシャル成長法
により成長させる（図２（Ａ）参照）。
回路の製造順序を示した断面図である。第１次エピタキ
シャル工程では半絶縁性ＩｎＰ基体上にｎ型ＩｎＰチャ
ンネル層とアンドープトＩｎＧａＡｓ吸収層を液相エピ
タキシャル成長法や有機金属気相エピタキシャル成長法
により成長させる（図２（Ａ）参照）。
【００２９】ＩｎＧａＡｓ層のエッチング工程では、リ
ソグラフィにより感光材料でエッチングマスクを作った
後、ＩｎＧａＡｓ層のみを（１１１）Ｉｎ面が現われる
ように異方性選択エッチングする。このとき、エッチン
グされる部分は素子が位置しない素子間分離領域と、ト
ランジスタのｐｎ接合を成すゲート部分とになる（図２
（Ｂ）参照）。
ソグラフィにより感光材料でエッチングマスクを作った
後、ＩｎＧａＡｓ層のみを（１１１）Ｉｎ面が現われる
ように異方性選択エッチングする。このとき、エッチン
グされる部分は素子が位置しない素子間分離領域と、ト
ランジスタのｐｎ接合を成すゲート部分とになる（図２
（Ｂ）参照）。
【００３０】第２次エピタキシャル工程では、エッチン
グマスク用感光材料を全て除去した後、光検出器と接合
型電界効果トランジスタをｐｎ接合させるために、ｐ型
ＩｎＰ層を有機金属気相エピタキシャル成長法により一
定厚さに成長させる（図２（Ｃ）参照）。ｐ側接触金属
蒸着工程では、光検出器とトランジスタのゲートをオー
ミックコンタクトさせるためにｐ側接触金属をリフトオ
フ法により蒸着して、急速熱処理装置でアニーリングす
る（図３（Ｄ）参照）。
グマスク用感光材料を全て除去した後、光検出器と接合
型電界効果トランジスタをｐｎ接合させるために、ｐ型
ＩｎＰ層を有機金属気相エピタキシャル成長法により一
定厚さに成長させる（図２（Ｃ）参照）。ｐ側接触金属
蒸着工程では、光検出器とトランジスタのゲートをオー
ミックコンタクトさせるためにｐ側接触金属をリフトオ
フ法により蒸着して、急速熱処理装置でアニーリングす
る（図３（Ｄ）参照）。
【００３１】ＩｎＰ層のエッチング工程では、リソグラ
フィ技術を用いて感光材料によりｐｉｎ光検出器の光吸
収領域を覆い、トランジスタのゲート領域に前工程で蒸
着したｐ側接触金属をエッチング用マスクにして、Ｉｎ
Ｐ層のみを選んでエッチングする。中間にＩｎＧａＡｓ
層がない領域は、ｐ−ＩｎＰとｎ−ＩｎＰが全てエッチ
ングされるため、半絶縁性基体が現われて素子間が電気
的に隔離され、ＩｎＧａＡｓ層がある領域はｐ−ＩｎＰ
だけエッチングされて、ＩｎＧａＡｓ層が表面に現われ
る（図３（Ｅ）参照）。
フィ技術を用いて感光材料によりｐｉｎ光検出器の光吸
収領域を覆い、トランジスタのゲート領域に前工程で蒸
着したｐ側接触金属をエッチング用マスクにして、Ｉｎ
Ｐ層のみを選んでエッチングする。中間にＩｎＧａＡｓ
層がない領域は、ｐ−ＩｎＰとｎ−ＩｎＰが全てエッチ
ングされるため、半絶縁性基体が現われて素子間が電気
的に隔離され、ＩｎＧａＡｓ層がある領域はｐ−ＩｎＰ
だけエッチングされて、ＩｎＧａＡｓ層が表面に現われ
る（図３（Ｅ）参照）。
【００３２】ＩｎＧａＡｓ層のエッチング工程では、Ｉ
ｎＰ層のエッチングが終った後、直ちにＩｎＧａＡｓ層
のみを選択エッチングすれば光検出器は光吸収領域だけ
を除き、ｎ−ＩｎＰ層が現われ、トランジスタの場合は
ＩｎＧａＡｓ層が全てエッチングされてｐｎ接合面両側
に大きなアンダーカットが生じる（図３（Ｆ）参照）。
ｎＰ層のエッチングが終った後、直ちにＩｎＧａＡｓ層
のみを選択エッチングすれば光検出器は光吸収領域だけ
を除き、ｎ−ＩｎＰ層が現われ、トランジスタの場合は
ＩｎＧａＡｓ層が全てエッチングされてｐｎ接合面両側
に大きなアンダーカットが生じる（図３（Ｆ）参照）。
【００３３】ｎ側接触金属蒸着工程では、光検出器とト
ランジスタのソースおよびドレーンのオーミックコンタ
クトのために、リフトオフ法によりｎ側接触金属を蒸着
する。このとき、トランジスタの領域では、ソース，ド
レーンおよびゲートの区別なく金属を蒸着すれば前工程
で形成されたアンダーカットのため、それぞれ自己整列
される（図４（Ｇ）参照）。
ランジスタのソースおよびドレーンのオーミックコンタ
クトのために、リフトオフ法によりｎ側接触金属を蒸着
する。このとき、トランジスタの領域では、ソース，ド
レーンおよびゲートの区別なく金属を蒸着すれば前工程
で形成されたアンダーカットのため、それぞれ自己整列
される（図４（Ｇ）参照）。
【００３４】ポリイミドパッシベーション工程では、光
検出器からの漏れ電流を低減するためと、光検出器の傾
斜面を緩和するために、ポリイミドをコーティングし
て、リソグラフィにより光検出器の光吸収層部分と各素
子間電気配線のための２次配線金属の接触部分のポリイ
ミドをエッチングする（図４（Ｈ）参照）。
検出器からの漏れ電流を低減するためと、光検出器の傾
斜面を緩和するために、ポリイミドをコーティングし
て、リソグラフィにより光検出器の光吸収層部分と各素
子間電気配線のための２次配線金属の接触部分のポリイ
ミドをエッチングする（図４（Ｈ）参照）。
【００３５】２次配線金属蒸着工程では、リフトオフ法
により２次配線金属を蒸着して各素子間を電気的に配線
する（図４（Ｉ）参照）。
により２次配線金属を蒸着して各素子間を電気的に配線
する（図４（Ｉ）参照）。
【００３６】本発明は次のようないくつかの変形および
応用が可能である。
応用が可能である。
【００３７】まず、光検出器で吸収する光が１．３μｍ
またはより短い波長を有する場合は、ＩｎＧａＡｓ吸収
層に替えてＩｎＧａＡｓｐ層を形成して使用することが
できる。
またはより短い波長を有する場合は、ＩｎＧａＡｓ吸収
層に替えてＩｎＧａＡｓｐ層を形成して使用することが
できる。
【００３８】なお、本発明による光電集積回路はｎ型Ｉ
ｎＰ層の下にｎ型ＩｎＧａＡｓを一層だけ成長させれ
ば、ＩｎＰの代りにＩｎＧａＡｓ接合型電界効果トラン
ジスタの変形構造が可能である。
ｎＰ層の下にｎ型ＩｎＧａＡｓを一層だけ成長させれ
ば、ＩｎＰの代りにＩｎＧａＡｓ接合型電界効果トラン
ジスタの変形構造が可能である。
【００３９】図５は本発明の他の実施例を示す断面図で
ある。
ある。
【００４０】図に示す通り、半絶縁性基体４１と、半絶
縁性基体４１上に形成されたｎ型ＩｎＧａＡｓチャンネ
ル層４２と、ｎ型チャンネル層上に形成されるアンドー
プトＩｎＧａＡｓ吸収層４４と、ＩｎＧａＡｓ吸収層を
異方性選択エッチングした後、形成されたｐ型ＩｎＰク
ラッド層４５と、クラッド層上に蒸着により形成される
ｐ側接触金属４６と、ＩｎＰ層選択エッチング後、Ｉｎ
ＧａＡｓ吸収層を除いたｎ型ＩｎＰオーミックコンタク
ト層上に蒸着されたｎ側接触金属４７とにより構成され
るｐｉｎ光検出器と、同一半絶縁性基体２１上に形成さ
れたｎ型ＩｎＧａＡｓチャンネル層４２′と、上記チャ
ンネル層上に形成されたｎ−ＩｎＰオーミックコンタク
ト層４３′と、オーミックコンタクト層上に形成された
ｐ型ＩｎＰクラッド層４５′と、クラッド層上に蒸着さ
れたｐ側接触金属４６′と、ｐ側接触金属およびｎ型Ｉ
ｎＰオーミックコンタクト層上に蒸着されたｎ側接触金
属４７で構成される接合型電界効果トランジスタと、漏
れ電流を低減するため全面にコーティングされたポリイ
ミド４８と、素子間電気的配線のために蒸着により配線
金属４９を形成してワンチップに集積した構造を有す
る。
縁性基体４１上に形成されたｎ型ＩｎＧａＡｓチャンネ
ル層４２と、ｎ型チャンネル層上に形成されるアンドー
プトＩｎＧａＡｓ吸収層４４と、ＩｎＧａＡｓ吸収層を
異方性選択エッチングした後、形成されたｐ型ＩｎＰク
ラッド層４５と、クラッド層上に蒸着により形成される
ｐ側接触金属４６と、ＩｎＰ層選択エッチング後、Ｉｎ
ＧａＡｓ吸収層を除いたｎ型ＩｎＰオーミックコンタク
ト層上に蒸着されたｎ側接触金属４７とにより構成され
るｐｉｎ光検出器と、同一半絶縁性基体２１上に形成さ
れたｎ型ＩｎＧａＡｓチャンネル層４２′と、上記チャ
ンネル層上に形成されたｎ−ＩｎＰオーミックコンタク
ト層４３′と、オーミックコンタクト層上に形成された
ｐ型ＩｎＰクラッド層４５′と、クラッド層上に蒸着さ
れたｐ側接触金属４６′と、ｐ側接触金属およびｎ型Ｉ
ｎＰオーミックコンタクト層上に蒸着されたｎ側接触金
属４７で構成される接合型電界効果トランジスタと、漏
れ電流を低減するため全面にコーティングされたポリイ
ミド４８と、素子間電気的配線のために蒸着により配線
金属４９を形成してワンチップに集積した構造を有す
る。
【００４１】次に、上記のような構造を有する光受信集
積素子を製造工程順に説明する。
積素子を製造工程順に説明する。
【００４２】第１次エピタキシャル工程では、半絶縁性
ＩｎＰ基体上に、ｎ型ＩｎＧａＡｓチャンネル層と、ｎ
型ＩｎＰオーミックコンタクト層と、アンドープトＩｎ
ＧａＡｓ吸収層とを、液相エピタキシャル成長法や有機
金属エピタキシャル成長法により成長させる。
ＩｎＰ基体上に、ｎ型ＩｎＧａＡｓチャンネル層と、ｎ
型ＩｎＰオーミックコンタクト層と、アンドープトＩｎ
ＧａＡｓ吸収層とを、液相エピタキシャル成長法や有機
金属エピタキシャル成長法により成長させる。
【００４３】ＩｎＧａＡｓ層がエッチング工程では、リ
ソグラフィにより感光材料を用いてエッチングマスクを
作った後、ＩｎＧａＡｓ吸収層およびＩｎＰオーミック
コンタクト層を（１１１）Ｉｎ面が現われるように異方
性選択エッチングする。このとき、エッチングされる部
分は素子が位置しない素子間分離領域とトランジスタの
ｐｎ接合をなすゲート部分になる。
ソグラフィにより感光材料を用いてエッチングマスクを
作った後、ＩｎＧａＡｓ吸収層およびＩｎＰオーミック
コンタクト層を（１１１）Ｉｎ面が現われるように異方
性選択エッチングする。このとき、エッチングされる部
分は素子が位置しない素子間分離領域とトランジスタの
ｐｎ接合をなすゲート部分になる。
【００４４】第２次エピタキシャル工程では、エッチン
グマスク用感光材料を全て除去した後、光検出器と接合
型電界効果トランジスタのｐｎ接合のために、ｐ型Ｉｎ
Ｐクラッド層を有機金属気相エピタキシャル法により成
長させる。
グマスク用感光材料を全て除去した後、光検出器と接合
型電界効果トランジスタのｐｎ接合のために、ｐ型Ｉｎ
Ｐクラッド層を有機金属気相エピタキシャル法により成
長させる。
【００４５】ｐ側接触金属蒸着工程では、光検出器とト
ランジスタのゲートのオーミックコンタクトのためにｐ
型リフトオフ法により蒸着し、急速熱処理装置でアニー
リングする。
ランジスタのゲートのオーミックコンタクトのためにｐ
型リフトオフ法により蒸着し、急速熱処理装置でアニー
リングする。
【００４６】ＩｎＰ層のエッチング工程では、リソグラ
フィにより感光材料を用いてｐｉｎ光検出器の光吸収領
域を覆い、トランジスタのゲート部分は前工程で蒸着し
たｐ側接触金属でエッチングマスクにした後、ＩｎＰ層
だけを選択エッチングする。中間にＩｎＧａＡｓ層がな
い領域は、ｐ−ＩｎＰが全てエッチングされるため、半
絶縁性基体が各素子を電気的に隔離し、ＩｎＧａＡｓ層
がある領域はｐ−ＩｎＰのみエッチングされてＩｎＧａ
Ａｓ層が表面に現われる。
フィにより感光材料を用いてｐｉｎ光検出器の光吸収領
域を覆い、トランジスタのゲート部分は前工程で蒸着し
たｐ側接触金属でエッチングマスクにした後、ＩｎＰ層
だけを選択エッチングする。中間にＩｎＧａＡｓ層がな
い領域は、ｐ−ＩｎＰが全てエッチングされるため、半
絶縁性基体が各素子を電気的に隔離し、ＩｎＧａＡｓ層
がある領域はｐ−ＩｎＰのみエッチングされてＩｎＧａ
Ａｓ層が表面に現われる。
【００４７】ＩｎＧａＡｓ層のエッチング工程では、Ｉ
ｎＰ層のエッチングが終った後、直ちにＩｎＧａＡｓ層
だけを選択エッチングすれば、光検出器は光吸収領域だ
けを除き、ｎ−ＩｎＰ層が現われ、トランジスタの場合
はＩｎＧａＡｓ層が全てエッチングされて、ｐｎ接合面
両側に大きなアンダーカットが生じる。
ｎＰ層のエッチングが終った後、直ちにＩｎＧａＡｓ層
だけを選択エッチングすれば、光検出器は光吸収領域だ
けを除き、ｎ−ＩｎＰ層が現われ、トランジスタの場合
はＩｎＧａＡｓ層が全てエッチングされて、ｐｎ接合面
両側に大きなアンダーカットが生じる。
【００４８】ｎ側接触金属蒸着工程では、光検出器とト
ランジスタのソースおよびドレーンをオーミックコンタ
クトさせるためリフトオフ法によりｎ側接触金属を蒸着
する。このとき、トランジスタの領域ではソース，ドレ
ーンおよびゲートの区別なく金属を蒸着すれば、前工程
で形成されたアンダーカットのため、それぞれの電極が
自己整列される。
ランジスタのソースおよびドレーンをオーミックコンタ
クトさせるためリフトオフ法によりｎ側接触金属を蒸着
する。このとき、トランジスタの領域ではソース，ドレ
ーンおよびゲートの区別なく金属を蒸着すれば、前工程
で形成されたアンダーカットのため、それぞれの電極が
自己整列される。
【００４９】ポリイミドパッシベーション工程では、光
検出器とトランジスタの漏れ電流を低減するためと、光
検出器の傾斜面を緩和するためにポリイミドをコーティ
ングし、リソグラフィにより光検出器の光吸収層部分と
各素子間電気配線のための２次配線金属の接触部分のポ
リイミドをエッチングする。
検出器とトランジスタの漏れ電流を低減するためと、光
検出器の傾斜面を緩和するためにポリイミドをコーティ
ングし、リソグラフィにより光検出器の光吸収層部分と
各素子間電気配線のための２次配線金属の接触部分のポ
リイミドをエッチングする。
【００５０】２次配線金属蒸着工程では、リフトオフ法
により２次配線金属を蒸着して各素子を電気的に配線す
る。
により２次配線金属を蒸着して各素子を電気的に配線す
る。
【００５１】なお、本発明による光電集積回路は図６に
示した通り、構造を変化させることなくＧａＡｓ系に応
用可能である。すなわち、図２ないし図４に示す工程で
は、半絶縁性ＩｎＰ基体の代りに半絶縁性ＧａＡｓ基体
を、ｎ型ＩｎＰチャンネル層の代りにｎ型ＧａＡＩＡｓ
チャンネル層を、そしてｐ型ＩｎＰクラッド層の代りに
ＧａＡＩＡｓクラッド層を成長させれば良い。
示した通り、構造を変化させることなくＧａＡｓ系に応
用可能である。すなわち、図２ないし図４に示す工程で
は、半絶縁性ＩｎＰ基体の代りに半絶縁性ＧａＡｓ基体
を、ｎ型ＩｎＰチャンネル層の代りにｎ型ＧａＡＩＡｓ
チャンネル層を、そしてｐ型ＩｎＰクラッド層の代りに
ＧａＡＩＡｓクラッド層を成長させれば良い。
【００５２】また、他の方法として、各電極の接触抵抗
を減らすため、電極の下部にさらに拡散やイオン注入等
を行うことが可能である。
を減らすため、電極の下部にさらに拡散やイオン注入等
を行うことが可能である。
【００５３】本発明を応用すれば、縦型ｐｉｎ光検出器
の代りに、ラテラルｐｉｎ，ＰＣＤ（Ｐｈｏｔｏ−Ｃｏ
ｎｄｕｃｔｉｖｅ Ｄｅｔｅｃｔｏｒ）またはＭＳＭ
（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｔａ
ｌ）のような平面型光検出器の集積も可能である。
の代りに、ラテラルｐｉｎ，ＰＣＤ（Ｐｈｏｔｏ−Ｃｏ
ｎｄｕｃｔｉｖｅ Ｄｅｔｅｃｔｏｒ）またはＭＳＭ
（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｔａ
ｌ）のような平面型光検出器の集積も可能である。
【００５４】なお、傾斜面緩和および表面パッシベーシ
ョンのために、コーティングされたポリイミドは、誘電
率が３．０〜３．５であるため、光検出器の無反射コー
ティングのために使用しても良い。
ョンのために、コーティングされたポリイミドは、誘電
率が３．０〜３．５であるため、光検出器の無反射コー
ティングのために使用しても良い。
【００５５】
【発明の効果】本発明で提案された受信用ワンチップ光
電集積回路は、今まで提案された公知の他の光電集積回
路に比べて構造上次のような効果を有する。
電集積回路は、今まで提案された公知の他の光電集積回
路に比べて構造上次のような効果を有する。
【００５６】 （１）大部分の光電集積回路が数μｍの高さを有する光
検出器と１μｍ以下の高さを有する電界効果とトランジ
スタとの集積であるため、表面段差による微細リソグラ
フィ工程が多くの制約を受けることになり、短いゲート
長さを有するトランジスタの製造が容易でない。よっ
て、公知の構造では、光検出器を平面的に埋込んだり、
比較的に表面段差の少い平面型光検出器を用いた。しか
し、イオンビームエッチングや選択的エピタキシャル成
長を用いる平面埋込化工程は極めてややこしいため、工
程収率および信頼度が極めて低く、ＰＣＤやＭＳＭのよ
うな平面型光検出器は、縦型ｐｉｎ光検出器に比べて性
能および信頼性面において劣り、用いる物質に多くの制
約を受ける。
検出器と１μｍ以下の高さを有する電界効果とトランジ
スタとの集積であるため、表面段差による微細リソグラ
フィ工程が多くの制約を受けることになり、短いゲート
長さを有するトランジスタの製造が容易でない。よっ
て、公知の構造では、光検出器を平面的に埋込んだり、
比較的に表面段差の少い平面型光検出器を用いた。しか
し、イオンビームエッチングや選択的エピタキシャル成
長を用いる平面埋込化工程は極めてややこしいため、工
程収率および信頼度が極めて低く、ＰＣＤやＭＳＭのよ
うな平面型光検出器は、縦型ｐｉｎ光検出器に比べて性
能および信頼性面において劣り、用いる物質に多くの制
約を受ける。
【００５７】しかし、本発明では集積型光検出器として
その性能が優れていると知られているｐｉｎ光検出器を
用いながらも、第１次エピタキシャル後、表面段差が全
くない状態でトランジスタのゲート長さを決定する微細
リソグラフィ工程により、短いゲート長さを有するトラ
ンジスタの製造が可能である。
その性能が優れていると知られているｐｉｎ光検出器を
用いながらも、第１次エピタキシャル後、表面段差が全
くない状態でトランジスタのゲート長さを決定する微細
リソグラフィ工程により、短いゲート長さを有するトラ
ンジスタの製造が可能である。
【００５８】 （２）なお、電界効果トランジスタは自己整列構造であ
るため、製造が簡単である。
るため、製造が簡単である。
【００５９】 （３）表面パッシベーションのためにコーティングされ
たポリイミドは、光検出機の傾斜面を緩和させて、素子
間電気的配線を容易にするのみならず、ｐｎ接合面の漏
れ電流を減らすのに最も優れた物質と知られているた
め、ただ一度の工程によりいろいろの効果を同時に奏す
ることができる。
たポリイミドは、光検出機の傾斜面を緩和させて、素子
間電気的配線を容易にするのみならず、ｐｎ接合面の漏
れ電流を減らすのに最も優れた物質と知られているた
め、ただ一度の工程によりいろいろの効果を同時に奏す
ることができる。
【図１】本発明一実施例の断面構造図である。
【図２】一実施例における製造方法を説明するための説
明図である。
明図である。
【図３】一実施例における製造方法を説明するための説
明図である。
明図である。
【図４】一実施例における製造方法を説明するための説
明図である。
明図である。
【図５】一実施例における製造方法を説明するための説
明図である。
明図である。
【図６】本発明他の実施例を示す断面構造図である。
【図７】従来の光受信集積回路の構造を示す断面図であ
る。
る。
２１，４１，５１ 基体 ２２，５２ チャンネル層 ２３，４４，５３ 光吸収層 ２４，４５，５４ クラッド層 ２５，４６，５５ ｐ側接触金属 ２６，４７，５６ ｎ側接触金属 ２７，４８，５７ ポリイミド ２８，４９，５８ 金属層 ４２ チャンネル層 ４３ オーミックコンタクト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨン タク リー 大韓民国 デージョン ジュンク タエピ ョン ２ドンサムブ アパート 25−27
Claims (20)
- 【請求項１】 光通信システムの主要部品である光受信
機の構成要素のうち光検出器と増幅回路をワンチップ集
積して製造する方法において、 半絶縁性ＩｎＰ基体上にチャンネル層とアンドープト光
吸収層をエピタキシャル成長法により順次成長させる第
１次エピタキシャル工程と、 エッチングマスクを作った後、光吸収層のみを（１１
１）Ｉｎ面が現われるように異方性選択エッチングする
第１次エッチング工程と、 エッチングマスク用感光材料を全て除去した後、クラッ
ド層をエピタキシャル成長法により一定の厚さに成長さ
せる第２次エピタキシャル工程と、 ｐｉｎ光検出器と電界効果トランジスタをオーミックコ
ンタクトさせるため、ｐ側接触金属をリフトオフ法によ
り蒸着した後、急速熱処理装置でアニーリングするｐ側
接触金属蒸着工程と、 ｐｉｎ光検出器の光吸収領域にはフォトレジストを形成
し、電界効果トランジスタのゲート領域は前工程で形成
されたｐ側接触金属をエッチングマスクとして選択エッ
チングする第２次エッチング工程と、 前記選択エッチングが終った後、表面に露出された光吸
収層のみを選択エッチングする第３次エッチング工程
と、 ｐｉｎ光検出器と電界効果トランジスタのソースおよび
ドレーンをオーミックコンタクトさせるためにリフトオ
フ法によりｎ側接触金属を蒸着するｎ側接触金属蒸着工
程と、 ｐｉｎ光検出器および電界効果トランジスタにポリイミ
ドをコーティングし、光吸収部分と素子間の電気配線の
ための配線接触部分をエッチングするポリイミドパッシ
ベーション工程と、 リフトオフ法により２次配線金属を蒸着する２次配線金
属蒸着工程とにより構成され、ｐｉｎ光検出器と接合型
電界効果トランジスタをワンチップ集積させることを特
徴とする光受信集積回路の製造方法。 - 【請求項２】 第１次エッチング工程は素子が位置しな
い素子間分離領域と電界効果トランジスタのｐｎ接合が
形成される部分をエッチングすることを特徴とする請求
項１に記載の光受信集積回路製造方法。 - 【請求項３】 ２次エピタキシャル工程は有機金属気相
エピタキシャル法によりエピタキシャル成長させること
を特徴とする請求項１に記載の光受信集積回路製造方
法。 - 【請求項４】 第２次エッチング工程はマスクで覆われ
ていないクラッド層およびチャンネル層を半絶縁性基体
が現われるまで全てエッチングして、素子間を電気的に
隔離させることを特徴とする請求項１に記載の光受信集
積回路製造方法。 - 【請求項５】 第３次エッチング工程は電界効果トラン
ジスタのｐｎ接合の両側に大きなアンダーカットを形成
させることを特徴とする請求項１に記載の光受信集積回
路製造方法。 - 【請求項６】 ポリイミドパッシベーション工程は、光
検出器のｐ型配線を容易にするとともに、漏れ電流を減
らすために、ポリイミドを全面にコーティングして傾斜
角度を緩くすることを特徴とする請求項１に記載の光受
信集積回路製造方法。 - 【請求項７】 第１および第２エピタキシャル工程は、
成長されるチャンネル層，光吸収層およびクラッド層が
光検出器およびトランジスタにより共有される場合、そ
の成長特性が前記チャンネル層はトランジスタにより決
定され、光吸収層は光検出器により決定され、クラッド
層は光検出器およびトランジスタ両側により決定される
ことを特徴とする請求項１に記載の光受信集積回路製造
方法。 - 【請求項８】 トランジスタのゲート形成のためのリソ
グラフィー工程は１次エピタキシャル工程後、表面段差
が全くない状態で行うことを特徴とする請求項１に記載
の光受信集積回路製造方法。 - 【請求項９】 光通信システムの主要部品である光受信
機の構成要素のうち光検出器と増幅回路をワンチップ集
積した回路において、 半絶縁性ＩｎＰ基体２１と、該半絶縁性基体２１上に形
成されたｎ型ＩｎＰチャンネル層２２と、該ｎ型チャン
ネル層２２上の中央部に形成されたＩｎＧａＡｓ吸収層
２３と、前記ｎ型チャンネル層２２上のＩｎＧａＡｓ吸
収層２３の両側に蒸着されたｎ側接触金属２６と、上記
ＩｎＧａＡｓ吸収層２３上に形成されたｐ型ＩｎＰクラ
ッド層２４と、上記ｐ型ＩｎＰクラッド層２４上の両側
に蒸着されたｐ側接触金属２５とにより構成されるｐｉ
ｎ光検出器と、 前記同一半絶縁性基体２１上に形成されたｎ型ＩｎＰチ
ャンネル層２２′と、該ｎ型ＩｎＰチャンネル層２２′
上の中央部に両側がアンダーカットされた構造で形成さ
れたｐ型ＩｎＰクラッド層２４′と、該ｐ型ＩｎＰクラ
ッド層２４′上に蒸着されたｐ側接触金属２５′と、前
記ｎ型ＩｎＰチャンネル層２２′上のｐ型ＩｎＰクラッ
ド層２４′両側およびｐ側接触金属２５′に蒸着された
ｎ側接触金属２６′とにより構成される接合型電界効果
トランジスタと、 前記光検出器の光吸収層部分と各素子間の電気配線のた
めの金属接触部分を除いた全面にコーティングされたポ
リイミド２７と、素子間電気配線のための金属層２８と
を備え、同一基体上にｐｉｎ光検出器および接合型電解
効果トランジスタが集積されることを特徴とする光受信
集積回路。 - 【請求項１０】 ポリイミド２７は誘電率が３．０〜
３．５であることを特徴とする請求項９に記載の光受信
集積回路。 - 【請求項１１】 ポリイミド２７は光検出器の無反射コ
ーティングに用いられることを特徴とする請求項１０に
記載の光受信集積回路。 - 【請求項１２】 ＩｎＰに格子整合をなすＩｎ0.53Ｇａ
0.47Ａｓを吸収層としたｐｉｎ光検出器とｎ型ＩｎＰを
チャンネル層とした自己整列された接合型電界効果トラ
ンジスタを平坦に集積させることを特徴とする請求項９
に記載の光受信集積回路。 - 【請求項１３】 光通信システムの主要部品である光受
信機の構成要素のうち光検出器と増幅回路をワンチップ
集積するにおいて、 半絶縁性ＩｎＰ基体上にチャンネル層とオーミックコン
タクト層およびドーピングがなっていない光吸収層をエ
ピタキシャル成長法により順次的に成長させる第１次エ
ピタキシャル工程と、 エッチングマスクを作った後、光吸収層およびオーミッ
クコンタクト層を（１１１）Ｉｎ面が現われるように異
方性選択エッチングする第１次エッチング工程と、 エッチングマスクを全て除去した後、クラッド層をエピ
タキシャル成長法により一定の厚さに成長させる第２次
エピタキシャル工程と、 ｐｉｎ光検出器と電界効果トランジスタをオーミックコ
ンタクトさせるためにｐ側接触金属をリフトオフ法によ
り蒸着した後、急速熱処理装置でアニーリングするｐ側
接触金属蒸着工程と、 ｐｉｎ光検出器の光吸収領域にはフォトレジストを形成
し、電界効果トランジスタのゲート部分には前工程で形
成されたｐ側接触金属をエッチングマスクにして、クラ
ッド層のみを選択エッチングする第２次エッチング工程
と、 クラッド層およびオーミックコンタクト層の選択エッチ
ングが終った後、表面に露出されたトランジスタの光吸
収層のみを選択エッチングする第３次エッチング工程
と、 ｐｉｎ光検出器と電界効果トランジスタのソースおよび
ドレーンをオーミックコンタクトさせるためにリフトオ
フ法によりｎ側接触金属を蒸着するｎ側接触金属蒸着工
程と、 ｐｉｎ光検出器および電界効果トランジスタにポリイミ
ドをコーティングし、光吸収層部分と素子間電気配線の
ための配線接触部分をエッチングするポリイミドパッシ
ベーション工程と、 リフトオフ法により２次配線金属を蒸着する２次配線金
属蒸着工程とにより構成され、ｐｉｎ光検出器と接合型
電界効果トランジスタをワンチップに集積させることを
特徴とする光受信集積回路製造方法。 - 【請求項１４】 光通信システムの主要部分である光受
信機の構成要素のうち光検出器と増幅回路をワンチップ
集積した回路において、 半絶縁性ＩｎＰ基体４１と、 該半絶縁性基体上に形成されたチャンネル層４２，オー
ミックコンタクト層４３，オーミックコンタクト層４３
上の中央に形成された光吸収層４４，上記オーミックコ
ンタクト層４３上の光吸収層４４両側に蒸着されたｎ側
接触金属４７，前記吸収層４４上に形成されたクラッド
層４５，および前記クラッド層４５上の両側に蒸着され
たｐ側接触金属４６により構成されるｐｉｎ光検出器
と、 前記同一半絶縁性基体４１上に形成されたチャンネル層
４２′、オーミックコンタクト層４３′，該オーミック
コンタクト層４３′の中央部を選択的にエッチングした
後、成長したものであって、両側面がアンダーカットさ
れた構造で形成されたクラッド層４５′，該クラッド層
４５′上に蒸着されたｐ側接触金属４６′，前記ｎ型Ｉ
ｎＰ４３′上のクラッド層４５′両側および金属４６′
に蒸着されたｎ側接触金属４７′で構成される接合型電
界効果トランジスタと、 前記光検出器の光吸収層部分と各素子間の電気配線のた
めの金属接触部分を除いた全面にコーティングされたポ
リイミド４８，および素子間の電気配線のための金属層
４９により構成されて、同一基体上にｐｉｎ光検出器お
よび接合型電界効果トランジスタが集積されることを特
徴とする光受信集積回路。 - 【請求項１５】 チャンネル層４２，４２′はｎ型Ｉｎ
ＧａＡｓ層であることを特徴とする請求項１４に記載の
光受信集積回路。 - 【請求項１６】 オーミックコンタクト層４３，４３′
はｎ型ＩｎＰ層であることを特徴とする請求項１４に記
載の光受信集積回路。 - 【請求項１７】 クラッド層４５，４５′はｐ型ＩｎＰ
層であることを特徴とする請求項１４に記載の光受信集
積回路。 - 【請求項１８】 光吸収層４４はドーピングがされてい
ないＩｎＧａＡｓで形成されることを特徴とする請求項
１４に記載の光受信集積回路。 - 【請求項１９】 光吸収層４４はドーピングがされてい
ないＩｎＧａＡｓで形成されることを特徴とする請求項
１４に記載の光受信集積回路。 - 【請求項２０】 光受信機の構成要素のうち光検出器と
増幅回路をワンチップ集積した回路において、 半絶縁性ＧａＡｓ基体５１と、 該半絶縁性基体５１上に形成されたＧａＡＩＡｓチャン
ネル層５２と、該ＧａＡＩＡｓチャンネル５２上の中央
部に形成されたＧａＡｓ吸収層５３と、該ＧａＡＩＡｓ
チャンネル層５２上のＧａＡｓ吸収層５３の両側に蒸着
されたｎ側接触金属５６と、 前記ＧａＡｓ吸収層５３上に形成されたＧａＡＩＡｓク
ラッド層５４と、 該ＧａＡＩＡｓクラッド層５４上の両側に蒸着されたｐ
側接触金属５５とにより構成されたｐｉｎ光検出器と、 前記同一半絶縁性基体５１上に形成されたＧａＡＩＡｓ
チャンネル層５２′と、該ＧａＡｓＡＩチャンネル５
１′上の中央部に両側面がアンダーカットされた構造で
形成されたＡＩＡｓクラッド層５４′と、上記ＧａＡＩ
Ａｓクラッド層５４′上に蒸着されたｐ側接触金属５
５′と、前記ＧａＡＩＡｓチャンネル層５２′上のクラ
ッド層５４′両側およびｐ側接触金属５５に蒸着された
ｎ側接触金属５６′とにより構成された接合型電界効果
トランジスタと、 前記光検出器の光吸収された部分と各素子間電気配線の
ための金属接触部分を除いた全面にコーティングされた
ポリイミド５７，および素子間電気配線のための金属層
５８とにより構成されて、同一基体上にｐｉｎ光検出器
および接合型電界効果トランジスタが集積されることを
特徴とする短波長光受信集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1989-20674 | 1989-12-30 | ||
| KR1019890020674A KR920009898B1 (ko) | 1989-12-30 | 1989-12-30 | 수신용 광전집적회로 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04211172A JPH04211172A (ja) | 1992-08-03 |
| JPH07118524B2 true JPH07118524B2 (ja) | 1995-12-18 |
Family
ID=19294720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2409332A Expired - Lifetime JPH07118524B2 (ja) | 1989-12-30 | 1990-12-28 | 光受信集積回路およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5357127A (ja) |
| JP (1) | JPH07118524B2 (ja) |
| KR (1) | KR920009898B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606439B1 (ko) * | 1999-04-08 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | 전기발광소자 제조방법 |
| JP2001177060A (ja) | 1999-12-14 | 2001-06-29 | Nec Corp | モノリシック集積回路装置及びその製造方法 |
| US7692212B1 (en) | 2004-12-07 | 2010-04-06 | Hrl Laboratories, Llc | Transistor with InGaAsP collector region and integrated opto-electronic devices employing same |
| US6429499B1 (en) | 2000-05-18 | 2002-08-06 | International Business Machines Corporation | Method and apparatus for a monolithic integrated MESFET and p-i-n optical receiver |
| JP4703031B2 (ja) * | 2001-05-18 | 2011-06-15 | Ｏｋｉセミコンダクタ株式会社 | 化合物半導体装置 |
| US20070241377A1 (en) * | 2006-04-12 | 2007-10-18 | Semicoa | Back-illuminated photo-transistor arrays for computed tomography and other imaging applications |
| KR101217555B1 (ko) * | 2006-06-28 | 2013-01-02 | 삼성전자주식회사 | 접합 전계 효과 박막 트랜지스터 |
| US8232585B2 (en) | 2008-07-24 | 2012-07-31 | Micron Technology, Inc. | JFET devices with PIN gate stacks |
| US8120072B2 (en) | 2008-07-24 | 2012-02-21 | Micron Technology, Inc. | JFET devices with increased barrier height and methods of making same |
| US8278691B2 (en) | 2008-12-11 | 2012-10-02 | Micron Technology, Inc. | Low power memory device with JFET device structures |
| US8481372B2 (en) | 2008-12-11 | 2013-07-09 | Micron Technology, Inc. | JFET device structures and methods for fabricating the same |
| KR101191323B1 (ko) * | 2010-11-18 | 2012-10-16 | 옵티시스 주식회사 | 광통신 모듈 |
| US8482078B2 (en) | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| CN109579886A (zh) * | 2018-11-07 | 2019-04-05 | 桂林电子科技大学 | 一种高集成度光纤干涉仪 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0199852B1 (en) * | 1985-04-23 | 1990-08-29 | Agfa-Gevaert N.V. | Monolithic integration of light-emitting elements and driver electronics |
| JPH02164111A (ja) * | 1988-12-17 | 1990-06-25 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH081949B2 (ja) * | 1989-05-30 | 1996-01-10 | 三菱電機株式会社 | 赤外線撮像装置及びその製造方法 |
-
1989
- 1989-12-30 KR KR1019890020674A patent/KR920009898B1/ko not_active IP Right Cessation
-
1990
- 1990-12-28 JP JP2409332A patent/JPH07118524B2/ja not_active Expired - Lifetime
-
1992
- 1992-10-20 US US07/964,113 patent/US5357127A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920009898B1 (ko) | 1992-11-05 |
| KR910013515A (ko) | 1991-08-08 |
| US5357127A (en) | 1994-10-18 |
| JPH04211172A (ja) | 1992-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580451B2 (ja) | 受信用光電集積素子及びその製造方法 | |
| US4625225A (en) | Integrated light detection or generation means and amplifying means | |
| US4636829A (en) | Photodetector integrated circuit | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| JPH07118524B2 (ja) | 光受信集積回路およびその製造方法 | |
| JP2599131B2 (ja) | 集積光検出器−増幅器装置 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| US6800914B2 (en) | Semiconductor photodetector device and manufacturing method thereof | |
| CA2142915C (en) | Photoconductive impedance-matched infrared detector with heterojunction blocking contacts | |
| US4904607A (en) | Method of manufacturing an integrated infrared detector | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| CA2127297C (en) | Opto-electronic integrated circuit and method of manufacturing the same | |
| GB2168528A (en) | PIN-diode and FET | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP4137568B2 (ja) | 受信器 | |
| JP2626149B2 (ja) | 光電子集積回路の製造方法 | |
| JP2645460B2 (ja) | 受光素子の製造方法 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| KR19990021365A (ko) | 광전자 집적 회로의 제조방법 | |
| KR960015270B1 (ko) | 수신용 단일칩 광전집적회로의 반도체 제조방법 | |
| JPS60223174A (ja) | 半導体光電子複合素子 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| JPH05136447A (ja) | 半導体受光素子 | |
| JPH03101266A (ja) | 半導体装置 | |
| JP2670525B2 (ja) | 受光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960531 |